DE2723738C2 - Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung und Verfahren zu deren Programmierung - Google Patents

Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung und Verfahren zu deren Programmierung

Info

Publication number
DE2723738C2
DE2723738C2 DE2723738A DE2723738A DE2723738C2 DE 2723738 C2 DE2723738 C2 DE 2723738C2 DE 2723738 A DE2723738 A DE 2723738A DE 2723738 A DE2723738 A DE 2723738A DE 2723738 C2 DE2723738 C2 DE 2723738C2
Authority
DE
Germany
Prior art keywords
memory cell
semiconductor memory
gate electrode
cell according
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2723738A
Other languages
English (en)
Other versions
DE2723738A1 (de
Inventor
Guenter Adam Dipl.-Phys.Dr.Rer.Nat. 7800 Freiburg Fritz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2723738A priority Critical patent/DE2723738C2/de
Priority to US05/903,359 priority patent/US4196441A/en
Priority to GB18433/78A priority patent/GB1558545A/en
Priority to NL7805065A priority patent/NL7805065A/xx
Priority to JP6281078A priority patent/JPS53148286A/ja
Priority to FR7815691A priority patent/FR2392468A1/fr
Publication of DE2723738A1 publication Critical patent/DE2723738A1/de
Application granted granted Critical
Publication of DE2723738C2 publication Critical patent/DE2723738C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

a) aus n+-dotiertem polykristallinem Silizium, Germanium, Aluminiumarsenid, Aluminiumantimonid, Galliumarsenid oder
b) aus einem der Metalle Aluminium, Gold, Titan, Magnesium, Mangan, Tantal. Wolfram, Molybdän. Thallium entweder in Form einer kompakten metallischen Schicht oder in Form einer in der Gate-lsolatorschicht atomar verteilten eingelagerten Schicht
23. Halbleiterspeicherzelle nach Anspruch 22, dadurch gekennzeichnet, daß die Programmier-Gateelektrode (Gp) aus einer kompakten Schicht des gleichen Materials besteht wie das Material des Speichermediums (Gm).
24. Halbleiterspeicherzelle nach Anspruch 22, dadurch gekennzeichnet, daß die Lese-Gateelektrode (Gr) aus einer kompakten Schicht des gleichen Materials besteht wie das Material des Speichermediums (Gm).
25. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 16 und 18 bis 19, dadurch gekennzeichnet, daß
die erste Isolatorteilschicht (I1) aus SiO2 besteht und eine Dicke im Bereich zwischen 100 und 200 Ä aufweist, daß die dritte Isolatorteilschicht (I3) im wesentlichen aus SiO2 besteht und eine Dicke im Bereich zwischen 600 und 1300 A aufweist, und daß die zweite Isolatorteilschicht (12) eine Dicke zwischen 50 und 300 Ä aufweist
26. Halbleiterspeicherzelle nach Anspruch 25, dadurch gekennzeichnet, daß die zweite Isolatoreeilschicht
(12) aus Al2O3 besteht
27. Halbleiterspeicherzelle nach Anspruch 25, dadurch gekennzeichnet, daß die zweite Isolatorteilschicht (12) aus SiO2 besteht.
28. Halbleiterspeicherzelle nach Anspruch 27, dadurch gekennzeichnet, daß die zweite Isolatorteilschicht (/2) aus Si3N4 besteht
29. Halbleiterspeicherzelle nach einem der Ansprüche 26 bis 28, dadurch gekennzeichnet, daß das Speichermedium (Gm) aus einem der folgenden Materialien besteht: η+-dotiertes polykristallines Silizium, η+-dotiertes Aluminiumantimonid, η+-dotiertes Aluminiumarsenid, Aluminium, Wolfram oder Molybdän.
30. Halbleiterspeicherzelle nach Anspruch 29, dadurch gekennzeichnet, daß die Programmier-Gateelektrode (Gp) aus einem der folgenden Materialien besteht: n+-doiiertes polykristallines Silizium, Aluminium, Wolfram, η+-dotiertes Aluminiumarsenid oder η +-dotiertes Aluminiumantimonid.
31. Halbleiterspeicherzelle nach Anspruch 30, dadurch gekennzeichnet, daß die Lese-Gateelektrode (Gr) aus einem der folgenden Materialien besteht: n+-dotiertes polykristallines Silizium, p+-dotiertes polykrisiallines Silizium, Aluminium, Wolfram, Molybdän, n+-dotiertes Aluminiumarsenid oder n + -dotiertes Aluminiumantimonid.
32. Verfahren zum Programmieren einer Halbleiterspeicherzelle nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß die Schwellenspannung (Ur) unter der Lese-Gateelektrode (Gr) durch Anlegen eines Spannungspulses an die Programmier-Gateelektrode (Gp) eine Änderung derjenigen Polarität erleidet, die der Spannungspuls gegenüber dem Potential des Halbleitersubstrats aufweist.
33. Verfahren zum Programmieren einer Halbleiterspeicherzelle nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, daß die Schwellenspannung unter der Lese-Gateelektrode (Gr) durch Anlegen eines Spannungspulses an die Programmier-Gateelektrode (Gp) eine Änderung derjenigen Polarität erleidet, die der Polarität des Spannungspulses gegenüber dem Potential des Halbleitersubstrats entgegengesetzt ist.
Programmierbare, nichtflüchtige Halbleiterspeicherzellen sind in der englischsprachigen Literatur unter verschiedenen Bezeichnungen bekanntgeworden, die sich auf die unterschiedlichen Herstellungsverfahren oder auf die Betriebsweise beziehen, wie beispielsweise
M 12 HS »Metal-Insulator 2-lnsulator !-Semiconductor,
MNOS = Metal-Nitride-Oxide-Silicon
— vgl. »Siemens Forschungs-und Entwicklungsberichte« Band4,(1975),Nr.4,Seiten213bis219 —,
MAOS = Metal-AbOj-SiOj-Silicon,
DDC = Dual Dielectric Cell
— vgl.»The Bell System Technical Journal« (November !974),Seiten 1723 bis 1770 —,
FAMOS = Floating Gate with Avalanche Injection
- vgl.»Solid-StateElectronics«(1974),Band 17,Seiten517 bis529 -,
RePROM = Reprogrammable Read Only Memory,
EAROM = Electrically Alterable Read Only Memory
Read Mostly Memory.
Die gemeinsame Grundstruktur aller dieser Speicherzellen ist ein selbstsperrender MIS-Transistor, dessen Gate-Dielektrikum (Gate-Isolatorschicht) in zwei Isolatorteilschichten /2, /1 aufgeteilt ist. In einem zwischen diesen beiden Teilschichten liegenden Speichermedium Gm kann eine elektrische Ladung gespeichert werden.
ίο Diese Ladung gelangt vom Halbleitersubstrat ins Speichermedium oder auch umgekehrt in Form eines quantenmechanischen Tunnelstromes, wenn an die Gate-Elektrode ein ausreichend hoher Spannungspuls angelegt wird und damit in der Isolatorteilschicht /1 zwischen Halbleitersubstratoberfläche und Speichermedium ein ausrei- ,
chend hohes Feld erzeugt wird.
Diesen Vorgang nennt man »Schreiben«, wenn dabei Ladungen gleichen Vorzeichens wie die Ladungen der
Majoritätsträger von Source- und Drain-Zone ins Speichermedium gelangen. Der Spannungspuls an der Gate- ■'.
Elektrode hat in diesem Fall bei den bisher in der Praxis bekanntgewordenen Speichern die gleiche Polarität wie >=
diejenige, die zum öffnen der Kanalzone führt, er benötigt aber zum »Schreiben« einen wesentlichen höheren :,
Spannungswert (typisch 30 V) als er im Normalbetrieb eines entsprechenden MIS-Feldeffekttransistors erfor- ^
derlichist r
Die nach einem Schreibpuls geeigneter Dauer eingespeicherte Ladung erhöht die Schwellenspannung Urdts Speichertransistors so weit, daß dieser bei normaler Lesespannung an der Gateelektrode gesperrt bleibt
Das Löschen der gespeicherten Information, d. h. das Entfernen der eingespeicherten Ladung aus dem Speichermedium, erfolgt durch einen entsprechenden Spannungspuls umgekehrter Polarität oder — wie beispielsweise bei einigen FAMOS-RePROM's — durch Bestrahlung mit UV-Licht.
Bei FAMOS-Strukturen besteht aus Speichermedium aus einer Metall- oder Polysiliziumschicht, die zwischen der Isolatorteilschicht /1 und der Isolatorteilschicht / 2 eingebettet ist. Bei allen anderen Strukturen ist das Speichermedium durch umladbare Elektronenterme (Elektronen- oder Löcherfangstellen) realisiert, die sich in der Grenzfläche zwischen /1 und /2 oder nahe der Grenzfläche befinden. Im Falle der DDC-Strukturen werden die Fangstellen in Form von Metallatomen auf die / 2-Teilschicht vor dem Aufbringen der Isolatorteilschicht /2 durch Aufdampfen aufgebracht.
Bei den vollelektrisch programmierbaren nichtflüchtigen Speichern zielt die Entwicklung auf möglichst kurze Schreib- und Löschzeiten bei mäßiger Höhe der Programmierspannung sowie auf eine möglichst lange Speicherdauer. Das Idealziel ist dabei ein nicht-flüchtiges MIS-RAM (Random Acces Memory).
Es hat sich jedoch gezeigt, daß zwischen diesen Forderungen Kompromisse geschlossen werden müssen. Da bei den bekannten Speicherzellen Programmier- und Leseelektrode identisch sind, erreicht man durch eine Reduzierung der Dicke der Gate-Isolatorteilschicht / 2 einerseits zwar eine Reduzierung der Programmierspannung, andererseits wird aber das Schwellwertfenster bei gleicher Lesespannung kleiner. Eine Reduzierung der Dicke der Isolatorteilschicht /1 verringert sowohl die Programmier-Pulsdauer als auch die Speicherdauer.
Aufgabe der Erfindung ist es, eine Halbleiterspeicherzelle anzugeben, bei der die drei Größen Programmierspannung, Programmierpulsdauer und Speicherdauer weitgehend unabhängig voneinander eingestellt und optimiert werden können.
Die Erfindung betrifft eine Halbleiterspeicherzelle gemäß dem Oberbegriff des Anspruchs 1, wie sie aus der Zeitschrift »Proceedings of the IEEE« Juli 1976, Seiten 1039 bis 1059 und der Zeitschrift »IBM Technical Disclosure Bulletin«, 17/8 (Januar 1975), Seite 2266 bekannt ist Diese Halbleiterspeicherzelle weist eine weitere Gate-Elektrode auf, die zur Ansteuerung des Kanalstroms, insbesondere zur Anwahl einer Speicherzelle innerhalb einer Matrix, dient.
Die oben genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebene Ausbildung gelöst
Bei Speicherzellen der von der Erfindung betroffenen Art mit sogenannter »konventionellen Hysterese« findet der Netto-Ladungstransport zwischen dem Speichermedium und der Siliziumoberfläche der Kanalzone statt. Das Verfahren zum Programmieren einer Speicherzelle nach der Erfindung mit konventioneller Hysterese besteht darin, daß die Schwellenspannung ίΛ-unter der Lese-Gateelektrode Gr durch Anlegen eines Spannungspulses an die Programmier-Gateelektrode Gp eine Änderung derjenigen Polarität erleidet, die der Spannungspuls gegenüber dem Potential des Halbleitersubstrats aufweist. Wird demnach also durch Anlegen eines positi- ven Schreibpulses an die Programmier-Gateelektrode eines N-Kanal-Speicherzelle nach der Erfindung bewirkt, daß Elektronen ins Speichermedium aus dem Substrat gelangen, so wird die Schwellspannung Ut in positiver Richtung verschoben, da eine positivere Lesespannung erforderlich wird, um die negativere Ladung im Speichermedium zu kompensieren und einen η-leitenden Kanal zu öffnen. Eine andere Ausführungsform der Halbleiterspeicherzelle nach der Erfindung ist besonders geeignet für die sogenannte »inverse« oder auch »komplementäre« Hysterese, bei der der Netto-Ladungstransport zwischen dem Speichermedium Gm und der Programmier-Gateelektrode stattfindet Das Verfahren zum Programmieren einer solchen Halbleiterspeicherzelle zeichnet sich erfindungsgemäß dadurch aus, daß die Schwellenspannung unter der Lese-Gateelektrode Gr durch Anlegen eines Spannungspulses an die Programmier-Gateelektrode Gp eine Änderung derjenigen Polarität erleidet, die der Polarität des Spannungspulses gegenüber dem Potential des Halbleitersubstrats entgegengesetzt ist Wird demnach also beispielsweise ein positiver Schreibpuls an die Programmier-Gateelektrode einer N-Kanal-Speicherzelle nach der Erfindung angelegt so wird eine Injektion von Elektronen durch die zweite t Teilschicht in die Programmier-Gateelektrode bewirkt und die Schwellenspannung in negativer Richtung verschoben, da eine negativere Lesespannung erforderlich wird, um die positivere Ladung im Speichermedium zur
öffnung eines η-leitenden Kanals zu kompensieren.
Die Halbleiterspeicherzelle besteht also im Prinzip aus zwei parallel geschalteten Speichertransistoren mit gemeinsamer Source- und gemeinsamer Drainzone, jedoch mit getrennten Gate-Elektroden, wovon eine Gate-Elektrode, die im folgenden Programmier-Gateelektrode Gp zum Schreiben und Löschen und die andere, im folgenden als Lese-Gateelektrode Gr bezeichnet, zum Lesen verwendet wird. Ein wesentliches Merkmal der Halbleiterspeicherzelle nach der Erfindung ist ein für beide parallelgeschaltete Teiltransistoren zusammenhängendes Speichermedium Gm, das aus einer in die Gate-lsolatorschicht eingebettete Schicht aus Metall oder aus polykristallinem Silizium oder einem anderen Halbleiter bestehen kann. Das Speichermedium kann aber auch aus einer künstlich eingebrachten Schicht diskreter, aber so dicht verteilter Elektronen- oder Löcherfangstellen bestehen, daß die Fangstellen durch den Tunneleffekt quasi-leitend verbunden sind.
Die Schichtdicke der äußeren Teilschicht /2 unter der Programmier-Gateelektrode Gp wird gemäß der Erfindung dünner bemessen als die äußere Teilschicht /3 unter der Lese-Gateelektrode Gr, so daß es mit gleicher oder sogar geringerer Programmierspannung als bisher möglich wird, größere Feldstärken als bisher in der Teilschicht /1 oder in der Teilschicht / 2 der Gate-lsolatorschicht unter der Programmier-Gateelektrode Gp zu erzeugen. Dadurch werden kurze Schreib- und Löschpulse möglich. Im Verhältnis zur Schichtdiekenverringe- is rung geht dabei die für den gleichen Endzustand der Umladung des Speichermediums erforderliche Pulsdauer überproportional zurück, da die Tunnelströme in einem exponentiellen Zusammenhang mit der Feldstärke in der Gate-lsolatorschicht stehen. Das gilt, obwohl die Kapazität des Speichermediums Gm durch seine Erstreckung in den parallel angeordneten Teiltransistor hinein vergrößert ist.
Dies gilt selbst auch dann noch, wenn die Schichtdicke der dünnen Teilschicht /1 der Gate-lsolatorschicht zwischen Siliziumoberfläche und Speichermedium Gm merklich dicker bemessen wird als bei üblichen M 12 11S-Speichertransistoren, also beispielsweise 40 bis 100 Ä anstelle von 20 bis 30 Ä. Durch die dickere Teilschicht /1 erreicht man eine beträchtliche Abnahme des Rücktunnels und damit eine Zunahme der Speicherdauer.
Der Einfluß der Ladung Qm im Speichermedium Gm auf die Schwellenspannung t/r der Lese-Gateelektrode
Q rf3
Cox C0 · ε
mit Cox — Oxidkapazität, d 3 — Dicke der Oxidschicht, ίο · e = Dielektrizitätskonstante der Oxidschicht,
bleibt in der Größe bekannter Speicherzellen erhalten. Der Einfluß kann sogar noch vergrößert werden, da die Schichtdicke c/3 wie bei bekannten Speicherzellen und noch größer gewählt werden kann.
Die Erfindung mit ihren Merkmalen und Vorteilen wird im folgenden anhand der Zeichnung erläutert, deren F i g. 1 die Prinzipschaltung der Speicherzelle nach der Erfindung und deren
F i g. 2 eine vereinfachte Darstellung der Prinzipschaltung gemäß der F i g. 1 ohne Substratanschlüsse bedeuten, die
F i g. 3 eine 3 χ 3-Speichermatrix unter Verwendung der Prinzipschaltung gemäß der F i g. 2 zeigt, deren F i g. 4 die Aufsicht der topologischen Auslegung einer Speicherzelle nach der Erfindung bedeutet, deren F i g. 5,6 und 7 Schnittansichten entlang den Schnittlinien A-A. B-B bzw. C-Cder F i g. 4 betreffen, deren
F i g. 8 das Ersatzschaltbild der Gatekapazitäten mit einer vereinfachten Darstellung und die zur formelmäßigen Analyse verwendeten Spannungen, Potentiale und Ladungen zeigt, deren
F i g. 9 die graphische Darstellung des Verhältnisses der Feldstärken in den Gate-lsolatorschichten /2 und /1 in Abhängigkeit von den Flächenverhältnissen der Gate-lsolatorschichten /3 und /2 für verschiedene Dickenverhältnisse der Gate-Isolatorteilschichten /1 und / 3 bedeutet und die
F i g. 10 zur Veranschaulichung der Feldstärkenverhältnisse E2 zu E1 für drei unterschiedliche Gate-Isolatorschicht-Strukturen als Funktion der Teilschichtdickenverhältnisse d 1 und d 3 dient.
Die Prinzipschaltung gemäß der F i g. 1 und deren Vereinfachung gemäß der F i g. 2 leitet sich aus der bereits erwähnten Tatsache ab, daß die Speicherzelle nach der Erfindung als Parallelschaltung zweier Feldeffekt-Speichertransistoren mit gemeinsamer Sourcezone, gemeinsamer Drainzone, gemeinsamen zusammenhängendem Speichermedium Gm, jedoch mit getrennten Gate-Elektroden Gp und Gr aufzufassen ist. Demnach läßt sich eine 3 χ 3-Speichermatrix in Form des Schaltbildes gemäß der F i g. 3 darstellen, !n diesen· Schaltbild sind die Programmier-Gateelektroden Gp und die Lese-Gateelektroden Gr reihenweise und sowohl die Source-Elektroden als auch die Drain-Elektroden spaltenweise verbunden.
Die F i g. 4 veranschaulicht dazu in Aufsicht die topologische Auslegung einer Halbleiterspeicherzelle nach der Erfindung. Die diffundierte Sourcezone und die diffundierte Drainzone verlaufen senkrecht zu den metallisehen bzw. aus polykristallinem Silizium bestehenden Gate-Leitbahnen, welche die Programmier-Gateelektrode Gp und die Lese-Gateelektrode Gr jedes der Halbleiterspeicherzellen einer Reihe enthalten. Gestrichelt umrandet sind die Flächenbereiche /1 bis /4, welche die beiden Kanalzonen unter den Gate-Elektroden Gp und Gr definieren. Außerhalb der gestrichelt umrandeten Flächenbereiche /1 bis /4 befindet sich die dickere Feldoxidschicht /5. Die Kanalzone unter den beiden Gate-Elektroden zwischen der gemeinsamen Sourcezone Sund der eo gemeinsamen Drainzone D ist mittels der Teilschicht /4, welche, wie die F i g. 6 und 7 veranschaulichen, dicker ist als die Flächenteile der Gate-lsolatorschicht mit den Teilschichten /1 und 12, in zwei Teilzonen aufgeteilt Das zusammenhängend ausgebildete Speichermedium Gm erstreckt sich, wie die F i g. 5 veranschaulicht, unter und zwischen den beiden Elektroden Gp und Gr und ist zwischen der inneren an die Siliziumoberfläche angrenzende Teilschicht /1 einerseits und den beiden äußeren Teilschichten / 2 und / 3 andererseits eingebettet
Die mittleren Flächenbereiche der Gate-lsolatorschicht mit den Teilschichten /1 und /2 unter der Programmier-Gateelektrode Gp und mit den Teilschichten /3 und /1 unter der Lese-Gateelektrode Gr grenzen, wie die F i g. 4 zeigt aneinander, so daß die beiden mittleren nicht an die Source-Zone und an die Drain-Zone angren-
zenden Teilzonen der Kanalzone verbunden sind. Dabei entsteht eine Kanalzone die im wesentlichen die Form eines großen lateinischen H's aufweist, dessen Querbalken der Ausdehnung der mittleren Teilzone der Kanalzone mit dem eingebetteten Speichermedium Gm entspricht und dessen beide Schenkel sich unter der Programmier-Gateelektrode Gp und Lese-Gateelektrode Grerstrecken.
Die Dicke c/3 der Teilschicht /3 der Gate-lsolatorschicht kann zwischen der Dicke </2 der Teilschicht /2 unter der Programmier-Gateelektrode Gp und der Dicke c/4 der an die Sourcezone S und die Drainzone D angrenzende Teilschicht / 4 gewählt werden.
Bei dem Ausführungsbeispiel gemäß den F i g. 5 bis 7 wird zwar für die zwischen dem Speichermedium Gm und der Halbleiteroberfläche liegende Teilschicht /1 der Gate-lsolatorschicht eine einheitliche Dicke d 1 im
Bereich zwischen 30 und 300 A verwendet, wie sie aus der F i g. 5 ersichtlich ist, die anderen unter den Gate-Elektroden liegenden Teilschichten /2 und /3 in ihren Dicken d2 und d3 jedoch verschieden bemessen, so daß eine nichteinheitliche Dicke der die Teilzonen der Kanalzone bedeckende Gate-lsolatorschicht vorhanden ist. Die Dicke dl der Teilschicht /2 ist kleiner als die Dicke c/3 der Teilschicht /3. Die Dicke dl der unter der Programmier-Gateelektrode Gp liegenden Teilschicht /2 liegt im Bereich zwischen 30 und 400 A, während die Dicke c/3 der zwischen dem Speichermedium Gm und der Lese-Gateelektrode Gr liegenden Teilschicht /3 eine Dicke t/3 im Bereich zwischen 400 und 2000 A aufweist.
Im Interesse einer erleichterten Herstellbarkeit besteht die zwischen dem Speichermedium Gm und der Halbleiteroberfläche liegende Teilschicht /1 aus einem einheitlichen dielektrischen Material. Diese Teilschicht /1 kann aus einem Material mit einer kleineren Dielektrizitätskonstante bestehen als das Material der Teilschicht /2 zwischen dem Speichermedium Gm und der Programmier-Gateelektrode Gp. Beispielsweise kann die Teilschicht /1 zwischen dem Speichermedium Gm und der Halbleiteroberfläche aus S1O2 bestehen, während die zwischen dem Speichermedium Gm und der Programmier-Gateelektrode Gp liegende Teilschicht 12 der Gate-lsolatorschicht aus AI2O3, Ta2O·;, vorzugsweise aber aus Siliziumnitrid (S12N4) hergestellt wird.
Die dünnere Teilschicht / 2 kann aus einer durchgehenden Schicht mit der Dicke der Teilschicht / 3 herausgeätzt werden.
Es kann auch eine durchgehende Nitridschicht abgeschieden werden und aus dieser, wie in der Fig.5 gestrichelt angedeutet, die Teilschichten herausgeätzt werden. Stattdessen können auch Schichtenfolgen aus SiC>2 und S13N4 verwendet werden. Siliziumnitrid kann auch durch Aluminiumoxid (AI2O3) oder durch Tantaloxid (TajOs) ersetzt werden.
Auch besteht die vorteilhafte Möglichkeit, gänzlich auf Siliziumnitrid oder andere Isolatormaterialien mit hoher Dielektrizitätskonstante zu verzichten und alle Teilschichten aus S1O2 herzustellen. Schließlich kann man auch die Teilschichten / 2 und / 3 aus verschiedenen Isolatormaterialien herstellen, beispielsweise die Teilschicht / 2 unter der Programmier-Gateelektrode Gp aus Siliziumnitrid und die Teilschicht / 3 unter der Lese-Gateelektrode Graus einem Oxid.
Schließlich können auch die Programmier-Gateelektrode Gp und die Lese-Gateelektrode Graus verschiedenen Materialien bestehen, um die Schreib- und Löschcharakteristiken oder die Speicherdauer zu verbessern, beispielsweise die Programmier-Gateelektrode Gp aus geeignet dotiertem polykristallinem Silizium und die Lese-Gateelektrode Graus Aluminium.
Die bisher in der Praxis bekanntgewordenen nichtflüchtigen Halbleiterspeicherzellen weisen durchweg eine sogenannte »konventionelle Hysterese« auf, bei welcher, wie bereits erwähnt wurde, eine negative Programmierspannung an der Gateelektrode eine positive Ladung ins Speichermedium treibt und damit die Schwellenspannung Utin negativer Richtung verändert und entsprechend umgekehrt bei positiver Programmierspannung an die Gateelektroden. Bei dieser konventionellen Hysterese findet der Netto-Ladungstransport zwischen dem Speichermedium und der Siliziumoberfläche der Kanalzone statt.
Dies wird bei M 12 IIS-Speicherzellen in erster Linie dadurch erreicht, daß man die Feldstärke in der inneren an die Siliziumoberfläche angrenzenden Teilsohicht /1 größer macht als in der äußeren Teilschicht 12, indem man für die beiden Teilschichten /2 und /1 Isolatormaterialien wählt, deren Dielektrizitätskonstanten die Beziehung ε 2 > ε 1 befolgen, d. h. das Material der äußeren Teilschicht /2 hat die größere Dielektrizitätskonstante aufzuweisen. In der Praxis realisiert man die äußere Teilschicht /2 durch Si3N4 oder durch Al2O3 mit
— » 6,8 bzw. 83 und die innere Teilschicht /1 durch S1O2, — = 3,9. Außerdem macht man die innere aus S1O2
^O Cn
bestehende Te-schicht /1 im Interesse erhöhter Schreib- und Löschgeschwindigkeit so dünn, daß direktes Tunneln wirksam wird; dies führt jedoch andererseits auch zu erhöhtem Rücktunneln und damit zu relativ schlechter Speicherdauer.
Die F i g. 8 zeigt oben das Ersatzschaltbild und unten das vereinfachte Ersatzschaltbild der Halbleiterspeicherzelle nach der Erfindung. In der ersten Zeile sind die zwischen den Schaltungspunkten auftretenden Spannungen U 3, Ui, ips und in der zweiten Zeile die Potentiale Ur, Um, φΛ O angegeben. Dementsprechend finden sich in den beiden Zeilen unterhalb des oberen Ersatzschaltbildes die Potentiale und Spannungen des unteren Zweiges des Ersatzschaltbildes. Außerdem finden sich Angaben Ober die Speicherladung Qm, die Ladung Qss an der Grenzfläche zwischen der Teilschicht /1 und der Halbleiteroberfläche und die Ladung Qs (φ5). Die gleichen Angaben finden sich am unteren vereinfachten Ersatzschaltbildern der Fig.8. Außerdem finden sich in den beiden Ersatzschaltbildern die Bezeichnungen für die betreffenden Ersatzschaltkapazitäten.
Anhand des Ersatzschaltbildes der F i g. 8 können unter Verwendung bekannter Gleichungen folgende Beziehungen abgeleitet werden.
Die Beziehungen für die Spannungen UI und U 2 der F i g. 8 lauten:
UpCl + UrCl + Qm- (Φιηι + yj) · (Cl + Cl) ,..
C1+C2 + C3
... Up(C\+Cl)- UrCl -Qm -(<Pms+y>s) ■ Ci ...
Für die Schwellenspannung Ur^ der Lese-Gateelektrode Gr und die Schwellenspannung Ut(p) der Programmier-Gateelektrode Gp ergeben sich
Cl\ Γ 1 1 / C2Y1 ίο
—— I - lQss + Qs(2<PF)] · + (1+-—-) (3)
ClJ LCl Cl \ ClJA
_ Qm+UpCl Cl
2
Eine Analyse der in F i g. 8 dargestellten Ersatzschaltung der Halbleiterspeicherzelle nach der Erfindung zeigt nun, daß die Feldstärkenbedingungen £1 > £2, d.h. Feldstärke in der Teilschicht /1 größer als die in der Teilschicht / 2, für konventionelle Hysterese wegen der parasitären Kapazität unter der Lese-Gateelektrode nur erfüllt werden kann, wenn man die Fläche F2 des Speichermediums Gm unter der Programmier-Gateelektrode Gp beträchtlich größer macht als die entsprechende Fläche F3 unter der Lese-Gateelektrode Gr.
Wählt man Siliziumnitrid für die oberen Teilschichten /2 und /3 und fordert man für die Feldstärken bei
ungeladenem Speichermedium (Qm = 0) £1 > 1,25 χ £2, so müssen für—-= 0,1 die Flächen F2 und F3 die Bedingungen F2 > 3 F3 erfüllen. Dies ergibt sich aus der F i g. 9, in der nach einer Berechnung der Feldstärken
r 2
in der Gate-Isolatorschicht aufgrund des Ersatzschaltbildes der Fig.8 das Feldstärkenverhältnis —— als Funk-
/"3 d\
tion des Flächenverhältnisses-=r-mit—— als Parameter aufgetragen wurde. Dabei wurde angenommen, daß die
Fl di
Lese-Gateelektrode Gr während des Programmierens jeweils auf Substratpotential liegt (Ur = 0), was beim Betrieb der Speicherzelle zu beachten ist. ^.j
Der bei konventioneller Hysterese offenbar unvermeidliche Zwang zu einem Flächenverhältnis —— ■< 1
F 3
bedeutet eine nicht optimale Flächenausnutzung, die mit —· = 1 optimal wäre, da dann beide Gate-Elektroden
bzw. Teiltransistoren in minimaler Größe realisiert werden können.
F3 £2
Aus der F i g. 9 ist nun abzulesen, daß -—■ = 1 nur bei einem Feldstärkenverhältnis --— > 1 realisiert werden
r 2 £1
kann. Dies bedeutet aber Übergang zur sogenannten »inversen« oder »komplementären« Hysterese, wenn gleichzeitig die Tunnelschwellen an den beiden Grenzflächen der äußeren Teilschicht /2 gleich hoch oder im richtigen Sinne verschieden sind; denn bei der komplementären Hysterese findet der Netto-Ladungstransport zwischen dem Speichermedium Gm und der Programmier-Gateelektrode Gp statt.
Bei näherer Betrachtung ist zu erkennen, daß die Halbleiterspeicherzelle nach der Erfindung für die komplementäre Hysterese besonders gut geeignet ist, da die Parasitärkapazität des Speichermediums Gm unter der Lese-Gateelektrode Gr zu einer Anhebung der Feldstärke £ 2 in der äußeren Teilschicht / 2 unter der Programmier-Gateelektrode Gp führt und da man diese Teilschicht /2 so dünn machen kann, wie es die angestrebte Speicherdauer gerade noch zuläßt Dadurch werden hohe Feldstärken £2 mit relativ kleinen Gatespannungen ermöglicht. ^ 2
In diesem Zusammenhang ist von Interesse, daß das Feldstärkenverhältnis-7—unabhängig von der Dicke c/2 der äußeren Teilschicht 12 ist Dies folgt aus der Gleichung:
Ct ~ Γ1 / I JI \
El _ C1 +F3 (l+jl\ (5)
£1 C2 Fl
die sich aus den Gleichungen 1 und 3 mit
Ci = usw. e3 = C2
15 20 25 30 35 40 45 50 55 60 65
ergibt Dieses Feldstärkenverhältnis gemäß der Gleichung 5 als Funktion des Flächenverhältnisses F3 zu F2 unter der Lese-Gateelekttode und der PiOgramir.ier-Gateelektrode ist in der F i g. 9 dargestellt
Die Schweüenspannung U-fii der Lese-Gateelektrode Gr wird von der Schichtdicke d2 der äußeren Teilschicht /2 und damit von C2 nur geringfügig beeinflußt, wie man aus der Gleichung 3 ablesen kann, da der Ausdruck mit Φπιε und 2 ^V relativ klein ist und da C1 > C3 ist
Die komplementäre Hysterese kann auch mit einer Halbleiterspeicherzelle nach der Erfindung realisiert werden, deren Gate-Isolatorschicht in allen Teilschichten nur aus einem einzigen Material, beispielsweise SiO2
besteht Mit — « 1 wird nach Gleichung 5 das Feldstärkenverhältnis — noch größer als in dem bisher
betrachteten FaIL Die Umkehrung der bisher betrachteten Schichtenfolge einer Teilschicht aus SiO2 und einer Teilschicht aus Si3N4 führt sogar auf noch größere Werte.
El In der Fi g. 10 ist das Feldstärkenverhältnis-^ für die drei Strukturen Si3N4 auf SiO2. SiO2 auf SiO2 und SiO2
d\ Fi
auf Si3N4 als Funktion des Schichtendicken Verhältnisses — für — 1 mit Qm = O aufgetragen. Für die erste
F3 d3 Fl
Struktur wurde außerdem auch der Fall —— - 033 für konventionelle Hysterese (H 1) dargestellt Die dritte
El
Struktur, die das größte Feldstärkenverhältnis—liefert wird bei der Halbleiterspeicherzelle nach der Erfindung vorzugsweise in der Form realisiert daß Siliziumnitrid nur unter der Programmier-Gateelektrode Gp für die innere Teilschicht /1 verwendet wird, während unter der Lese-Gateelektrode GrSiO2 wegen seiner besseren Grenzflächeneigenschaften eingesetzt wird. Unter der Programmier-Gateelektrode Gp kann man die größere Oberflächenzustandsdichte der Siliziumnitrid-Silizium-Grenzfläche ohne Schaden in Kauf nehmen. Die Feldstärkenverhältnisse mit komplementärer Hysterese in F i g. 10 wird mit H 2 bezeichnet
Aus der F i g. 9 ist zu erkennen, daß das Feldstärkenverhältnis-^-noch beträchtlich weiter angehoben werden kann, wenn man vom optimalen Flächenverhältnis 1 wieder abgeht und das Verhältnis -rrbeispielsweise auf 2
erhöht Bei den Schichtenstrukturen für komplementäre Hysterese verwendet man vorzugsweise für das Speichermedium Hm und für die Programmier-Gateelektrode Gp ein und dasselbe Material, beispielsweise η+-PoIysilizium, Magnesium, Mangan oder Titan, d. h. Materialien mit relativ kleiner Austrittsarbeit
Jede der drei oben angesprochenen Strukturen für komplementäre Hysterese hat ihre Vor- und Nachteile. Diese sind in der folgenden Tabelle einander gegenübergestellt:
3 SiO2
Si3N4
und 4^·-0,1
sehr großes El /El-Verhältnis, kleine Programmierspannung
und ~ = 0,1
a 3
technologisch schwieriger, da Si3N4 nur im Programmier-Gate sein soll. Hohe Tunneischwelle des SiO2
Nr. Schichtung unter der
Prognmmier-fofeclektrode 		/1 Vorteile Nachteile nicht besonders groß
Fl- 1
1,25 for £! - 1
Il SiO2 1,9 fQr £1.2
1 Si3N4 niedere Tunneischwelle
des Si1N4, daher kurze
Programmierzeiten 		El/El
für F3/ 		2,25 für £!« 2,5
£2 β
El 		hohe Tunneischwelle des
SiO2 in /2
SiO2
2 SiO2 technologisch einfach,
gutes Speicherverhalten
Man kann schließlich zeigen, daß der Faktor {Φιηε + 2 Φ^ bei der Lese-Gate-Schwellenspannung UT<r> unbequem große Werte annehmen kann, wenn man für das Schichidickenverhältnis—der Teilschichten f 3 und
/2 einen relativ großen Wert wählt um eine besonders kleine Programmierspannung zu erzielen. Um iri einem solchen Fall trotzdem die Lese-Schwellenspannung Ujr> in akzeptablen Grenzen zu halten, wird man durch 5 geeignete Auswahl des Materials der Lese-Gateelektrode dafür sorgen, daß der Term {Φπιε + 2 Φ$ als Multiplikant möglichst klein bleibt Dies erreicht man bei n-Kanal-Halbleiterspeicherzellen mit einem p-dotierten Substrat am besten durch Verwendung von Wolfram, bei p-Kanal-Speichcrzellen nach der Erfindung mit einem η-dotierten Substrat durch die Verwendung von polykristallinem ρ+-Silizium.
Die Halbleiterspeicherzelle nach der Erfindung wird als Matrixelement einer Speicherzelle verwendet Die io streifenförmigen Source- und Drainzonen werden vorzugsweise in ein Halbleitersubstrat eindiffundiert, das inselförmig in ein Halbleitersubstrat eingelassen ist
Hierzu 5 Blatt Zeichnungen
15

Claims (22)

Patentansprüche:
1. Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung mit einer Sourcezone und einer Drainzone des einen Leitungstyps, die in eine ebene Oberfläche eines Halbleitersubstrats des anderen Leitungstyps eingelassen und über eine Kanalzone verbunden sind, über der eine G ate-Isolatorschicht mit eingebettetem Speichermedium zur Speicherung einer Ladung unter einer ersten zum Programmiei en vorgesehenen Gate-Elektrode und eine weitere Gate-Elektrode angeordnet sind, dadurch gekennzeichnet,
— daß die Sourcezone (S)und die Drainzone (^parallel zueinander und streifenförmig ausgebildet sind,
— daß die Programmier-Gateelektrode (Gp) und die als Lese-Gateelektrode (Gr) dienende weitere Gateelektrode parallel zueinander und streifenförmig ausgebildet und quer zu der Sourcezone (S) und der Drainzone fDJ angeordnet sind,
— daß sich das Speichermedium (Gm) in der Gateisolatorschicht zwischen der Sourcezone (S) und der Drainzone (D) befindet und parallel und beabstandet zu der Sourcezone (S) und der Drainzone (D) angeordnet ist,
— daß die Gateisolatorschicht unter dem Speichermedium (Gm) von einer ersten, dünnen Isolatorteilschicht (11) gebildet wird,
— daß die Gateisolatorschicht über dem Speichermedium (Gm) in eine zweite und eine dritte Isolatorteilschicht (72, /3) gegliedert ist, wobei die dritte Isolatorteilschicht (73) dicker als die erste und dicker als die zweite Isolatorteilschicht (I1. /2) ist,
— und daß die Programmier-Gateelektrode (Gp) über die zweite Isolatorteilschicht (I2) und die Lese-Gateelektrode (Gm) über die dritte Isolatorteilschicht (13) verläuft.
2. Halbleiterspeicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß das in die Gate-1 solatcrschicht eingebettete Speichermedium (Gm) unter der Lese-Gateelektrode (Gr) und unter der Programrcier-Gateelektrode (Gp) von der Sourcezone (S) und der Drainzone (D) jeweils durch vierte Isolatorteilschichten (IA) getrennt ist.
3. Halbleiterspeicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Gate-Isolatorschicht mit dem eingebetteten Speichermedium (Gm)dünner ist als die vierten Isolatorteilschichten (74).
4. Halbleiterspeicherzelle nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die vierte Isolatorteilschicht C/4) eine einheitliche Dicke im Bereich zwischen etwa 700 und 2000 A aufweist
5. Halbleiterspeicherzelie nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Isolatorteilschicht (11) eine einheitliche Dicke (d 1) im Bereich zwischen etwa 30 und 300 Λ aufweist.
f|, 35
6. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die zweite
p Isolatorteilschicht (12) eine Dicke (d 2) im Bereich zwischen 30 und 400 A aufweist.
H
7. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die dritte
Isolatorteilschicht (13) eine Dicke Cd 3) im Bereich zwischen 400 und 2000 A aufweist.
8. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die erste Isolatorteilschicht (11) aus einem einheitlichen dielektrischen Material besteht.
9. Halbleiterspeicherzelle nach Anspruch 8, dadurch gekennzeichnet, daß die erste Isolatorteilschicht (11) eine kleinere Dielektrizitätskonstante aufweist als die zweite Isoiatorteilschicht (12).
10. Halbleiterspeicherzelle nach Anspruch 9, dadurch gekennzeichnet, daß die erste Isolatorteilschicht (11) aus SiO2 besteht, während die zweite Isolatorteilschicht (12) aus Si3N4, AI2O3 oder aus Ta2O5 besteht.
11. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 7, oder 9 und 10, dadurch gekennzeichnet, daß der unter der Programmier-Gateelektrode (Gp) liegende Flächenabschnitt des Speichermediums (Gm) eine größere Fläche aufweist als der unter der Lese-Gateelektrode (Gr) liegende Flächenabschnitt.
12. Halbleiterspeicherzelle nach Anspruch 11, dadurch gekennzeichnet, daß sich die unter der Programmier-Gateelektrode (Gp) liegende Fläche des Speichermediums (Gm) zu der unter der Lese-Gateelektrode (Gr) liegenden Fläche verhält wie etwa 2 zu 1 bis 4 zu 1.
13. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Verhältnis des unter der Lese-Gateelektrode (Gr) liegenden Flächenanteils des Speichermediums (Gm) zu dem unter der Programmier-Gateelektrode (Gp) liegenden Flächenanteil ungefähr gleich eins oder größer als eins ist.
14. Halbleiterspeicherzelle nach Anspruch 13, dadurch gekennzeichnet, daß das Verhältnis der Flächenanteile zwischen 1 und 3 liegt.
15. Halbleiterspeicherzelle nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß sämtliche Isolatorteilschichten (Ii, 12,13,14) aus einem chemisch einheitlichen Material bestehen.
16. Halbleiterspeicherzelle nach Anspruch 15, dadurch gekennzeichnet, daß das einheitliche Material SiO2
>st·
17. Halbleiterspeicherzelle nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die unterhalb der Programmier-Gateelektrode (Gp) liegende erste Isolatorteilschicht (11) aus Si5N4, aus Al2O3 oder aus Ta2O5 besteht, während die unter der Programmier-Gateelektrode (Gp) liegende zweite Isolatorteilschicht (12) sowie die erste und dritte Isolatorteilschicht (11, / 3) unter der Lese-Gateelektrode (Gr)aus SiO2 bestehen.
18. Halbleiterspeicherzelle nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die zweite lsolatorteilh5 schicht (12) aus SIjN4 besteht, während die erste Isolatorteilschicht (11) aus S1O2 besteht.
19. Halbleiterspeicherzelie nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die erste Isolatorteilschicht (11) aus einem chemisch einheitlichen Material besieht.
20. HalbleitersDeicher/.clle nach einein der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß das Speicher-
medium (Gm)aus einer kompakten Schicht eines Materials mit kleiner Elektronenaustrittsarbeit besteht
21. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß das Speichermedium (Gm) aus einer Schicht atomar verteilter Elektronenfangstellen besteht, deren mittlerer Abstand im Bereich zwischen 5 bis 15 Λ liegt.
22. Halbleiterspcicherzellc nach einem der Ansprüche 1 bis 19. dadurch gekennzeichnet, daß das Speichermedium (Gm)aus einem der folgenden Materialien besteht:
DE2723738A 1977-05-26 1977-05-26 Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung und Verfahren zu deren Programmierung Expired DE2723738C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2723738A DE2723738C2 (de) 1977-05-26 1977-05-26 Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung und Verfahren zu deren Programmierung
US05/903,359 US4196441A (en) 1977-05-26 1978-05-05 Semiconductor storage cell
GB18433/78A GB1558545A (en) 1977-05-26 1978-05-09 Semiconductor storage cell
NL7805065A NL7805065A (nl) 1977-05-26 1978-05-11 Halfgeleidergeheugencel.
JP6281078A JPS53148286A (en) 1977-05-26 1978-05-25 Semiconductor memory
FR7815691A FR2392468A1 (fr) 1977-05-26 1978-05-26 Cellule de memoire a semi-conducteur permettant une memorisation de charges remanente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2723738A DE2723738C2 (de) 1977-05-26 1977-05-26 Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung und Verfahren zu deren Programmierung

Publications (2)

Publication Number Publication Date
DE2723738A1 DE2723738A1 (de) 1978-11-30
DE2723738C2 true DE2723738C2 (de) 1984-11-08

Family

ID=6009899

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2723738A Expired DE2723738C2 (de) 1977-05-26 1977-05-26 Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung und Verfahren zu deren Programmierung

Country Status (6)

Country Link
US (1) US4196441A (de)
JP (1) JPS53148286A (de)
DE (1) DE2723738C2 (de)
FR (1) FR2392468A1 (de)
GB (1) GB1558545A (de)
NL (1) NL7805065A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344222A (en) * 1979-05-21 1982-08-17 Ibm Corporation Bipolar compatible electrically alterable read-only memory
JPS5929155B2 (ja) * 1979-11-12 1984-07-18 富士通株式会社 半導体記憶装置
JPS5793577A (en) * 1980-12-03 1982-06-10 Mitsubishi Electric Corp Insulated gate type transistor
WO1982004162A1 (en) * 1981-05-11 1982-11-25 Ncr Co Alterable threshold semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719866A (en) * 1970-12-03 1973-03-06 Ncr Semiconductor memory device
GB1363190A (en) * 1972-05-31 1974-08-14 Plessey Co Ltd Semiconductor memory device
US3846768A (en) * 1972-12-29 1974-11-05 Ibm Fixed threshold variable threshold storage device for use in a semiconductor storage array
JPS5024084A (de) * 1973-07-05 1975-03-14
US3836894A (en) * 1974-01-22 1974-09-17 Westinghouse Electric Corp Mnos/sos random access memory
US4063267A (en) * 1976-06-21 1977-12-13 Mcdonnell Douglas Corporation MNOS Memory device

Also Published As

Publication number Publication date
US4196441A (en) 1980-04-01
FR2392468A1 (fr) 1978-12-22
NL7805065A (nl) 1978-11-28
DE2723738A1 (de) 1978-11-30
JPS53148286A (en) 1978-12-23
FR2392468B1 (de) 1982-12-10
GB1558545A (en) 1980-01-03

Similar Documents

Publication Publication Date Title
DE60309806T2 (de) Nichtflüchtige Silizium/Oxid/Nitrid/Silizium/Nitrid/Oxid/Silizium Speicheranordnung
DE4020007C2 (de) Nichtflüchtiger Speicher
DE2600337C2 (de) Halbleiterspeicheranordnung
DE3121753C2 (de)
DE2916884C3 (de) Programmierbare Halbleiterspeicherzelle
DE3009719C2 (de)
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2743422A1 (de) Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
DE3203516A1 (de) Nicht fluechtige, elektrisch umprogrammierbare floating-gate-speicheranordnung
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE2845328C2 (de) Speichertransistor
DE2624157A1 (de) Halbleiterspeicher
DE2854669A1 (de) Floating-gate-festkoerper-speicher
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
WO1998006140A1 (de) Verfahren zum betrieb einer speicherzellenanordnung
DE19840824C1 (de) Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld
DE2614698A1 (de) Halbleiterspeicher
DE10158019A1 (de) Floatinggate-Feldeffekttransistor
DE19950362C1 (de) DRAM-Zellenanordnung, Verfahren zu deren Betrieb und Verfahren zu deren Herstellung
DE2723738C2 (de) Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung und Verfahren zu deren Programmierung
DE10207980C1 (de) Floating-Gate-Speicherzelle, Floating-Gate-Speicheranordnung, Schaltkreis-Anordnung und Verfahren zum Herstellen einer Floating-Gate-Speicherzelle
EP0946991B1 (de) Nichtflüchtige speicherzelle

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee