DE2711128A1 - Verfahren zum herstellen einer halbleiteranordnung - Google Patents

Verfahren zum herstellen einer halbleiteranordnung

Info

Publication number
DE2711128A1
DE2711128A1 DE19772711128 DE2711128A DE2711128A1 DE 2711128 A1 DE2711128 A1 DE 2711128A1 DE 19772711128 DE19772711128 DE 19772711128 DE 2711128 A DE2711128 A DE 2711128A DE 2711128 A1 DE2711128 A1 DE 2711128A1
Authority
DE
Germany
Prior art keywords
trichlorophenylsilane
solution
volume
trichlorethylene
xylene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19772711128
Other languages
English (en)
Inventor
Michael Raymond Gulett
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2711128A1 publication Critical patent/DE2711128A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/136—Coating process making radiation sensitive element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung und Insbesondere ein Verfahren zum Verbessern der Haftfähigkeit eines Fotolackes auf einer Siliciumnitridschicht dieser Anordnung flir die anschließenden Herstellungsschritte.
Bei der Herstellung von Metal 1-NHrid-Oxid-Halbleiter-(MNOS)anordnungen, wie beispielsweise npn- oder pnp-Einkristali-Feideffekttransistoren, 1st es erforderlich, auf der Oberfläche des Halbleitersubstrats verschiedene Abdeckschichten aufzubringen, um ausgewählte Bereiche desselben einer Ktz- oder Diffusionsbehandlung unterziehen zu können. Die aktiven Bereiche dieser Anordnungen werden herkömmlicherweise durch Diffusion geeigneter Verunreinigungen 1n ausgewählte freigelegte Bereiche der Oberfläche des Halbleiterkörpers bewirkt, um entweder eine p-1e1tende oder eine n-le1tende Zone zu bilden. Um die einwandfreie Funktion der fertigen Anordnung zu gewährleisten, muß jede Zone einen genau vorgegebenen Bereich einnehmen, wobei die zulässigen Toleranzen äußerst eng sind. Demzufolge muß auch die Diffusion bzw. das Eindringen der Verunreinigungen in den Halbleiterkörper mit entsprechend engen Toleranzen durchgeführt werden, wobei die Oberfläche des Halbleitermaterials üblicherweise mit einer Maske so abgedeckt wird, daß durch 1n dieser Maske vorhandene Offnungen nur die zu behandelnden Bereiche freiliegen, während die Übrigen Bereiche vor der betreffenden Behandlungseinwirkung geschützt sind.
10. März 1977
709839/08.48
Es sind verschiedene Abdeckverfahren zum Schlitzen nicht zu behandelnder Bereiche und zum Freilegen der zu behandelnden Bereiche entwickelt worden. Das wichtigste Abdeckverfahren wird mit Hilfe einer Schicht aus Fotolack durchgeführt, welcher bei Belichtung mit Licht des sichtbaren Teils des Spektrums polymerisiert und dadurch gegenüber bestimmten Atzlösungen unlöslich wird. Die Fotolackschicht wird dann örtlich belichtet, so daß sie in den bei dem weiteren Bearbeitungsverfahren zu schützenden Bereichen polymerisiert. Die nicht belichteten Teile werden dann mittels eines Lösungsmittels entfernt, welches die belichteten Teile nicht beeinträchtigt. Auf diese Weise wird eine polymerisiert« Fotolackschicht auf der Oberfläche des Substrats geschaffen, weiche genau definierte Öffnungen für einen anschließenden Diffusionsvorgang aufweist. Dieses Abdeckverfahren kann auch dann angewandt werden, wenn bei einem anschließenden Verfahrensschritt ein Atzvorgang durchzuführen ist, um bestimmte Teile eines zuvor abgelagerten Materials zu entfernen. Beispielsweise wird eine Fotolackschicht verwendet, wenn es erforderlich 1st, durch eine Si 1iciumdioxidschicht zu ätzen, da der Fotolack sowohl gegenüber der zum Atzen der S11Iciumdioxidschicht verwendeten Fluorwasserstofflösung Inert ist als auch die Siliciumdioxidschicht nicht abhebt. Der Fotolack besitzt jedoch einen schwerwiegenden Nachteil, welcher darin besteht, daß er an S11Iciumnitridschichten nur schlecht haftet. Deshalb mußte bisher immer dann, wenn durch eine SiIic1umn1tridsch1cht geätzt werden mußte, ein zusätzlicher zeltraubender Zwischenschritt durchgeführt werden. Dieser Zwischenschritt besteht in dem Aufbringen einer Abdeckoxidschicht (SiO2) auf das Substrat und in der Durchführung eines Verdichtungsvorgangs für diese Schicht, um deren
10. März 1977
709839/0848
Xtzbarkeitscharakteristik und deren Haftfähigkeit an der anschließend auf die Abdeckoxidschicht aufgebrachte Fotolackschicht zu verbessern. Anschließend wurde die Fotolackschicht als Maske zum Atzen der Abdeckoxidschicht verwendet* wonach die Fotolackschicht entfernt wurde. Die Abdeckoxidschicht wurde dann als Maske fUr die SiI1c1umn1tr1dsch1cht verwendet, um diese zu ätzen. Es Hegt auf der Hand« daß diese Verfahrensweise einen hohen zusätzlichen Zeitaufwand erfordert und die Herstellungskosten der Anordnung wesentlich erhöht. So sind beispielsweise mindestens 1 1/2 Stunden erforderlich, um das Substrat mit einer Abdeckoxidschicht genügender Dicke zu versehen und mindestens eine weitere Stunde wird benötigt, um diese Abdeckoxidschicht in der erforderlichen Welse zu verdichten.
Der Erfindung Hegt die Aufgabe zugrunde, diese Nachtelle zu beseitigen, Indem die Haftfähigkeit der Fotolackschicht an der SiIiciumnitridschicht erhöht wird, so daß die erstere unmittelbar auf die letztere aufgebracht werden kann.
Diese Aufgabe wird durch das in den Patentansprüchen definierte Verfahren gelöst.
Zum besseren Verständnis der Erfindung wird im folgenden ein AusfUhrungsbeispiel derselben beschrieben.
Zur Herstellung einer Fotolackmaske auf eine S111c1umn1tr1dsch1cht wird zunächst eine Mischung aus spektralreinem Xylol und spektralreinem Trichlorethylen In einem Volumverhältnis von 1:1 hergestellt. Die Mischung wird dann auf eine Temperatur von etwa 70 bis 76° C erwärmt, wonach ein Teil spektralreines Trichlorphenylsilan fUr jeweils 40 Volumteile der Xylol-Trichloräthylen-Mischung zugesetzt wird, um ein "TCPS-Behandlungsbad" herzustellen.
10. März 1977
709839/0848
Das TCPS-Behandlungsbad wird auf einer Temperatur von etwa 70 bis 76° C gehalten und das die SiIiciumnitridschicht tragende Halbleitersubstrat wird in diese Mischung eingetaucht. Das Substrat wird für eine Zeitdauer von etwa 10 Minuten in dem TCPS-Behandlungsbad belassen, während dieses auf der Temperatur von etwa 70 bis 76° C gehalten wird. Danach wird das Substrat aus dem Behandlungsbad entnommen und zunächst in spektral reinem Trichlorethylen von Raumtemperatur für eine Zeitdauer von etwa 30 Sekunden gewaschen, wonach das in Trichlorethylen eingetauchte Substrat etwa 5 Minuten lang einem Ultraschall-Reinigungsschritt unterzogen wird.
Das Substrat wird dann aus dem Trichlorethylen entnommen und etwa 30 Sekunden lang In spektralreinem Xylol von Raumtemperatur gewaschen, wonach das in Xylol eingetauchte Substrat etwa 5 Minuten lang einer Ultraschall-Reinigung unterzogen wird.
Anschließend wird das Substrat aus dem Xylolbad entfernt und in eine trockene Stickstoffatmosphäre gebracht, In welcher es bei Raumtemperatur für eine Zeltdauer von etwa 2 bis 3 Minuten trocken geschleudert wird. Anschließend wird das Substrat für eine Zeltdauer von etwa 45 Minuten in einen Ofen gegeben, um es einer Wärmebehandlung bei einer Temperatur von etwa 140 bis 160° C auszusetzen.
Anschließend kann direkt auf die Si 1iciumnitridschicht eine Fotolackschicht aufgebracht werden, weiche an der ersteren so lange haftet bis sie auf chemischem Wege entfernt wird und während eines anschließenden Xtzvorgangs in einem Fluorwasserstoffbad löst sich kein Teil der Fotolackschicht von der Si 1iciumnitridschicht ab.
10. März 1977 709839/0848

Claims (1)

  1. NCR CORPORATION Dayton, Ohio (V.St.A.)
    Patentanmeldung
    Unser Az.: Case 2316/GER
    VERFAHREN ZUM HERSTELLEN EINER HALBLEITERANORDNUNG
    Patentansprüche:
    Verfahren zum Herstellen einer Halbleiteranordnung· bei dem ein Fotolack auf eine Siliciumnitridflache aufgebracht wird, wobei diese Fläche vor dem Auftragen des Fotolackes zur Verbesserung der Haftfähigkeit einer Vorbehandlung unterzogen wird, dadurch gekennzeichnet, daß die genannte Fläche mit einer Lösung von Trichlorphenylsi lan behandelt wird.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die genannte Fläche in eine erwärmte Lösung von Trichlorphenylsilan getaucht wird.
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Trichlorphenylsilaniösung auf 70 bis 76° C erwärmt wird.
    4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die genannte Fläche für etwa 10 Minuten in die Trichlorphenylsilanlösung getaucht wird.
    10. März 1977
    709839/0848
    ORIGINAL INSPECTED
    5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Trichlorphenylsi 1anlösunq hergestellt wird durch Zusetzen von einem Volumteil Trichlorphenylsilan zu 40 Volumteilen einer Lösungsmittelmischung, welche aus einem Volumteil Xylol und einem Volumteil Trichlorethylen besteht.
    6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die genannte Fläche nach der Behandlung mit der Trichlorphenylsilanlösung gereinigt und einer Wärmebehandlung unterzogen wird.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Reinigung der genannten Fläche durch Waschen in Trichlorethylen und anschließend in Xylol erfolgt.
    8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die genannte Fläche mittels Ultraschall in Trichlorethylen und anschließend in Xylol gereinigt wird.
    9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die genannte Fläche nach der Reinigung in einer Stickstoffatmosphäre etwa 2 bis 3 Minuten bei Raumtemperatur trocken geschleudert wird.
    10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die genannte Fläche für eine Zeitdauer von etwa 45 Minuten in einem Ofen einer Temperatur von etwa 140 bis 160° C ausgesetzt wird.
    10. März 1977
    709839/0848
DE19772711128 1976-03-18 1977-03-15 Verfahren zum herstellen einer halbleiteranordnung Pending DE2711128A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/668,167 US4075367A (en) 1976-03-18 1976-03-18 Semiconductor processing of silicon nitride

Publications (1)

Publication Number Publication Date
DE2711128A1 true DE2711128A1 (de) 1977-09-29

Family

ID=24681277

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772711128 Pending DE2711128A1 (de) 1976-03-18 1977-03-15 Verfahren zum herstellen einer halbleiteranordnung

Country Status (5)

Country Link
US (1) US4075367A (de)
JP (1) JPS52114276A (de)
DE (1) DE2711128A1 (de)
FR (1) FR2344963A1 (de)
GB (1) GB1528430A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792833A (en) * 1980-12-01 1982-06-09 Toshiba Corp Manufacture of semiconductor device
JPS5856340A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体ウエハ浄化方法
US4497890A (en) * 1983-04-08 1985-02-05 Motorola, Inc. Process for improving adhesion of resist to gold
US4552783A (en) * 1984-11-05 1985-11-12 General Electric Company Enhancing the selectivity of tungsten deposition on conductor and semiconductor surfaces
JPS62129846A (ja) * 1985-12-02 1987-06-12 Dainippon Screen Mfg Co Ltd フオトレジストの塗布方法及び塗布装置
EP0469370A3 (en) * 1990-07-31 1992-09-09 Gold Star Co. Ltd Etching process for sloped side walls
US5926739A (en) * 1995-12-04 1999-07-20 Micron Technology, Inc. Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride
US6300253B1 (en) 1998-04-07 2001-10-09 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials, and semiconductor wafer assemblies comprising photoresist over silicon nitride materials
US6323139B1 (en) * 1995-12-04 2001-11-27 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials
US6316372B1 (en) 1998-04-07 2001-11-13 Micron Technology, Inc. Methods of forming a layer of silicon nitride in a semiconductor fabrication process
US5985771A (en) 1998-04-07 1999-11-16 Micron Technology, Inc. Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers
US6635530B2 (en) 1998-04-07 2003-10-21 Micron Technology, Inc. Methods of forming gated semiconductor assemblies
JP2003007579A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 有機薄膜形成方法
US20040150096A1 (en) * 2003-02-03 2004-08-05 International Business Machines Corporation Capping coating for 3D integration applications
CN110908240A (zh) * 2018-09-14 2020-03-24 江西省长益光电有限公司 芯片用光刻胶及光刻工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3482977A (en) * 1966-02-11 1969-12-09 Sylvania Electric Prod Method of forming adherent masks on oxide coated semiconductor bodies
US3549368A (en) * 1968-07-02 1970-12-22 Ibm Process for improving photoresist adhesion
US3706612A (en) * 1968-07-16 1972-12-19 Ibm Process for etching silicon nitride
US3586554A (en) * 1969-01-15 1971-06-22 Ibm Process for increasing photoresist adhesion to a semiconductor by treating the semiconductor with a disilylamide
US3758306A (en) * 1971-03-25 1973-09-11 Du Pont Photopolymerizable compositions and elements containing organosilanes
DE2153441A1 (de) * 1971-10-27 1973-05-10 Licentia Gmbh Verfahren zum herstellen eines halbleiterbauelementes
US3898351A (en) * 1972-05-26 1975-08-05 Ibm Substrate cleaning process
FR2193864B1 (de) * 1972-07-31 1974-12-27 Rhone Poulenc Sa
US3867218A (en) * 1973-04-25 1975-02-18 Philips Corp Method of etching a pattern in a silicon nitride layer
US3962004A (en) * 1974-11-29 1976-06-08 Rca Corporation Pattern definition in an organic layer

Also Published As

Publication number Publication date
FR2344963B1 (de) 1979-07-20
US4075367A (en) 1978-02-21
FR2344963A1 (fr) 1977-10-14
JPS52114276A (en) 1977-09-24
GB1528430A (en) 1978-10-11

Similar Documents

Publication Publication Date Title
DE2447225C2 (de) Verfahren zum Ablösen von positiven Photolack
DE2638799C3 (de) Verfahren zur Verbesserung der Haftung von metallischen Leiterzügen auf Polyimidschichten in integrierten Schaltungen
DE2711128A1 (de) Verfahren zum herstellen einer halbleiteranordnung
EP0001429B1 (de) Verfahren zur Herstellung von Dünnfilmmustern unter Anwendung der Abhebetechnologie
DE2661099C2 (de)
DE2624832C3 (de) Verfahren zum Herstellen von Lackmustern
DE1614999A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit einer einem vorgegebenen Flaechenmuster entsprechenden dielektrischen Schicht auf der Oberflaeche eines Halbleiterkoerpers
EP0189752A2 (de) Verfahren zur Entfernung von Fotoresist- und Stripperresten von Halbleitersubstraten
DE112010004081T5 (de) Rezeptur für die Rotationsbeschichtung und Verfahren zum Ablösen eines lonenimplantiertenFotolacks
DE3729733C2 (de)
DE1597756A1 (de) Maske zum Herstellen einer Maskierung durch Belichten und Herstellungsverfahren
DE2227344C3 (de)
DE2227344B2 (de) Verfahren zum aetzen von oeffnungen in eine schicht aus organischem material
DE2302148C2 (de) Verfahren zur Herstellung eines Phosphorsilicatglasschichtmusters
EP0038951A1 (de) Verfahren zur Herstellung von Fotolackstrukturen für integrierte Halbleiterschaltungen
DE10219122A1 (de) Verfahren zur Herstellung von Hardmasken
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
EP0028786A1 (de) Ionenimplantationsverfahren
DE2108327A1 (de) Verfahren zum Verbessern des Haftens eines Maskiermusters auf einer metallischen Oberfläche
DE3216658A1 (de) Verfahren zur herstellung eines fotolackmusters auf einem halbleitersubstrat
DE2015841B2 (de) Verfahren zur Herstellung einer strukturierten, vorzugsweise metallischen Schicht auf einem Grundkörper
DE3305923C2 (de) Verfahren zum Vorbacken von mit Positiv-Fotolack auf der Basis von Naphtoquinondiazid und Phenolformaldehydharz beschichteten Substraten
DE2425379A1 (de) Molybdaen-aetzmittel
DE69015381T2 (de) Herstellungsverfahren für ein Halbleiter-Bauelement und musterbildende Beschichtungslösung dafür.
DE2061942A1 (de) Stripperbadzusammensetzung

Legal Events

Date Code Title Description
OHB Non-payment of the publication fee (examined application)