DE2657169C3 - Anordnung zur Unterdrückung von positiven und negativen Störimpulsen einer bestimmten Breite - Google Patents
Anordnung zur Unterdrückung von positiven und negativen Störimpulsen einer bestimmten BreiteInfo
- Publication number
- DE2657169C3 DE2657169C3 DE19762657169 DE2657169A DE2657169C3 DE 2657169 C3 DE2657169 C3 DE 2657169C3 DE 19762657169 DE19762657169 DE 19762657169 DE 2657169 A DE2657169 A DE 2657169A DE 2657169 C3 DE2657169 C3 DE 2657169C3
- Authority
- DE
- Germany
- Prior art keywords
- flip
- flop
- pulses
- interference
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Description
Die Erfindung bezieht sich auf -eine Anordnung zur Unterdrückung von positiven und negativen Störimpulsen
einer bestimmten Breite und liegt auf dem Gebiet der Übertragungstechnik.
Aufgabe der Datenübertragung ist, Meßwerte, Steuerbefehle, Meldungen und Signale von Betriebszuständen
von einem Sendeort (Datenquelle) möglichst unverändert zu einem Empfangsort (Datensenke) zu
übertragen. Auf diesem Übertragungswege können die ursprünglichen Nachrichten durch unerwünschte Veränderungen
(Störungen) unzulässig beeinflußt werden. Es müssen deshalb Maßnahmen ergriffen werden, um
die Auswirkungen der Störungen so klein wie möglich zu halten, wenngleich sie sich auch nicht vollständig
verhindern lassen.
In der digitalen Übertragungstechnik können die zu v)
übertragenden Impulse durch ßC-Filterschaltungen
oder durch ein abgeschirmtes Kabel vor Störungen geschützt werden. Anwendbar ist auch die Übertragung
eines hohen Nutzpegels, so daß Störungen sich nur wenig bemerkbar machen. Eine weitere Absicherung
der Informationsübertragung wird zusätzliche redundante Zeichen, durch Modulation oder durch Codierung
der zu überwachenden Informationen erreicht. Weitere Verfahren sind ersichtlich aus Steinbuch, Taschenbuch
der Nachrichtenverarbeitung, 2. Auflage, Seite 73 bis 82 m> und Seite 815 bis 879.
Bei der Übertragung von Rechteckimpulsen auf einem Kanal, beispielsweise eines 010-Impulses und
eines ΙΟΙ-Impulses, und bei der im Empfänger diese Nutzinformationen mit Taktimpulsen getriggert wer- i>r>
den, ist die Breite der Störimpulse von ausschlaggebender Wichtigkeit. Die vorliegende Anmeldung geht
deshalb von dem Fall aus, daß die Störimpulse gleich oder kleiner der n- I Taktperiose der im Empfänger
erzeugten Taklimpulse sind, η ist die Anzahl der
verwendeten Flipflops.
Aus der DE-OS 25 35 916 ist eine Anordnung bekannt, bei der mittels spezieller D-Flipflops in
Verbindung mit logischen Elementen eine Unterdrükkung von Störimpulsen vorgenommen wird. Die hierbei
verwendeten D-Flipflops sind allerdings teure Bauteile
mit Vorrechtseingängen, die in Verbindung mit vorgeschalteten NAN D-Gattern die Störunterdrückung
vornehmen. Eine getrennte Verarbeitung von positiven und negativen Störungen ist nicht vorgesehen.
Es ist deshalb Aufgabe der Erfindung, eine Anordnung zu finden, die mit billigen, handelsüblichen
Bauelementen die Breite der ankommenden Impulse feststellt und negative oder positive Störimpulse einer
bestimmten Breite in getrennten Kanälen unterdrückt
Erfindungsgemäß wird dies dadurch erreicht, daß eine
von Taktimpulsen getriggerte D-Flipflop-Kette die mit unterschiedlichen Störimpulsen behaftete Nutzinformation
mit einer gewählten Zeitspanne verzögert, daß der D-Flipflop-Kette nachgeschaitete Verknüpfungsglieder
in getrennten Kanälen die positiven und negativen Störimpulsen beseitigen, daß nach den Verknüpfungsgliedern
angeordnete und mit negierten Taktimpulsen beaufschlagte Speicherelemente noch vorhandene Spitzen
ausblenden und daß in jedem Kanal angeordnete, kreuzweise angeschaltete Verknüpfungsglieder das
störungsfreie Nutzsignal in wahrer und invertierter Form bilden.
Vorteilhaft gemäß der nachgesuchten Anordnung ist die gute Ausblendung von positiven und negativen
Störimpulsen ohne Verwendung von Kondensatoren und zeitabhängigen Bauelementen. Die erfindungsgemäße
Anordnung wird auf diese Art billiger in der Herstellung und einfacher zu handhaben, da die Breite
der Störimpulse durch die Anzahl der D-Flipflops in der Kette einstellbar ist und die Verzögerung des
Nutzsignals auf allen Kanälen gleich und unabhängig von Kondensatorstreuungen ist. Dk. ^mordnung ermöglicht
sowohl die Unterdrückung der positiven (010) als auch der negativen (101) Störimpulse mit Hilfe eines
minimalen Aufwandes an integrierten Schaltkreisen. Weitere Vorteile sind aus der Beschreibung ersichtlich.
Ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung wird nachstehend anhand der
Zeichnungen näher erläutert. In der F i g. 2 ist dabei der Impulsplan der Störunterdrückung dargelegt. Die
F i g. 1 zeigt den erfindungsgemäßen Empfänger für die von einem nicht dargestellten Sender ausgeschickten
und mit Störimpulsen behafteten Nutzinformationen. Im Empfänger ist ein nicht dargestellter Generator
untergebracht. Die hier erzeugten Taktimpulse werden mit Ck bezeichnet. Die Periodendauer der Taktimpulse
in Verbindung mit der Anzahl der verwendeten Flipflops im Empfänger legt die maximal mögliche
Breite der Störimpulse fest, die unterdrückt werden kann.
Die am Eingang h anstehenden Impulse werden über
einen Schmitt-Trigger A1 mit Invertierung steiler
gemacht. Der Schmitt-Trigger A 1 ist nicht unbedingt notwendig, er verbessert nur die Flanke des auftretenden
Impulses /1. Damit wird das erste D-Flipflop (Dl)
z. B. im Falle einer Schaltung in CMOS-Technologie, wenn die Steigung der Flanke zu klein ist, nicht zerstör!.
Nach dem Schmitt-Trigger sind die Impulse mit 5 bezeichnet, in dem Diagramm nach Fig. 2 sind die
Taktimpulse Ck und der 010-Impuls 5 des Signalkanals
dargestellt. Auf dem Impuls S sind die Störungen *, β, γ
und ö angeordnet. Hinter dem Schmitt-Trigger A 1 ist
ein D-Flipflop Di angeordnet. Ein D-Flipflop ist dabei
ein bistabiles Kippglied, bei dem der D-Eingang immer einem anderen Eingang, häufig einem Takteingang,
untergeordnet ist. Das Kippglied nimmt den Zustand an und speichert ihn, der gleich dein Wert der Variablen am
D-Eingang ist Bei Änderung des Taktimpulses von 0 auf 1 spricht der D-Flipflop D1 an und schaltet das Signal
SQi auf den Ausgang. Am Ausgang SQ1 erscheint das
invertierte Signal. Dieser Vorgang ist aus dem Diagramm nach F i g. 2 ersichtlich.
In Abhängigkeit des Taktimpulses wird eine Zeitverzögerung der Nutzinformation S mit den eingelagerten
Störungen (χ,β,γ,δ erreicht.
An den Flipflop D1 schließt sich der D-Fiipflop D 2
an und bei Bedarf weitere D-F!ipflops Dn. Auf alle
Flipflops führt ebenfalls der Taktimpuls Ck, d.h. die Flipflops sind positiv getriggert Hinter dem Flipflop
DI ist die Nutzinformation SQ2 mit den Störungen um
eine Periode der Taktfrequenz verschoben und hinter dem Fiipfiop Dn das Signa! SQn um einen weiteren Takt
Flipflop Dn verfügt noch über einen Ausgang SQn.
Hinter dem Flipflop Dn sind zwei UND-Glieder mit
Invertierung (NAND) angeschaltet Die Eingänge des NAND-Gliedes Nt sind mit dem Ausgang SQn des
Flipflops Dn und mit dem Ausgang SQi des Flipflops
DI1 während die Eingänge des NAND-Gliedes Λ/2 mit
dem Ausgang SQn des Flipflops Dn und dem Ausgang
SQ1 des Flipflops D1 verbunden sind.
Durch diese NAND-Verknüpfungen werden die Störungen beseitigt, die gleich oder kleiner der n— 1
Perioden der Taktimpulse Ck sind, π ist die Anzahl der verwendeten D-Flipflops.
Das NAND-Glied Ni vernichtet dabei die positiven
Störimpulse γ und ö und das NAND-Glied /V 2 die
negativen Störimpulse tx und ß. Der Ausgang des
Gliedes Nl ist mit SQi & SQn und der Ausgang von
N2mhSQi 8c SQn bezeichnet.
Wenn ein Störimpuls oder wenn der zeitliche Abstand zwischen zwei Störimpulsen genau die Breite n-1
Taktperioden besitzt, siehe z. B. β und ό und die Breite
B 2 zwischen « und ß, treten bei der Verknüpfung in den
NAND-GIipdern Ni und Λ/2 durch Pegelwechsel an
den beiden Eingängen Spitzen 5 auf. Diese Störspitzen s treten auf, wenn beispielsweise das Signal SQ 1 mit dem
Signal SQ3 logisch verknüpft wird und die angeschalteten
Speicher- und Verknüpfungsglieder geringfügige Laufzeitunterschiede haben. Diese Störspitzen s werden
in den D-Flipflops Da und Dcbeseitigt Die Flipflops Db
und Dcsind mit Ausgängen der NAND-Gatter N1 und
N2 verbunden und weisen noch zusätzlich je einen Taktimpuls für die in einem Inverter A 3 umgewandelten
Taktsignale Ck auf. Die Flipflops Db und Dc werden
also mit der negativen Flanke der Taktimpulse Ck getriggert Die von Störimpulsen und Spitzen befreiten
Ausgangssignale von Db und Dc sind mit Bq und Cq
bezeichnet Bq ist dabei von den positiven Störungen γ und <5 und Cq von den negativen Störungen λ und β
befreit
In einem nachgeschalteten asynchronen Flipflop, bestehend aus den beiden NAND-Gü>.l;rn NZ und NA
mit über Kreuz geschalteten Eingängen, werden die
Informationen Bq und Cq derart verknüpft daß am Ausgang A ein Signal entsprechend dem Eingangssignal
S — jedoch ohne Störungen — ansteht Die Phasenverschiebung dieses Signals ist hierbei vorwiegend
durch die Verzögerungsfunktion der Flipflops entstanden. Am Ausgang A steht das störungsfreie
Eingangssignal invertiert zur Verfügung.
Die maximale Breite B1 der unterdrückten positiven
(010) und negativen (101) Störimpulse darf höchstens öl
<(n—1) Ta sein und die minimale Breite B2 der
Zeitspanne zwischen zwei zeitlich nacheinander auftretenden Störimpulsen muß mindestens B2>(n— Vli)Tck
sein. Ta ist dabei die Periode der Taktfrequenz Ck und π
die Anzahl der D-Flipflops.
In F i g. 2 ist mit Δ tSA die Verzögerung zwischen SQ1 und A bezeichnet, wobei in dem gezeigten
Ausführungsbeispiel mit drei D-Flipflops Δ tSA pleich
2'/2 Taktperioden Tq ist
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Anordnung zur Unterdrückung von positiven und negativen Störimpulsen einer bestimmten Breite bei ϊ der Datenübertragung, wobei die Anordnung aus einer mit Taktimpulsen getriggerten D-Flipflop-Kette und angeschalteten Verknüpfungsgliedern besteht, dadurch gekennzeichnet, daß der wahre Ausgang (Q 1) des D-Flipflops (D 1) auf den κι Eingang des nachfolgenden D-FIipflops (D2) gelegt ist, und daß dessen (D2) Ausgang (Q2) auf den Eingang eines weiteren D-Flipflops (Dn) führt,
daß die wahren Ausgänge (Qi bzw. Qn) der D-Flipflops (Dl bzw. Dn) auf das nachgeschaltete ι· Verknüpfungsglied (N 1) geführt sind ebenso wie die invertierten Ausgänge (Q 1 bzw. Qn) der D-Flipflops (D 1 bzw. Dn) auf das nachgeschaltete Verknüpfungsglied (N 2),daß die Verknüpfungsglieder (/Vl, N2) in getrennten Kanälen die positiven (γ, δ) und negativen (ex., β) Störimpulse beseitigen,daß nach den Verknüpfungsgliedern (Nl, N2) Speicherelemente (Db, Dc) angeordnet sind, die mit negierten Taktimpulsen beaufschlagt sind und noch vorhandene Spitzen (7} ausblenden und
daß in jedem Kanal kreuzv, eise geschaltete Verknüpfungsglieder (N 3, N 4) vorgesehen sind, die das störungsfreie Nutzsignal in wahrer und invertierter Form bilden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762657169 DE2657169C3 (de) | 1976-12-17 | 1976-12-17 | Anordnung zur Unterdrückung von positiven und negativen Störimpulsen einer bestimmten Breite |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762657169 DE2657169C3 (de) | 1976-12-17 | 1976-12-17 | Anordnung zur Unterdrückung von positiven und negativen Störimpulsen einer bestimmten Breite |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2657169A1 DE2657169A1 (de) | 1978-06-22 |
DE2657169B2 DE2657169B2 (de) | 1980-05-08 |
DE2657169C3 true DE2657169C3 (de) | 1981-01-29 |
Family
ID=5995754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762657169 Expired DE2657169C3 (de) | 1976-12-17 | 1976-12-17 | Anordnung zur Unterdrückung von positiven und negativen Störimpulsen einer bestimmten Breite |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2657169C3 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2841171C3 (de) * | 1978-09-21 | 1984-04-26 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Entstören von Übertragungseinrichtungen für digitale Signale, insbesondere zum Ausblenden von höherfrequenten Störimpulsen beliebiger Polarität |
DE3608440A1 (de) * | 1986-03-13 | 1987-09-24 | Mitec Moderne Ind Gmbh | Impulslaengen-diskriminator |
DE3913395A1 (de) * | 1989-04-24 | 1990-10-25 | Grundig Emv | Digitale filterlogik |
DE10118421C1 (de) * | 2001-04-12 | 2002-11-07 | Infineon Technologies Ag | Zustandsdetektor |
-
1976
- 1976-12-17 DE DE19762657169 patent/DE2657169C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2657169B2 (de) | 1980-05-08 |
DE2657169A1 (de) | 1978-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1512172C3 (de) | Frequenzwellen-Synthetisierer | |
DE3708499C2 (de) | ||
DE1437173B2 (de) | Schaltungsanordnung zur demodulation frequenzumgetasteter digitaler tekegraphiesignale | |
DE2657169C3 (de) | Anordnung zur Unterdrückung von positiven und negativen Störimpulsen einer bestimmten Breite | |
DE19960785A1 (de) | Eingangsfilterstufe für einen Datenstrom und Verfahren zum Filtern eines Datenstroms | |
DE3030172A1 (de) | Regenerator fuer mehrstufige digitale signale | |
DE3031579C2 (de) | CMI-Codierer | |
DE2822359A1 (de) | Elektrisches filter | |
DE2539804B2 (de) | Sprachgeschützter Mehrfrequenzcode-Zeichenempfänger | |
EP0141946A2 (de) | Schaltungsanordnung zum Synchronisieren der Flanken von Binärsignalen mit einem Takt | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE2525533C2 (de) | Einrichtung zum Decodieren eines Code | |
DE10216605B4 (de) | Verfahren und Vorrichtung zur Übertragung eines digitalen Datenwortes | |
DE3246211A1 (de) | Schaltungsanordnung zur detektion von folgen identischer binaerwerte | |
DE2811636A1 (de) | Synchronisation eines lokalen oszillators mit einem referenzoszillator | |
DE2535916C2 (de) | Schaltungsvorrichtung zur Erhöhung der Störsicherheit von elektronischen Schaltungen | |
DE10040471C2 (de) | Codierer für ein Duobinärsignal | |
DE2748151C2 (de) | Schneller, schaltbarer HDBn-Codec | |
DE3004054C2 (de) | Schaltungsanordnung zur Ausfilterung hochfrequenter Störanteile | |
DE2548070C2 (de) | Anordnung zum Regenerieren von RZ (return-to-zero)-Signalfolgen | |
DE2548157C2 (de) | Anordnung zur Impulsregeneration | |
EP0062701B1 (de) | Verfahren zur Übertragung von Schleifenzuständen und Zählimpulsen in Fernsprechsystemen | |
DD245542A1 (de) | Schaltungsanordnung zur digitalen aussiebung von stoerimpulsen | |
DE60203802T2 (de) | Binärkodierer zur Phasenverschiebung für einen Phasenmodulator in einem optischen Netzwerk | |
DE3033351A1 (de) | Cmi-codierer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: BBC BROWN BOVERI AG, 6800 MANNHEIM, DE |