DE2653287A1 - Verfahren zum herstellen von halbleiterelementen - Google Patents

Verfahren zum herstellen von halbleiterelementen

Info

Publication number
DE2653287A1
DE2653287A1 DE19762653287 DE2653287A DE2653287A1 DE 2653287 A1 DE2653287 A1 DE 2653287A1 DE 19762653287 DE19762653287 DE 19762653287 DE 2653287 A DE2653287 A DE 2653287A DE 2653287 A1 DE2653287 A1 DE 2653287A1
Authority
DE
Germany
Prior art keywords
masking
impurity
etchant
unmasked
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762653287
Other languages
English (en)
Inventor
Mike Fushing Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE2653287A1 publication Critical patent/DE2653287A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Verfahren zum Herstellen von Halbleiterelementen.
Die Erfindung bezieht sich auf die Herstellung von Halbleiterelementen und mehr im besonderen auf ein Verfahren zum Herstellen von Halbleiterelementen mit einem Temperaturgradienten-Zonenschmelzen.
Das Temperaturgradienten-Zonenschmelzen ist ein Verfahren, bei dem eine geringe Menge eines wandernden Materials auf die Oberfläche eines grösseren Körpers aus einem Trägermaterial aufgebracht und die Kombination, au: eine erhöhe Temperatur erhitzt
wird. Ein Temperaturgradient wird über den Körper aus Trägermaterial gelegt, wobei sich das wandernde Material am kalten
Ende befindet. Es bildet sich eine Schmelze, die beide Materialien enthält und in Richtung auf den heisseren Teil des Trägermaterials wandert. Im Wanderpfad· der Schmelze wird eine rekri-
709823/0685
stallisierte Region des Trägermaterials zurückgelassen, die eine Konzentration des wandernden Materials in einer Menge enthält, die gleich der festen Löslichkeit bei der Wandertemperatur ist. Dieses Verfahren hat sich als brauchbar zur Herstellung von Halbleitern erwiesen. Bei der Halbleiterherstellung ist das Trägermaterial 'üblicherweise ein Körper oder eine Scheibe aus Halbleitermaterial, wie Silizium, Germanium oder eine halbleitende Verbindung, wie Galliumarsenid. Das wandernde Material ist im allgemeinen eine die Leitfähigkeit modifizierende Verunreinigung, wie Aluminium, doch kann dieses Material auch anderen Zwecken dienen, wie zur Änderung der Trägerlebensdauer, dem Falle der Bewegung von Gold oder Platin durch den Halbleiterkörper.
Bei der Ausführung des Temperaturgradienten-Zonenschmelzens zur Herstellung von Halbleiterelementen wurde gelegentlich festgestellt, dass Verfahren, die nach dem Zonenschmelzen ein Maskieren und Atzen erforderten, zu einer unerwartet geringen Ausbeute führten. Es wurde festgestellt, dass dies auf eine Schwierigkeit zurückzuführen war, die Scheibe wirksam zu maskieren, was durch Unregelmässigkeiten in der Oberfläche verursacht wurde, die während des Temperaturgradienten-Zonenschmelzens gebildet wurden.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Technik zu schaffen, die die genannten Nachteile überwindet, wenn das Temperaturgradienten-Zonenschmelzen zur Herstellung von Halbleitern angewendet wird.
Die vorliegende Erfindung ist durch folgende Stufen charakterisiert, die beim Herstellen von Halbleiterelementen nach dem Temperaturgradienten-Zonenschmelzen angewendet werden können. Zuerst wird eine Menge einer Verunreinigung thermisch durch ein Halbleitermaterial von einer ersten Oberfläche zu einer zweiten Oberfläche bewegt. Dies erzeugt in dem Körper eine j Region, die die Verunreinigung in einer gleichmässigen Vertei- j lung und in einer Menge enthält, die gleich der festen Löslich- ; keit der Verunreinigung in dem Halbleitermaterial bei der Be-
709823/0685
r ζ
wegungstemperatur ist. Nach der Wanderung bzw. Bewegung wird ein Teil der ersten Oberfläche des Körpers mit einer Maske bedeckt, wobei jedoch die eingebrachte Verunreinigung und der diese unmittelbar umgebende Teil freigelassen wird. Als nächstes setzt man die erste Oberfläche einem .Ätzmittel aus, um eine geringe Menge des Materials von den nicht maskierten Teilen zu entfernen, um die erste Oberfläche an dem unbedeckten Teil im wesentlichen zu glätten. Auf diese Weise werden irgendwelche Oberflächenunregelmässigkeiten, die während des Temperaturgradienten-Zonenschmelzens erzeugt wurden, im wesentlichen entfernt.
Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. Im einzelnen zeigen:
Figur 1 eine Schnittansicht einer Halbleiterscheibe,
Figur 2 eine Schnittansicht der Halbleiterscheibe der Figur 1 nach der Diffusion gemäss der vorliegenden Erfindung,
Figur 3 eine Seitenansicht der Scheibe der Figuren 1 und 2 nach einer weiteren Diffusionsstufe,
Figur 4 eine Seitenansicht der Scheibe der Figur 3, die für die Thermobewegung vorbereitet ist,
Figur 5 eine Seitenansicht der Scheibe der Figur 4 nach der Thermobewegung,
Figur 6 eine Seitenansicht der Scheibe nach der Bildung der peripheren Rillen,
Figur 7 fertige gesteuerte Siliziumgleichrichter (nachfolgend abgekürzt SCR genannt)-Elementpellets,
Figur 8 eine Draufsicht auf ein fertiges SCR-Pellet,
Figur 9 eine Schnittansicht zweier SCR-Pellets, die eine Modifikation der Pellets der Figur 7 veranschaulichen,
709823/0685
Figur 10 eine Detailansicht eines Teiles der Scheibe der Figur 5 nahe einer Isolationsregion im Schnitt,
Figur 11 ist ähnlich der Figur 9, zeigt jedoch eine unerwünschte Rille, die in der Isolationsregion gebildet ist und die durch Anwendung des erfindungsgemässen Verfahrens vermieden wird,
Figur 12 eine Teilansicht einer Ätzmaske, wie sie gemäss der vorliegenden Erfindung angewendet wird im Schnitt,
Figur 13 eine Detailansicht der Scheibe nach dem 'a'tzen gemäss der vorliegenden Erfindung und
Figur 14 eine Detailansicht einer Rillenätzmaske, wie sie gempss der vorliegenden Erfindung benutzt wird.
In Figur 1 ist ein Körper aus Halbleitermaterial in Form einer Scheibe 20 gezeigt, der eine erste Hauptoberfläche 21 und eine zweite Hauptoberfläche 22 aufweist. Die Scheibe kann irgendeine angemessene Grosse haben, wie sie normalerweise bei der Halbleiterherstellung benutzt wird. So kann die Scheibe z.B. eine Dicke von etwa 0,4 mm und einen Durchmesser von etwa 5 cm haben. Der Übersichtlichkeit halber ist in den Figuren nur ein Teil der Scheibe 20 gezeigt.
Die Scheibe 20 enthält einen ersten Verunreinigungstyp, der der Scheibe einen ersten Leit i;ähigkeitstyp verleiht. Zur Veranschaulichung wird im folgenden davon ausgegangen, dass die Scheibe 20 aus Silizium besteht und der eine Leitfähigkeitstyp die N-Leitfähigkeit ist. Der erste Verunreinigungstyp ist daher eine Verunreinigung, welche der Scheibe eine N-Leitfähigkeit verleiht, wie Arsen oder Phosphor.
In Figur 2 ist eine Seitenansicht der Scheibe 20 nach einer ersten Behandiungsstufe gezeigt. Eine zweite Verunreinigungsart, die der Scheibe die entgegengesetzte oder P-Leitfähigkeit verleiht, wurde von jeder Hauptober rieche in die Scheibe ein-
709823/0685
diffundiert. Der zweite Verur.j-einigungstyp kann z.B. Gallium oder Bur sein. Die Scheibe 20 weist somit drei ibereinander liegende Schichten oder Regionen auf, die beiden fiusseren P-Regionen 23 und 24 und eine innere N-Region 25. Bei dem beschriebenen Beispiel, das von einer etwa 0,4 mra dicken Scheibe ausging, haben die Regionen 23 und 24 vorzugsweise je eine Dicke von etwa 0,075 mm. Diese Diffusionstiefe von 0,075 mm wird nach einer Di£tusionszeit von etwa 13 Stunden bei 125O°C erreicht. Derartige DiI fusionszyklen sind bekannt.
In der Figur 3 ist die Scheibe der Figur 2 mit im Abstand angeordneten Kathoden-Emitter-Regionen 26 gezeigt, die durch einen Teil der Region 23 diffundiert sind. Die Kathoden-Emitter-Regionen weisen N-LeitFähigkeit auf und sie können gebildet werden durch die Diffusion einer ersten Verunreinigungsart bei 125O°C für etwa sieben bis zehn Stunden. \uch diese Diffusionszyklen sind ebenso bekannt, wie die vorhergehenden Photoresistmaskierungsstufen. Die Kathoden-Emitter-Regionen könnten auch auf andere Weise gebildet werden, wie durch Legieren.
In Figur 4 ist die Scheibe 20 der Figur 3 gezeigt, die für das Temperaturgradienten-Zonenschmelzen oder die Thermowanderung vorbereitet ist. Langgestreckte Körper 27 einer die Leitfähigkeit modifizierenden zweiten Verunreinigungsart, wie Aluminium, sind auf der Hauptoberfläche 21 angeordnet. Die langgestreckten Körper verlaufen senkrecht zur Papierebene, so dass ihre Grosse aus der Figur Λ nicht voll erkannt werden kann. Die langgestreckten Körper sind als teilweise in die Region 23 hineinragend dargestellt, da sich das Aluminium der Körper 27 in innigem Kontakt mit dem Silizium befinden muss. Es ist daher hilfreich, die Oberfläche des Siliziums leicht auszuhöhlen, wo das Aluminium angeordnet werden soll. Das Aluminium kann aber auch durch Legieren oder Thermokompression an Ort und Stelle verbunden werden. Die Verfahren zum innigen Verbinden des Aluminiums und Siliziums sind bekannt, vergl. die US-PS 3.895.967, 3.901.730 und 3.807.277.
709823/0685
In der Figur 5 ist die Scheibe 20 der Figur 4 nach der Thermobewegung gezeigt. Die langgestreckten Körper 27 sind von der
Hauptoberfläche 21 durch die Scheibe zur gegenüberliegenden
Hauptoberflache 22 gewandert und haben in ihrem Wanderpfad
Isolationsregionen 28 der entgegengesetzten P-Leitfähigkeit
zurückgelassen. -Die Isolationsregionen sind Regionen aus Silizium, das gleichmässig mit Aluminium dotiert ist, das in einer Menge entsprechend der festen Löslichkeit bei der Wandertemperatur im Silizium vorhanden ist. Die stark dotierten Isolationsregionen erstrecken sich tatsächlich vollständig von der einen Hauptoberfläche zur anderen, wie durch die Kombination der
durchgehenden und unterbrochenen Linien bei A für die zentrale Region gezeigt ist. Die Grenze der Isolationsregion, die durch die unterbrochene Linie gezeigt ist, ist jedoch für die anderen Regionen in Figur 5 und den folgenden Figuren weggelassen worden, da die Regionen 23 und 24 Regionen mit P-Leitfähigkeit
sind und daher zwischen ihnen und den Regionen 28 kein P'N-tfbergang existiert.
Das Temperaturgradienten-Zonenschmelzen wird im wesentlichen
dadurch ausgeführt, dass man die Scheibe 20 einem Temperaturgradienten aussetzt, während die ganze Scheibe bei einer erhöhten Temperatur gehalten wird. Liegt die Temperatur der Scheibe oberhalb von BOO oder COO0C, dann führt ein Temperaturgradient von wenigen bis zu einigen hundert Grad zum Wandern des Aluminiums durch die Scheibe und zwar von der kälteren zur heisseren Oberfläche unter Zurücklassung in seiner Spur von einer rekristallisierten Region, die bis zur festen Löslichkeitsgrenze des Aluminiums in Silizium bei der Wandertemperatur dotiert ist.
Eine ausgezeichnete Wanderung wird bei etwa 1200°C mit einem
Temperaturgradienten von etwa fünf Grad Celsius über die Scheibe erhalten. Bei diesen Bedingungen erfordert die Wanderung etwa
5 bis 10 Minuten.
Hinsichtlich weiterer Information mit Bezug auf das Temperaturgradienten-Zonenschmelzen wird auf die US-PS 3.S99.362 Bezug
genommen.
709823/068 5
Die Figur 5 zeigt zwei Element-Regionen, die durch die zentrale Isolationsregion 28 bei A getrennt sind. Jede Element-Region besteht aus einer inneren Region 25 von N-Leitfähigkeit, die vollständig von Halbleitermaterial der P-Leitfähigkeit umgeben ist. Die gesamte Scheibe 20 wird üblicherweise diese separaten Element-Regionen" enthalten. Die Isolationsregionen 28 sind in einem Gittermuster gebildet und sie erstrecken sich um die gesamte Peripherie der Element-Region. Dies ergibt sich deutlicher aus den folgenden Draufsichten.
In Figur 6 ist eine Seitenansicht der Scheibe 20 mit peripheren Rillen 29 gezeigt, die in der äusseren Region 23 gebildet sind und die sich in die innere Region 25 erstrecken. Die Rillen 29 sind durch konventionelles photolithographisches Maskieren und Ätzen gebildet und sie erstrecken sich entlang jeder der Isolationsregionen, wie dies in Figur 8 veranschaulicht ist. Eine Untersuchung der Figur 6 zeigt, dass die Portionen B der Region
23 innerhalb der peripheren Rillen 29 elektrisch von der Region
24 aufgrund der gegeneinander gerichteten P7N-Übergänge 31 und 32 isoliert sind. Werden daher die Rillen mit einem passivierenden Material 33 gefüllt, wie dies am besten in Figur 7 ersichtlich ist, dann sind die beiden Halbleiteriibergänge 31 und 32 mit einer einzigen Rille und durch das Einbringen des Passivierungsmaterials 33 vollkommen passiviert. Das Passivierungsmaterial 33 kann in bekannter Weise aufgebrachtes Glas sein. Doch können auch andere Passivierungsmaterialien benutzt werden, s'o z.B. Oxid oder eines der neuen organischen Passivierungsmaterialien.
Wird die Scheibe 20 durch die Isolationsregionen 28 unterteilt, wie in Figur 7 gezeigt, dann entstehen einzelne Halbleiterelement-Pellets 34. Die abgebildeten Pellets 34 sind SCR-Pellets. Schliesslich werden die Metallkontakte 35, 36 und 37 in üblicherweise aufgebracht. Eine Draufsicht eines Pellets 34 ist in Figur 8 gezeigt.
Eine Modifikation des Halbleiterelement-Pellets 34 ist in Figur 9 abgebildet und als 34A bezeichnet. Der Unterschied
709823/0685
zwischen dem Element 34 und dem Element 34A besteht darin, dass während der Bildung der Pellets 34Λ eine Anordnung von Paaren aus eng benachbarten parallelen langgestreckten Körpern 27 aus Dotierungsmaterial auf der Scheibe niedergeschlagen ist. Bei der folgenden Thermobewegung befinden sich daher zwei eng benachbarte Isolationsregionen 38 in dem Bereich, der bei der Unterteilung unterbrochen wird. Dies kann als zusammengesetzte Isolationsregion angesehen werden. Die Unterteilung findet daher zwischen den beiden eng benachbarten Isolatiot.sregionen 28 statt. Die Aus iführungs form des Halbleiterelementes 34 A ist insofern vorteilhaft, als das Zerschneiden oder Brechen nicht so genau ausgeführt zu werden braucht, da die Bruchlinie beträchtlich von dem P'N-Übergang 38 entfernt ist. Die Ausfuhrungsform des Elementes 34A kann jedoch weniger wirtschaftlich sein als die Ausführungsform des Elementes 34, da eine grössere Scheibenfläche für die beiden Isolationsregionen erforderlich ist. Auf diese Weise wird eine gewisse Siliziummenge verloren. Es wird jedoch ein zweidimenszonales Muster eng benachbarter paralleler Körper 27 benutzt, so dass die Element-Regionen vollkommen isoliert sinu.
Weitere Information hinsichtlich dieser Art von Halbleitergeometrie und deren Modifikationen sind in der am gleichen Tage eingereichten Deutschen Patentanmeldung zu finden, für die die Priorität der US-Patentanmeldung Serial-No. 635.747 vom 26.November 1975 beansprucht ist.
In Figur IO ist eine Detailansicht einer Isolationsregion 28 im Schnitt gezeigt. Der Teil 41 der ersten Oberfläche 21, an der die Verunreinigung 27 in den Halbleiterkörper eingedrungen ist, kann als relativ rauh erkannt werden. Zum besseren Erkennen ist der tatsächliche Grad der Rauhigkeit in Figur 10 übertrieben dargestellt worden. Diese Rauhigkeit trifft man nach dem Temperaturgradienten-Zonenschmelzen. Ist die Rauhigkeit zu gross, dann ist es manchmal schwierig, die Region 41 für die weiteren Behandlungsstufen richtig zu maskieren. Ist es zum Beispiel schwierig, während des nachfolgenden Maskierens und
709823/0685
Ätzens zur Bildung der peripheren Rillen 29 diesen Teil richtig zu maskieren,, dann kann eine unerwünschte Rille 42 in der Isolationsregion 28 gebildet werden, wenn die Rillenätzmaske versagt. Dieser Zustand ist in Figur 11 dargestellt. Ist die Rille 42 gross und tief genug, dann wird der P'N-Übergang 38 am Punkt D gebrochen. Der Übergang kann daher unpassiviert in der Rille 42 freiliegen. In diesem Falle kann ein vorzeitiges Versagen des Elementes auftreten. Es wurde festgestellt, dass die.Ausbeute an Elementen verbessert werden kann, wenn man die folgenden Stufen ausführt, die die Bildung der unerwünschten Rille 42 verhindern. Diese Stufen werden nach Diffusion und Wanderung, aber vor dem Ätzen der gewünschten Rille ausgeführt.
In Figur 12 ist ein Teil der in Figur 10 abgebildeten Scheibe dargestellt. Ein Teil der ersten Oberfläche 21 ist mit einer Maske 43 bedeckt. Der Teil 41, an dem die Verunreinigung 27 in den Halbleiterkörper eingedrungen ist, wurde zusammen mit einem kleinen Bereich unmittelbar um diese Stelle freigelassen. Vorzugsweise bedeckt die Maske 43 bei der Herstellung des oben beschriebenen Elementes im wesentlichen die gesamte erste Oberfläche mit Ausnahme der Teile 41 und der unmittelbar benachbarten Bereiche. Für andere Ilalbleiterelemente mag es jedoch nicht notwendig sein, die gesamte erste Oberfläche zu bedecken.
Die Art der angewendeten Maske kann unter Berücksichtigung solcher Faktoren wie des zu verwendenden Ätzmittels und des die Scheibe 20 bildenden Halbleitermaterials ausgewählt werden. So kann z.B. ein Photoresist aufgebracht und mit dem erforderlichen Muster versehen werden oder man kann durch Siebdruck eine Wachsmaske an Ort und Stelle aufbringen. Auch kann man eint- Oxidschicht auf der Oberfläche 21 aufwachsen und mit Hilfe photoliihographischer Techniken ein entsprechendes Muster ausbilden.
Als nächstes wird die erste Oberfläche 21 einem Ätzmittel ausgesetzt, um eine geringe Materialmenge von den nicht maskierten Teilen zu entfernen. Diese Materialentfernung beseitigt im
7 09823/0685
wesentlichen die Unregelmässigkeiten des Teiles 41. In einem
Halbleiterelement mit Abmessungen wie den oben beschriebenen, ist es bevorzugt, dass Verfahren zu steuern, so dass nur etwa 0,025 mm Material von dem nicht maskierten Teil entfernt werden. Werden jedoch Elemente anderer Abmessungen hergestellt, mag es erwünscht sein, mehr oder weniger Material zu entfernen. Es wurde festgestellt, dass bei Behandlung mit dem Ätzmittel Dimetch (Essigsäure, Chlorwasserstoffsäure, Salpetersäure und Jod) in etwa 120 Sekunden etwa 0,075 mm Material von den nicht maskierten Teilen der Oberfläche 21 entfernt werden. Nach dem ?tzen hat die Scheibe die in Figur 11 abgebildete Form.
Es wird eine Grenze 44 des nicht maskierten Teiles durch die Maske 43 begrenzt, wie in Figur 12 gezeigt. Die Grenze 44 ist etwas getrennt von der Stelle, an der die Verunreinigung in den Halbleiterkörper eingedrungen ist. Es wird eine kleine Stufe an dieser Grenze 44 nach dem Xtzen vorhanden sein, wie in Figur 13 gezeigt. Es mag einige Schwierigkeiten beim Maskie ren dieser Grenze während der folgenden Stufen geben, falls ein solches Maskieren erforderlich ist. Der Grad der Schwierigkeiten wird natürlich von solchen Faktoren abhängen wie der Menge des von den nicht maskierten Teilen entfernten Materials, Es scheint jedoch leichter zu sein, das nachfolgende Behandeln des Elementes zu steuern, wenn nur eine Diskontinuität an einer bekannten Stelle vorhanden ist, als bei der unvorhersagbaren Unregelmässigkeit, die in der Region 41 vorhanden war. Ausserdem ist es möglich, bei dem oben beschriebenen Element jegliche Wirkung der Diskontinuität an der Grenze 44 in einer noch zu beschreibenden Weise zu beseitigen.
In Figur 14 ist ersichtlich, dass eine zweite Maske 45 für das Rillenätzen auf die Oberfläche 21 aufgebracht ist. Der freigelassene Teil der Oberfläche 21, in dem die Rillen gebildet werden sollen, schliesst die Grenze 44 ein. Es sind daher keine Anstrengungen erforderlich, die Diskontinuitäten an den Grenzen 44 zu maskieren. Die Oberfläche 21 wird wieder in üblicher Weise einem Xtzmittel ausgesetzt, um die Rillen zu bilden, die durch die gestrichelten Linien in Figur 14 angedeutet sind und
7 0 9 8 2 3/0685 ^^ ,Ν8ΡεΟτεο
die an der Grenze 44 entstandene Diskontinuität· wird während des Rillenätzens entfernt.
Das Verfahren kann entsprechend den Notwendigkeiten für die besonderen Halbleitergeometrien modifiziert werden. So werden z.B-. für die Herstellung des in Figur 9 abgebildeten Elementes genau die gleichen Techniken mit der Ausnahme angewendet, dass der nicht maskierte Bereich, der in Figur 12 gezeigt ist, etwas breiter ist, da dort, wo die beiden Isolationsregionen 28 der zusammengesetzten Isolation gebildet sind, zwei Regionen 41 liegen.
Es ist daher durch die vorliegende Erfindung ein Verfahren offenbart worden, welches das Glätten der aufgerauhten Region 41 gestattet, wodurch die Ausbeute an Halbleiterelementen verbessert werden kann. Ein Vorteil des erfindungsgemässen Verfahrens ist es, dass der grösste Teil der Oberfläche 21 durch die Maske 43 bedeckt und daher durch das Glättungsätzen unbeeinflusst ist. Die Oberflächenkonzentrationen des Dotierungsmittels und ähnliches werden daher auf dem grössten Teil der Oberfläche 21 nicht beeinflusst und die nachfolgenden Stufen, wie das Anbringen der Elektroden, werden vereinfacht.
Um das Herstellungsverfahren weiter zu verbessern, hat sich eine kurze Diffusion nach der Stufe der thermischen Wanderung als hilfreich erwiesen. Der kurze Diffusionszyklus wird vorzugsweise bei 1200°C für 4 bis 16 Stunden ausgeführt. Während dieses Diffusionszyklus werden die meisten Brüche in den Isolationsregionen 28 geschlossen und die Ausbeute an Elementen dadurch weiter verbessert.
709823/0685

Claims (1)

  1. Patentansprüche
    Verfahren zum Herstellen eines Halbleiterelementes , gekennzeichnet durch folgende Stufen: ,
    thermisches Bewegen einer Menge einer Verunreinigung von einer ersten Oberfläche eines Körpers aus Halbleitermaterial durch diesen bis zu einer zweiten Oberfläche desselben, um in diesem Körper eine Region zu erzeugen, welche diese Verunreinigung in gleichmässiger Verteilung in einer. Menge enthält, die gleich der festen Löslichkeit dieser Verunreinigung in dem Halbleitermaterial bei der zum thermischen Bewegen benutzten Temperatur ist,
    Maskieren eines Teiles der ersten Oberfläche, wobei der
    (41)
    Teil/der ersten Oberfläche, an dem die Verunreinigung in den Körper eingedrungen 1st, unbedeckt bleibt und
    Behandeln der ersten Oberfläche mit einem Ätzmittel, um eine geringe Menge des Materials von den nicht maskierten Teilen zu entfernen, um die erste Oberfläche an den nicht maskierten Teilen im wesentlichen zu glätten.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet ,dass die Maskierungsstufe das Bilden einer diesen Teil/begrenzenden Maske und weiter die folgenden Stufen umfasst:
    Aufbringen einer zweiten Maske, die zumindest einen Teil der nicht maskierten Bereiche und einen Teil der vorher maskierten Bereiche umfasst, die genannte Grenze jedoch freilässt und
    nochmaliges Behandeln der ersten Oberfläche mit einem Ätzmittel, um Material von dem Körper an und um die genannte Grenze (44) zu entfernen.
    709823/0685
    3. Verfahren nach Anspruch 1 und 2,dadurch gekennzeichnet , dass die Maskierungsstufe das Maskieren im wesentlichen der gesamten ersten Oberfläche mit Ausnahme der Teile umfasst, an denen die Verunreinigung in die Oberfläche eingedrungen ist sowie des diesen Teil unmittelbar umgebenden Bereiches.
    4. Verfahren nach Anspruch 1 oder 2,dadurch gekennzeichnet , dass die Stufe der Behandlung der ersten Oberfläche mit einem Ätzmittel so gesteuert wird, dass nur etwa 0,025 mm des Materials von den nicht maskierten Teilen entfernt werden.
    5. Verfahren nach Anspruch 1 oder 2,dadurch gekennzeichnet , dass die Verunreinigung eine die Leitfähigkeit modifizierende Verunreinigung ist.
    6. Verfahren nach Anspruch 1 oder 2 ,dadurch gekennzeichnet , dass die Stufe des Maskierens das Aufbringen von Photoresist auf die erste Oberfläche und das Ausbilden eines Musters in dem Photoresist umfasst.
    7. Verfahren nach Anspruch 1 oder 2,dadurch gekennzeichnet , dass die Stufe des Maskierens das Aufbringen einer Wachsmaske umfasst.
    8. Verfahren nach Anspruch 1 oder 2,dadurch gekennzeichnet , dass die erste Oberfläche mit einem Oxid bedeckt ist und die Stufe des Maskierens das Ausbilden eines Musters in der Oxidschicht durch Photolithographie umfasst.
    9. Verfahren nach Anspruch 7, dadurch gekennzeichnet , dass das Ätzmittel Essigsäure, Chlorwasserstoff säure, Salpetersäure und Jod.enthält und die erste Oberfläche dem Ätzmittel für etwa 120 Sekunden ausgesetzt wird.
    709823/0685
DE19762653287 1975-11-26 1976-11-24 Verfahren zum herstellen von halbleiterelementen Pending DE2653287A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/635,327 US4042448A (en) 1975-11-26 1975-11-26 Post TGZM surface etch

Publications (1)

Publication Number Publication Date
DE2653287A1 true DE2653287A1 (de) 1977-06-08

Family

ID=24547343

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762653287 Pending DE2653287A1 (de) 1975-11-26 1976-11-24 Verfahren zum herstellen von halbleiterelementen

Country Status (6)

Country Link
US (1) US4042448A (de)
JP (1) JPS5275173A (de)
DE (1) DE2653287A1 (de)
FR (1) FR2333347A1 (de)
GB (1) GB1557300A (de)
SE (1) SE7613232L (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4076559A (en) * 1977-03-18 1978-02-28 General Electric Company Temperature gradient zone melting through an oxide layer
US6727527B1 (en) 1995-07-31 2004-04-27 Ixys Corporation Reverse blocking IGBT
US20040061170A1 (en) * 1995-07-31 2004-04-01 Ixys Corporation Reverse blocking IGBT
US5698454A (en) * 1995-07-31 1997-12-16 Ixys Corporation Method of making a reverse blocking IGBT
FR2815470A1 (fr) * 2000-10-12 2002-04-19 St Microelectronics Sa Procede de fabrication de composants de puissance verticaux
US6936908B2 (en) 2001-05-03 2005-08-30 Ixys Corporation Forward and reverse blocking devices
US20040188385A1 (en) * 2003-03-26 2004-09-30 Kenji Yamada Etching agent composition for thin films having high permittivity and process for etching
DE102004021228B4 (de) * 2004-04-30 2009-01-08 Infineon Technologies Ag Verfahren zum Einbringen eines Grabens in einen Halbleiterkörper eines Kompensationsbauelementes

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3272748A (en) * 1964-06-29 1966-09-13 Western Electric Co Etching of silicon and germanium
US3379584A (en) * 1964-09-04 1968-04-23 Texas Instruments Inc Semiconductor wafer with at least one epitaxial layer and methods of making same
US3608186A (en) * 1969-10-30 1971-09-28 Jearld L Hutson Semiconductor device manufacture with junction passivation
US3706129A (en) * 1970-07-27 1972-12-19 Gen Electric Integrated semiconductor rectifiers and processes for their fabrication
DE2450902A1 (de) * 1973-10-30 1975-05-07 Gen Electric Elektrische durchfuehrungsleiter in halbleitervorrichtungen
US3901736A (en) * 1973-10-30 1975-08-26 Gen Electric Method of making deep diode devices
US3920482A (en) * 1974-03-13 1975-11-18 Signetics Corp Method for forming a semiconductor structure having islands isolated by adjacent moats

Also Published As

Publication number Publication date
JPS5275173A (en) 1977-06-23
GB1557300A (en) 1979-12-05
FR2333347A1 (fr) 1977-06-24
US4042448A (en) 1977-08-16
SE7613232L (sv) 1977-05-27

Similar Documents

Publication Publication Date Title
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2932043C2 (de) Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung
CH623959A5 (de)
DE2646308A1 (de) Verfahren zur herstellung elektronischer anordnungen
DE2523307C2 (de) Halbleiterbauelement
DE2040911A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2450907A1 (de) Verfahren zum herstellen von tiefen dioden
DE1764453A1 (de) Verfahren zum Herstellen von Teilbereichen in planaren Halbleiteranordnungen,die mittels dielektrischen Materials gegeneinander sowie gegen die restlichen Bereiche des Halbleiterkoerpers isoliert sind
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1544275C3 (de) Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation
DE2646300A1 (de) Verfahren zum herstellen von halbleiteranordnungen
DE2653287A1 (de) Verfahren zum herstellen von halbleiterelementen
DE2653297A1 (de) Halbleiterelement und verfahren zu dessen herstellung
DE2517252A1 (de) Halbleiterelement
DE2931432A1 (de) Eindiffundieren von aluminium in einem offenen rohr
DE2014797B2 (de) Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung
DE2659303A1 (de) Verfahren zum herstellen von halbleiterelementen
DE2659320A1 (de) Verfahren zum herstellen eines halbleiterkoerpers
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2653311A1 (de) Verfahren zum herstellen eines halbleiterelementes
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE2060348A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergetellte Halbleiteranordnung
CH653482A5 (de) Verfahren zur herstellung einer integrierten schaltung mit einem feldeffekttransistor und durch ein derartiges verfahren hergestellte schaltung.
DE1292758B (de) Elektrisches Halbleiterbauelement

Legal Events

Date Code Title Description
OD Request for examination
OHN Withdrawal