DE2644247A1 - Schaltungsanordnung zum analogen errechnen des leistungsfaktors - Google Patents

Schaltungsanordnung zum analogen errechnen des leistungsfaktors

Info

Publication number
DE2644247A1
DE2644247A1 DE19762644247 DE2644247A DE2644247A1 DE 2644247 A1 DE2644247 A1 DE 2644247A1 DE 19762644247 DE19762644247 DE 19762644247 DE 2644247 A DE2644247 A DE 2644247A DE 2644247 A1 DE2644247 A1 DE 2644247A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
signal
arrangement according
signals
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762644247
Other languages
English (en)
Other versions
DE2644247C3 (de
DE2644247B2 (de
Inventor
Gerhard Dipl Ing Spiesberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762644247 priority Critical patent/DE2644247C3/de
Priority to CH1139077A priority patent/CH620534A5/de
Priority to NL7710604A priority patent/NL7710604A/xx
Priority to JP11726777A priority patent/JPS5348576A/ja
Priority to IT2806477A priority patent/IT1087406B/it
Publication of DE2644247A1 publication Critical patent/DE2644247A1/de
Publication of DE2644247B2 publication Critical patent/DE2644247B2/de
Application granted granted Critical
Publication of DE2644247C3 publication Critical patent/DE2644247C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00Arrangements for measuring electric power or power factor
    • G01R21/006Measuring power factor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • Schaltungsanordnung zum analogen Errechnen des Leistungsfaktors
  • Die Erfindung betrifft eine Schaltungsanordnung zum analogen Errechnen des Leistungsfaktors cos ç aus elektrischen Signalen für die Blind- und die Wirkleistung. Bezeichnet man die Größe der Wirkleistung mit w und die der Blindleistung mit b, so beträgt der Leistungsfaktor bekanntlich .
  • Schaltungen zum Errechnen des Leistungsfaktors stellen im allgemeinen eine Nachbildung dieser Formel dar. Sie enthalten daher Quadrier-, Dividier-, Addier- und Radizierschaltungen. Da sich die Fehler der einzelnen Bausteine von Rechenschaltungen addieren können, müssen wegen der großen Zahl der eingesetzten Rechenbausteine an diese hohe Genauigkeitsanforderungen gestellt werden, damit der Leistungsfaktor mit ausreichender Genauigkeit errechnet wird.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Errechnen des Leistungsfaktors cos ç zu schaffen, die sich durch ihre Einfachheit bei ausreichender Genauigkeit auszeichnet.
  • Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß aus dem elektrischen Signal der Größe b für die Blindleistung und aus dem elektrischen Signal der Größe w für die Wirkleistung ein elektri- sches Signal der Große gebildet ist. Der Erfindung liegt somit der Gedanke zugrunde, daß es in der Praxis nicht erforderlich ist, den Leistungsfaktor mathematisch exakt und im gesamten möglichen Wertebereich zu errechnen, sondern daß es genügt, eine Schaltungsanordnung zu verwenden, deren Übertragungsfunktion der exakten mathematischen Funktion nur angenähert ist, und diesyegebenenfalls nur in einem beschränkten Wertebereich, z. B. im Bereich von cos ç = 0,5 bis 1.
  • Die Parameter werden zweckmäßig in der Weise bestimmt, daß für bestimmte Werte des Verhältnisses b/w die Näherungsfunktion gleich der exakten Funktion ist. Soll z. B. für das Verhältnis b/w = 0 die Näherungsfunktion ebenso wie die exakte Funktion Eins sein, so ist Ko = 1. Soll die Näherungsfunktion für Verhältnisse b/w von 0 bis OD gelten, so betragen vorteilhaft die Parameter K1 und K2 etwa 0,4 und m etwa 1,5. Die maximale Abweichung der Näherungsfunktion von der exakten Funktion beträgt in diesem Falle etwa 2,5 %. Mit bekannten Iterationsverfahren lassen sich die Parameter genauer bestimmen. Man erhält dann für K1 und K2 0,4035 und für m 1,4762.
  • Je enger man den Bereich wählt, in dem die Näherungsfunktion gültig sein soll, umso geringer wird die Abweichung. Beschränkt man sich auf den in der Praxis ausreichenden Bereich des Verhältnisses b/w von 0 bis 1,7 und wählt man K1 = 0,46, K2 = 0,58 und m = 1,93, so sind die Abweichungen kleiner als 0,085 %.
  • Die Näherungsfunktion kann mit bekannten Analogrechner-Bausteinen realisiert werden. Besonders vorteilhaft ist der Einsatz eines sogenannten multifunction-Bausteins, welcher bei Zufuhr von drei Signalen mit den Werten x1, x2, x3 ein Ausgangssignal mit dem Wert abgibt. Die drei Werte liegen z. B. zwischen 0 und 10 Volt. Der Exponent m kann durch Beschalten des multifunction-Bausteins mit Widerständen eingestellt werden.
  • Anhand der Zeichnung, in der das Schaltbild eines Ausführungsbeispiels mit einem multifunction-Baustein dargestellt ist, werden im folgenden die Erfindung sowie weitere Vorteile und Ausgestatungen näher beschrieben und erläutert.
  • Über einen Eingang El wird ein elektrisches Signal, dessen Wert b der an einen Verbraucher abgegebenen Blindleistung entspricht, einem Absolutwertgeber AWG1 zugeführt, der an einem Ausgang Al unabhängig von der Polarität des Eingangssignals stets ein positives Ausgangssignal, dessen Größe Ibl zur Größe des Eingangssignals proportional ist, und an einem zweiten Ausgang A2 ein binäres, das Vorzeichen des Eingangssignals kennzeichnendes Signal abgibt. Er besteht im wesentlichen aus einem Gleichrichter, an den der Ausgang A1 angeschlossen ist, und aus einem Vorzeichendiskriminator, mit dessen Ausgang der Ausgang A2 verbunden ist.
  • Einem Eingang E2 wird ein Signal zugeführt, dessen Größe w der Wirkleistung entspricht. Dieses Signal gelangt auf einen zweiten Absolutwertgeber AWG2, der in gleicher Weise wie der Absolutwertgeber AWG1 aufgebaut ist, der also über einen Ausgang A3 ein positives Signal der Größe Iwl und über einen Ausgang A4 ein das Vorzeichen des Eingangssignals kennzeichnendes binäres Signal abgibt.
  • Die Signale mit den Größen Ibl und Iw werden Eingängen 1 und 2 eines in einer gestrichelt gezeichneten Rechenschaltung RS enthaltenen Rechenbausteins MF zugeführt, der von einem Verstärker V1 über einen dritten Eingang 3 ein weiteres Signal der Größe y erhält. Er ist mit zwei Widerständen R1 und R2 beschaltet. Aus den drei ihm zugeführten Signalen bildet er ein Ausgangssignal, dessen Größe ist. Die Größe des Exponenten m ist durch die Werte der Widerstände R1 und R2 bestimmt. Derartige Bausteine sind handelsüblich.
  • An den Ausgang des Rechenbausteins MF ist über einen Widerstand R3 der invertierende Eingang des Verstärkers V1 angeschlossen, der über einen Widerstand R4 gegengekoppelt ist. Sein nichtinver- tierender Eingang liegt am Abgriff eines Spannungsteilers mit Widerständen R5 und R6, der von einer Spannungsquelle SQgespeist ist. Die Größe y des Ausgangssignals des Verstärkers V1 beträgt demnach K1 K K2 t, wobei der Parameter K2 durch das Verhältnis des Widerstandes R4 zum Widerstand R3 und der Parameter K1 durch die Widerstände R3, R4, R5 und R6 bestimmt ist.
  • Das Ausgangssignal des Rechenbausteins MF ist ferner über einen Widerstand R7 dem invertierenden Eingang eines weiteren Verstärkers V2 zugeführt, der über einen Widerstand R8 gegengekoppelt ist und dessen nichtinvertierender Eingang am Abgriff eines Spannungsteilers mit Widerständen R9 und RiO liegt. Dieser ist mit dem Widerstand R9 an die Spannungsquelle SQ, deren Ausgangsspannung den Wert Eins hat und andererseits mit dem Widerstand R10 an Masse angeschlossen. Im Ausführungsbeispiel sind die Werte der Widerstände R7 und R8 gleich, so daß der Verstärker V2 den Verstärkungsgrad Eins hat. Sind die Werte der Widerstände R7 und R8 sowie die der Widerstände R9 und RIO gleich, so hat das Ausgangssignal des Verstärkers V2 den Wert . Die Rechenschaltung RS gibt somit ein Signal ab, dessen Größe vom Verhältnis der Blindleistung b zur Wirkleistung w nach einer Funktion abhängt, die der Funktion angenähert ist. Die Parameter K1, K2 und m dieser Näherungsfunktion werden so gewählt, daß die mathematischen Abweichungen der Näherungsfunktion von der exakten Funktion cos 9 möglichst gering sind.
  • In der Praxis ist es ausreichend, die exakte Funktion in einem Bereich des Verhältnisses b/w anzunähern, der von 0 bis etwa 1,7 reicht. Dies entspricht einem Bereich des cos cp von 1 bis 0,5.
  • In einem Ausführungsbeispiel wurde für diesen Fall K1 = 0,4628, K2 = 0,5805 und m = 1,9287 gewählt und damit ein maximaler Fehler von 0,085 % erzielt. Werden einer Rechenschaltung mit diesen Parametern Eingangssignale zugeführt, deren Verhältnis b/w größer als 1,7 ist, so steigt zwar die Abweichung von der exakten Funktion an, die Näherungsfunktion fällt.aber wie die exakte Funk- tion stetig ab, so daß, wenn der Ausgangswert der Rechenschaltung kleiner als 0,5 sein sollte, dies am Ausgangssignal erkannt werden kann.
  • Bei Vergrößern oder Verkleinern des Meßbereiches für das Verhältnis b/w sind die Parameter K1, K2 und m dem neuen Meßbereich anzupassen. Bei Verkleinern des Meßbereichs ergibt sich dadurch ein kleinerer maximaler Fehler, bei Vergrößern des Meßbereichs ein größerer maximaler Fehler. Bei einem Meßbereich von 0 bis oo ist der Fehler kleiner als 2,5 %.
  • Die Rechenschaltung RS kann nur positive Werte verarbeiten. Aus diesem Grunde sind ihr die Absolutwertgeber AWG1 und AWG2 vorgeschaltet. Die an den Ausgängen A2 und A4 auftretenden, die Vorzeichen der Eingangssignale kennzeichnenden binären Signale sind einem Vorzeichendecoder VDC zugeführt, der aus der ihm zugeführten Signalkombination erkennt, welche Polaritäten die Signale für die Blind- und die Wirkleistung haben. An ihn ist eine Anzeigeeinheit AE angeschlossen, welche den Quadranten, in welchem sich die Eingangssignale befinden, anzeigen kann.
  • Der Vorzeichendecoder VDC steuert ferner einen Umschalter US an, der in einer Umpolschaltung UP enthalten ist. Je nach Schalterstellung ist das Ausgangssignal der Rechenschaltung RS dem invertierenden oder nichtinvertierenden Eingang eines Verstärkers V3 zugeführt, der über Widerstände R11, R12 gegengekoppelt ist. Je nach Polarität der Eingangssignale ist daher das Ausgangssignal der Umpolschaltung UP, das einem Anzeigegerät AZ zugeführt ist, positiv oder negativ.
  • Fehler von Rechenschaltungen entstehen u. a. dadurch, daß die Bausteine die gewünschte mathematische Funktion nicht exakt realisieren und daß Verschiebungen des Nullpunkts und von Konstanten auftreten können. Wegen der geringen Anzahl von Bauelementen der Rechenschaltung RS im Vergleich zu den Schaltungen, mit welchen die Funktion exakt nachgebildet wird, werden diese Fehler derart verringert, daß der Fehler, der durch die Realisierung einer Näherungsfunktion entsteht, zumindest kompensiert wird.
  • 8 Patentansprüche 1 Figur Leerseite

Claims (8)

  1. Patentansprüche Schaltungsanordnung zum analogen Errechnen des Leistungsfaktors cos ç aus den elektrischen Signalen für die Blind- und die Wirkleistung, dadurch gekennzeichnet, daß aus dem elektrischen Signal der Größe b für die Blindleistung und aus dem elektrischen Signal der Größe w für die Wirkleistung ein elektrisches Signal der Größe gebildet ist.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Konstante Ko Eins ist.
  3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Parameter (K1) etwa gleich 0,46, der Parameter (K2) etwa gleich 0,58 und der Parameter m etwa gleich 1,93 ist.
  4. 4. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Parameter(K1 und K2) etwa gleich 0,4 und der Parameter m etwa 1,5 ist.
  5. 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Rechenbaustein (MF) vorhanden ist, der in Abhängigkeit von drei Eingängen (1, 2, 3) zugeführten Signalen mit den Werten x1, x2, x3 und in Abhängigkeit von zwei mit ihm verbundenen Widerständen (R6, R7) ein Signal mit dem Wert abgibt, wobei der Exponent m durch die Werte von Widerständen (R6, R7) bestimmt ist, dessen Eingang (1) das der Blindleistung entsprechende Signal b, dem Eingang (2) das der Wirkleistung entsprechende Signal w und dessen Eingang (3) an eine erste Subtrahierschaltung (V4) angeschlossen ist, deren Eingang mit dem Ausgang des Rechenbausteines (MF) verbunden ist und weiche die Differenz zwischen einer Konstanten Spannung W1 und der mit dem Faktor K2 multiplizierten Ausgangsspannung des Rechenbausteins (MF) liefert, und daß an den Ausgang des Rechenbausteins ferner eine zweite Subtrahierschaltung (V5) angeschlossen ist, welche die Differenz zwischen der konstanten Spannung Ko, die vorzugsweise Eins ist, und der Ausgangsspannung des Rechenbausteins (MF) abgibt.
  6. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß den Eingängen (1, 2) des Rechenbausteins (MF), denen die Signale für die Blind- und die Wirkleistung zugeführt sind, Absolutwertgeber (AWG1, AWG2) vorgeschaltet sind.
  7. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Absolutwertgeber (AWG1, AWG2) Vorzeichendiskriminatoren (V3) enthalten, die das Vorzeichen der den Absolutwertgebern (AWG1, AWG2) zugeführten Signale kennzeichnende Signale erzeugen und an die eine Vorzeichenlogik (VL) angeschlossen ist.
  8. 8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß an die zweite Subtrahierschaltung eine von der Vorzeichenlogik (VL) gesteuerte Umpolschaltung (UP) angeschlossen ist.
DE19762644247 1976-09-30 1976-09-30 Schaltungsanordnung zum analogen Errechnen des Leistungsfaktors Expired DE2644247C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19762644247 DE2644247C3 (de) 1976-09-30 1976-09-30 Schaltungsanordnung zum analogen Errechnen des Leistungsfaktors
CH1139077A CH620534A5 (en) 1976-09-30 1977-09-19 Circuit arrangement for calculating the power factor by analog means
NL7710604A NL7710604A (nl) 1976-09-30 1977-09-28 Rekeninrichting voor het analoog berekenen van de arbeidsfactor.
JP11726777A JPS5348576A (en) 1976-09-30 1977-09-29 Analogue arithmetic unit for powerrfactor
IT2806477A IT1087406B (it) 1976-09-30 1977-09-29 Disposizione circuitale per il calcolo analogico del fattore di potenza

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762644247 DE2644247C3 (de) 1976-09-30 1976-09-30 Schaltungsanordnung zum analogen Errechnen des Leistungsfaktors

Publications (3)

Publication Number Publication Date
DE2644247A1 true DE2644247A1 (de) 1978-08-17
DE2644247B2 DE2644247B2 (de) 1980-10-16
DE2644247C3 DE2644247C3 (de) 1981-11-12

Family

ID=5989367

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762644247 Expired DE2644247C3 (de) 1976-09-30 1976-09-30 Schaltungsanordnung zum analogen Errechnen des Leistungsfaktors

Country Status (5)

Country Link
JP (1) JPS5348576A (de)
CH (1) CH620534A5 (de)
DE (1) DE2644247C3 (de)
IT (1) IT1087406B (de)
NL (1) NL7710604A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852573A (ja) * 1981-09-24 1983-03-28 Mitsubishi Electric Corp 力率トランスデユ−サ
JPS5852575A (ja) * 1981-09-24 1983-03-28 Mitsubishi Electric Corp 力率トランスデユ−サ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Also Published As

Publication number Publication date
CH620534A5 (en) 1980-11-28
JPS5348576A (en) 1978-05-02
IT1087406B (it) 1985-06-04
DE2644247C3 (de) 1981-11-12
DE2644247B2 (de) 1980-10-16
NL7710604A (nl) 1978-04-03

Similar Documents

Publication Publication Date Title
DE977039C (de) Schaltungsanordnung fuer Signalumsetzer bei Pulscodemodulation
DE2329647A1 (de) Schaltungsanordnung zum messen des frequenzganges
DE2539628A1 (de) Schaltungsanordnung
DE2644247A1 (de) Schaltungsanordnung zum analogen errechnen des leistungsfaktors
DE910427C (de) Verstaerker mit zweifacher Rueckkopplung
DE1613688C3 (de) Schaltungsanordnung zur Umformung eines Gleichspannungssignals in ein amplitudenproportionales, sinusförmiges Wechselspannungssignal
CH669464A5 (de)
DE1616450B2 (de) Mischschaltung
DE2159059A1 (de) Verfahren und Schaltungsanordnung zum Empfang von Signaltönen
DE1154297B (de) Elektronische Schaltung zur Ausfuehrung von Divisionen ueber vier Quadranten
DE2327092A1 (de) Schaltungsanordnung zur umsetzung einer eingangsfrequenz in eine ausgangsfrequenz
DE2331457A1 (de) Analog-digital-umsetzer
DE2047149A1 (de) Spannungserzeuger
DE2822496A1 (de) Digitale rechenanlage
DE2310892A1 (de) Elektronischer integrator
DE2330090C3 (de) Bipolarer Spannungs-Frequenz-Umsetzer
DE2212911A1 (de) Verfahren zur frequenzvervielfachung
DE2816614B1 (de) Koordinatenwandler zur Umwandlung von polaren Vektorgroessen in Kartesische Vektorgroessen
DE1537933C3 (de) Funktionsveranderbarer Analog Digitalwandler
DE2117600C3 (de) Schaltung zur Umformung einer variablen Frequenz in eine proportionale Gleichspannung
DE2757254C2 (de)
EP0103756B1 (de) Verfahren zur Einstellung des Koeffizienten eines adaptiven Transversalfilters
DE2056808C (de) Vorrichtung zur Anzeige von digitalen Signalen
DE1944668C (de) Schaltungsanordnung fur ein elektronisches Analog Rechengerat
DE2326621B2 (de) System zur Verarbeitung von Signalen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee