DE1944668C - Schaltungsanordnung fur ein elektronisches Analog Rechengerat - Google Patents
Schaltungsanordnung fur ein elektronisches Analog RechengeratInfo
- Publication number
- DE1944668C DE1944668C DE19691944668 DE1944668A DE1944668C DE 1944668 C DE1944668 C DE 1944668C DE 19691944668 DE19691944668 DE 19691944668 DE 1944668 A DE1944668 A DE 1944668A DE 1944668 C DE1944668 C DE 1944668C
- Authority
- DE
- Germany
- Prior art keywords
- output
- voltage
- amplifier
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000036545 exercise Effects 0.000 claims 1
- 238000002360 preparation method Methods 0.000 description 20
- 239000000203 mixture Substances 0.000 description 16
- 238000001514 detection method Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 9
- 239000000470 constituent Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000875 corresponding Effects 0.000 description 3
- 240000002057 Secale cereale Species 0.000 description 2
- FWLKKPKZQYVAFR-LVEZLNDCSA-N (E)-but-2-enedioic acid;1-(2-ethoxyethyl)-2-(4-methyl-1,4-diazepan-1-yl)benzimidazole Chemical compound OC(=O)\C=C\C(O)=O.OC(=O)\C=C\C(O)=O.N=1C2=CC=CC=C2N(CCOCC)C=1N1CCCN(C)CC1 FWLKKPKZQYVAFR-LVEZLNDCSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229960000325 emedastine Drugs 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical Effects 0.000 description 1
- 235000015108 pies Nutrition 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Description
a) N elektronischen Integratoren mit primären
f.. Eingängen für M Signale und einem sekun-
dären Eingang,
b) N mit den Ausgängen der Integratoren nach . a) verbundenen Gruppen von M parallel-
;' geschalteten Signalleitern,
c) M Sunynierungsverstärkern, jeder mit N Ein- t
gangen, an die die Ausgänge eines jeden der M Signalleiter nach b) angeschlossen sind,
d) A/ Fehler-Erkennungsverstärkern, deren Eingänge mit den Ausgängen der M Summierungsverstärker
nach c) verbunden sind,
e) M parallelgeschalteten und mit den Ausgängen der M Fehler-Erkennungsverstärker
nach d) verbundenen Gruppen von Signalleitern, wobei die primären Eingänge der N Integratoren nach a) mit je einem der a-
N Signalleiter in jeder der M Gruppen verbunden sind,
dadurch gekennzeichnet, daß die objektive
Funktion, deren Bestwert zu ermitteln ist, dargestellt wird durch:
A) einen Summierungsverstärker (51, 52) für zwei Eingangssignale, dessen Ausgang mit
den sekundären Eingängen jeder der N Integratoren (10, 11, 12, 13) verbunden ist,
B) eine Gleichspannungsquelle (E), die an einem Eingang eines Signal-Summierungsverstärkers
(51, 52) liegt, und
C) Torschaltungskreise (40, 41), deren Eingänge mit den Ausgängen der M Fehler-Erkennungsverstärker
(21, 22, 23) verbunden und so geschaltet sind, daß sie von den Verstärkern (21, 22, 23) ein Signal abzweigen, dessen
Polarität dem der Gleichspannungsquelle (E) entgegengesetzt ist, und dem anderen Eingang
der Summierungsverstärker (51, 52) aufgeben.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Torschaltungskreise
(40, 41) eine erste und eine zweite »Oder«-Schaltung
umfassen, von denen jede an ihrem Eingang die Amplituden von Signalen unterschiedlicher
Polarität vergleicht und das Signal mit der Maximal-Amplitude durchläßt, wobei eines der durchgelassenen
Signale dem Ausgang der Torschaltungskreise eingekoppelt wird.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Torschaltungskreise
(40,41) eine dritte »Oder«*Schaluing (50) umfassen»
deren zwei Eingänge mit den Ausgängen der ersten bzw. der zweiten »Oder«-Schaltung
verbunden sind und die von den beiden von der ersten und der zweiten »Oder«-Schaltung dürchgelassenen
Signalen das Signal mit der größeren Amplitude auswählt und dem Ausgang eines der
Torschaltungskreise einkoppelt.
4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Torschaltungskreise
(40,41) eine »Odert-Schaltung umfassen, deren Eingang mit dem Ausgang der Fehler-Erkennungsverstärker
(21, 22, 23) verbunden ist und di§ die Amplituden der ihr ausgegebenen Signale unter
sich gleicher Polarität vergleicht und aus den Signalen gleicher Polarität das Signal mit der
jeweils größten Amplitude auswählt und dem Ausgang der Torschaltungs-Kreise (40,41) aufgibt
5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Signal-Summierungsverstärker
(51, 52) die Form eines Schnellintegrators hat
6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Signal-Summierungsverstärker
(51, 52) einen Verstärkungsgrad von 4 bis 5 haben und daß an ihrem Ausgang ein
Null-Detektor (53) liegt
7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Totzonen-Dioden-Schaltungen
(24, 25, 26), die zwischen den Fehler-Erkennungsverstärkern (21, 22,
23) und den Eingängen der Torschaltungskreise (40, 41) liegen.
8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
mindestens einer der Signalleiter ein Potentiometer ist.
Die Erfindung bezieht sich auf eine Schaltungsanordnung für ein elektronisches Analog-Rechengerät,
zur Lösung linear programmierter Aufgaben mit der Methode des steilsten Anstiegs.
Die allgemeine Lösung linearer Programmierungsaufgaben mit der Methode des steilsten Anstiegs ist
in dem Artikel: »Linear programming on an Electronic Analogue Computer« von Insley B. P y η e
in der Zeitschrift Proc. IEE, Vol. 75, Mai 1956, beschrieben sowie in dem Buch: Korn und Korn,
»Electronic Analogue Computers«(2. Auflage), S. 147 ff„
und schließlich auch in dem Buch: Roger R. J en e s s, »Analogue Computation and Simulation«.
In den genannten Vorveröffentlichungen stellt sich die Methode des steilsten Anstiegs zur Lösung linearer
Programmierungsaufgaben als Lösung einer Reihe simultaner Differentialgleichungen dar, die die Form
An fin]
U)
**i =-K[Afi+Afi +
dt ill s a ··
dt ill s a ··
haben.
In diesen Gleichungen sind:
In diesen Gleichungen sind:
K1, Kt, ... Kn Konstanten
Xt undy?; Variable
Ct ein Xt zugeordneter Parameter
At Abweichungswerte von fij.
Xt undy?; Variable
Ct ein Xt zugeordneter Parameter
At Abweichungswerte von fij.
Die Aufgabe besteht demnach in der Bestimmung spezieller Werte von Xt derart, daß die Summen
innerhalb vorbestimmter Grenzen liegen. At = 0
und der Wert einer Q zugeordneten »objektiven
1 94^668
Funktion« ist bevorzugt Beispielsweise ist die »objektive Funktion = den Kosten, und die Aufgabe
besteht vornehmlich darin, den Weg zw Erreichung eines Zieles zu ermitteln, der die geringsten Kosten
entstehen läßt
Eine derartige Aufgabe könnte konkret z. B. darin bestehen, das Kostenminimum einer dem Gewicht
nach bestimmten Menge einer Mischung aus N Bestandteilen zu ermitteln, deren relative Gewichtsanteile an der Menge entweder genau oder innerhalb
eines Bereichs festgelegt sind. Die N Bestandteile befinden sich, den Gewichtsanteilen nach bekannt,
in M Präparaten, deren Kosten pro Gewichtseinheit bekannt sind. Die Aufgabe bestünde dann darin,
diejenige Menge jedes Präparats M zu ermitteln, die bei geringsten Kosten innerhalb der Mischung
die gewünschten Mengen der Bestandteile N vorhanden sein läßt.
In Gleichung (1) des obigen Schemas würde dann Λ; die Menge des /-ten Präparats darstellen, fix die
Menge- des ersten Bestandteils, der durch das /-te Präparat in die Mischung kommt, und Cj die Kosten
der Gewichtseinheit des /-ten Präparats.
In dem obenerwähnten Artikel von Pyne wird
ein Satz Gleichungen der oben aufgeführten Art durch eine Batterie parallelgeschalteter Integratoren
gelöst, an deren Ausgang jeweils eine Batterie Potentiometer liegt. Ein von einem Integrator ablaufendes
Signal stellt eine Variable, d. h. die Menge des /-ten Präparats zu der Mischung (Xt) dar, welches
Präparat die Bestandteile.//,,^ usw. hat. Der relative
Gehalt des Präparats an diesen Bestandteilen ist bekannt und ist in den dem Integrator zugeordneten
Potentiometern gespeichert. Zur Summierung der Mengen der Bestandteile /„ /a usw. der Mischung
dienen Summierungsverstärker. Der Ausgang eines jeden Summierungsverstärkers ist an einen Abweichungsverstärker
gelegt, an dem der erlaubte Bereich der Abweichungen der Mischungsbestandteile von
einem Soll-Wert eingestellt ist. Am Ausgang des Abweichungsverstärkers liegt die Spannung 0, wenn
die Menge des Bestandteils, etwa von /„ innerhalb des erlaubten Abweichungsbereichs vom Soll-Wert
liegt, andererseits tritt bei Nichterfüllung dieser Bedingung eine der Abweichung proportionale, Spannung
am Verstärkerausgang auf. Am Ausgang jedes Abweichungsverstärkers liegt eine Potentiometer-Batterie.
Von ihr können die den relativen Mengen jedes Bestandteils des /-ten Präparats entsprechenden
Spannungswerte abgegriffen werden. Sie werden als Summe dem Integrator aufgegeben, dessen Ausgang
die Aufgaben-Variable Xi darstellt. Jedem Integrator
wird ein weiterer Wert aufgegeben, welcher für die Kosten des betreffenden Präparats steht. Dieser Wert
wird einer konstanten Spannungsquelle entnommen, welche mit dem Eingang eines Verstärkers mit veränderlichem
Verstärkungsgrad· verbunden ist. Der Ausgang dieses Verstärkers, welcher die Kosten der
ganzen Mischung darstellt, ist mit einer Potentiometer-Batterie verbunden, in der jedes Potentiometer
einem Mischungspräparat zugeordnet ist. Die entsprechenden Spartnungswerte der Potentiometer-Batterie
werden den Integratoren zugeleitet.
Zur Lösung der Aufgabe muß die Bedienungsperson des Rechners den Verstärkungsgrad des Verstärkers
von Hand so lange regeln, bis die Ausgangsspannung ein Minimum aufweist und die Ausgangsspannung
jedes Abweichungsverstärkers innerhalb des zulässigen Bereichs liegt Der vorliegenden Erfindung
liegt die Aufgabe zugrunde, diese Regelung zu automatisieren, d.h. eine Schaltungsanordnung für ein
elektronisches Analog-Rechengerät zur Lösung linear programmierter Aufgaben mit der Methode des
steilsten Anstiegs zu entwickeln, bei der die Auswahl der optimalen objektiven Funktion automatisch
erfolgt, eine Schaltungsanordnung, welche umfaßt:
a) N elektronische Integratoren mit primären Eingängen
für M Signale und einem sekundären Eingang,
b) N mit den Ausgängen der Integratoren nach a) verbundene Gruppen von M parallelgeschalteten
Signalleitern,
c) M Summierungsverstärker, jeder mit N Eingängen,
an die die Ausgänge eines jeden der M Signalleiter nach b) angeschlossen sind,
d) M Fehler-Erkennungsverstärker, deren Eingänge mit den Ausgängen der M Summierungsverstärker
nach c) verbunden sind, und
e) M parallelgeschaltete und mit den Ausgängen der M Fehlererkennungsverstärker nach d) verbundene
Gruppen von Signalleitern, wobei die
a. primären Eingänge der N Integratoren nach
a) mit je einem der N Signaüeiter in jeder der
M Gruppen verbunden sind.
Zur Lösung dieser Aufgabe wird die objektive Funktion, deren Bestwert zu ermitteln ist, erfindungsgemäß
dargestellt durch:
A> einen Summierungsverstärker für zwei Eingangssignale, dessen Ausgang mit den sekundären
Eingängen jeder der N Integratoren verbunden ist, ,. B) eine Gleichspannungsquelle, die an einem Eingang
eines Signal-Summierungsverstärkers liegt, und
C) Torschaltungskreise, deren Eingänge mit den Ausgängen der M Fehler-Erkennungsverstärker
verbunden und so geschaltet sind, daß sie von den Verstärkern ein Signal abzweigen, dessen
Polarität dem der Gleichspannungsquelle entgegengesetzt ist, und dem anderen Eingang der
Summierungsverstärker aufgeben.
Die Zeichnung zeigt beispielsweise schematisch eine bevorzugte Schaltungsanordnung gemäß der
Erfindung. In der Zeichnung ist
F i g. 1 eine Schaltungsanordnung der Erfindung, F i g. 2 die Wellenform des Ausgangssignals eines der Fehler-Erkennungs-Stromkreise,
F i g. 1 eine Schaltungsanordnung der Erfindung, F i g. 2 die Wellenform des Ausgangssignals eines der Fehler-Erkennungs-Stromkreise,
F i g. 3 ein Block-Schaltbild der Stromkreise zur Erzeugung einer die objektive Funktion darstellenden
Signalspannung,
F i g. 4 und 5 andere Ausführungsformen des Blockschaltbildes nach F i g. 3.
Die Schaltungsanordnung nach F i g. 1 ist für vier Präparate (X1, X1, X3 und X4) und drei Bestandteile
(/„ /j und /3) einer Mischung ausgelegt. Die
oberen und unteren Grenzen der Anteile sind festgelegt.
Jedes der vier Präparate enthält alle drei Bestandteile in bekannten Verhältnissen. Der Preis der
Gewichtseinheit jedes Präparats ist bekannt.
Die Schaltungsanordnung enthält vier Integratoren 10, 11, 12 und 13; jeder ist einem Präparal
zugeordnet. An den Ausgängen der Integratoren liegt je eine Potentiometer-Batterie 14, 15, 16 und 17.
Jede Batterie besteht aus drei Potentiometern, z. B. 81, 82 und 83, die den drei Bestandteilen des Prä-
668
parats zugeordnet sind. Die Ausgangsspannungen des dem absoluten Betrag nach gleich der größten posiersten
Potentiometers einer jeden Batterie 14, 15, 16 tiven Fehlerspannung ist. Die beiden negativen Span-
und 17 werden in einem Verstärker 18 summiert. nungen werden in einer dritten Torschaltung 43 ver-Seine
Ausgangsspannung stellt die Gesamtmenge des glichen, weiche die größere von beiden auswählt
ersten Beständteils (j\) der Mischung dar. Entspre- 5 Sie erzeugt eine Ausgangsspannung, die eihe FunkÜoii
chend werden die Ausgangsspannungen der Potentio- der größten negativen Signalspänhüng ist, und liefert
meter der Batterien 14 bis 17 in Verstärkern 19 und eine dritte Eingängssighälspäniiüng' Von +EVdIt.
20 summiert, um Spannungswerte zu erhalten, die Am Ausgang der Töfschaltüng 43 liegt eine potenliodie
Gesamtmengen des zweiten und dritten Bestand- meter-Batterie 44, deren vier Potentiometer zur Erteils
der Mischung darstellen. io Zeugung der Spannungen Vc1, Vc2, Vc3 und Kr4
Die Ausgangsspannungen der Summierungsver- dienen.
stärker 18, 19 und 20 werden den Eingängen von Wie oben im Zusammenhang mit dem Fehlerdrei
Fehler-Erkennungsverstärkern 21, 22, 23 auf- Erkennungsverstärker 21 erläutert, liegt das Ausgegeben.
Diesen Verstärkern werden noch je zwei gangs- oder Abweichungssignal zwangläufig für alle
andere Eingangsspannungen aufgegeben, je eine für 15 Werte des Eingangssignals /, zwischen den Werten
die untere und obere Grenze des Gewichtsbereichs, -4 (V1 f i) Volt und -(V2 + δ) Volt, δ ist hierbei
der für den betreffenden Bestandteil in der Mischung ein verhältnismäßig kleiner Spannungswert. Pie
zulässig ist. Diese Eingangsspannungen werden in den Signale der anderen Fehler-Erkennungsverstärker 22
als Block 30 und 33, 31 und 34 sowie 32 und 35 und 23 liegen ebenfalls zwangläufig in gewissen Begezeichneten
Schaltungsanordnungen erzeugt. Diesen 20 reichen, so daß die Amplitude der am Ausgang der
Schaltungsanordnungen sind die Verstärker 21, 22 Torschaltung 43 auftretenden Maximalspannung vor-
und 23 entsprechend zugeordnet. bestimmt ist. Infolge der Dynamik des Rechners
Das am Ausgang eines dieser Verstärker, z. B. des ändert sich die Amplitude der Ausgangsspannung
Verstärkers 21, auftretende Signal hat die in F i g. 2 der Torschaltung 43 fortlaufend. Ihr Scheitelwer· ist
dargestellte Form. Die Spannung ist positiver als 25 groß genug, den Rechner zur Bestimmung des Best-
V1, wenn /, · VA, wo Va die untere durch den werts der objektiven Funktion, im Beispiel also der
Block 30 gegebene Grenzspannung ist. Die Span- Gesamtkosten, im Rahmen der Aufgabevoraussetzunnung
ist andererseits negativer als — Vs, wenn gen zu bestimmen.
J1 . ■ Vn ist, wo Vh die obere, durch den Block 33 Eine Ausführungsform des Stromkreises der
gegebene Grenzspannung ist. Die Spannung ist 30 F i g. 3 ist im einzelnen in F i g. 4 dargestellt. Der
schließlich 0, wenn VA < />
< Vn ist. Ist /, - Va, erste Torkreis 40 besteht hier aus drei Dioden 46.
dann kann die Ausgangsspannung zwischen 0 und Ihre Kathoden sind über den Widerstand 47 parallel
-\ V1 liegen, ist /, Vn, dann kann die Ausgangs- an den negativen Pol einer Spannungsquelle gelegt;
spannung zwischen 0 und — Vt liegen. auf diese Weise entsteht eine ODER-Schaltung. Auch
An den Ausgängen der Verstärker 21, 22 und 23 35 die zweite Torschaltung 41 umfaßt drei Dioden 48,
liegen Totzonen-Dioden-Schaltungen 24, 25 und 26, deren Anoden parallel über einen Widerstand 49 am
die das Auftreten unerwünschter, von einer Ver- positiven Pol der Spannungsquelle liegen; hierdurch
stärker-Verstellung herrührender Fehlsignale verhin- erhält man eine zweite ODER-Schaltung. Der Ausdern.
Am Ausgang jeder der Schallungen 24, 25 gang der ersten ODER-Schaltung liegt über einen
und 26 liegt eine Batterie 27, 28 und 29 von je vier 4° Verstärker 42 mit uneinheitlichem Verstärkungsgrad
Potentiometern, von denen jedes einem Präparat an der Torschaltung 43, die einen Komparator mit
zugeordnet ist. Die Ausgangsspannungen des ersten zwei Dioden 50 enthält, deren Anoden gemeinsam
Potentiometers jeder Batterie 27 bis 29 werden über an einer Eingangsklemme des Schnellintegrators 51
Summierungswiderstände an den Eingang des Inte- liegen. Die Spannung \ E liegt an der zweiten Eingrators
10 gelegt. Entsprechend Hegen die Ausgangs- 45 gangsklemme des integrators Si, um ihm eine Vorspannungen
des zweiten, dritten und vierten Po- spannung zu geben. Der Ausgang der zweiten ODER-tentiometers
jeder Batterie am Eingang der Integra- Schaltung liegt unmittelbar an der Torschaltung 43,
toren 11, 12 und 13. Auf diese Weise werden die und der Ausgang des Integrators 51 speist die Po-Anteile
der drei Bestandteile der Mischung in den tentiometerbatterie 44.
vier Präparaten summiert. so F i g. 5 zeigt im einzelnen eine andere Ausfüli-
vier Präparaten summiert. so F i g. 5 zeigt im einzelnen eine andere Ausfüli-
Am Eingang der Integratoren 10 bis 13 liegt noch rungsform des Blockschaltbildes von F i g. 3. Die
je eine zwejte Spannung Vc1, Kr2, Vc3 und Vct. Diese erste Torschaltung 40 stimmt mh der in Fig. 4
Spannungen vertreten den Preis des Präparats, dargestellten übereim. Sie enthält drei Dioden 46
welches für sich durch die Ausgangsspannung des und einen Widerstand 47, die beide am negativen Pol
betreffenden Integrators dargestellt wird. Die Signal- Ss einer Spannungsquelle liegen. Der Ausgang der Torspannung
Vc1 stellt also den Preis des ersten Prä- schaltung 40 liegt auch hier am Verstärker 42. Die
parais dar, von dem tsm Menge X1 L· der Mischung zweite Torschaltung 41 ist ähnlich der in l·' i g. 4
vorhanden ist. · dargestellten zweiten Torschaltung, indem sie drei
Zur Herstellung der Signalspannungen Vc1 bis Vct Dioden 48 umfaßt, deren Anoden gemeinsam über
dienen die Blockschallungen nach Fig.3. Ia diesen «° einen Widerstand49 am positiven Pol der Span-Schaltungen
werden die Fehlsignale, die am Ausgang nungsquelle tiefen. Die dritte Torschaltung 43 umfaßt
der FeWerericennungs-Verstärlcer 2I1 22 und 23 bei diesem Ausführungsbeispiel dagegen nur eine
erscheinen, einer ersten Torschaltang48, welche das Diode48/4, deren. Anode mit den Anoden der Digrößte
positive Signal auswählt, und einer Tor- odcn48 verbanden ist, während ihre Kathode am
schaltung 41, welche das größte negative Signal aus- $s Vcrstarkerausgang 42 liegt. Die Aragangsspannung
wählt, zugeführt. Pie Ausgangsspannung der Tor- der Torschaltung 41 ist negativ. Sie wird unmittelbar
schaltung 40 wird in einein Verstärker 42 umgekehrt, an eine Eingangsklcmmc des Summicrvastarkcrs 52
um dnc negative Signalspannong m erhalten, die gelegt. Die ,positive Spannung E lieg! an einer /weilen
Eingangsklemme. Der Verstärker 52 hat den Verstäirkungsgrad
3. Eine Diode liegt parallel zum Rückkopplungswiderstand und verhindert, daß die Ausgangsspannung
positiv wird. Der Ausgang des Verstärkers 52 liegt an der Potentiometerbatterie 44 und
erzeugt ein Signal von der Form
Kausg. = -3(£-|e|);
jSj ist dabei die Ausgangsspannung der Torschaltung
43. Hieraus ist ersichtlich, daß bei der Lösung einfacher Aufgaben, bei denen die Fehlerspannungen
klein, d. h. zwischen 2 und 4 Volt, sind und die Spannung E bei 10 Volt liegt, die Ausgangsspannung
des Verstärkers 52 ziemlich hoch (etwa —20 Volt) ist; sind die Aufgaben jedoch schwierig, was bedeutet,
daß die Fehlerspannungen in der Gegend von 8 bis 9 Volt liegen (entsprechend der Tatsache, daß ein
oder mehrere Fehlererkennungsverstärker ihren Grenzwert erreicht haben), so ist die Ausgangsspannung
des Verstärkers 52 ziemlich niedrig (bei —4 Volt). Ist die Aufgabe' unlösbar, d. h., können die Fehlerspannungen
nicht unter 10 Volt gedruckt werden, so bricht die Spannung am Verstärkerausgang 52
zusammen.
Um die Unlösbarkeit einer Aufgabe von vornherein zu erkennen, liegt ein Null-Detektor 53 am
Anisgang des Verstärkers 52. Dieser gibt bei der Aiasgangsspannung Null ein optisches oder akustisches
Signal. Der Null-Detektor 53 kann auch dazu benutzt werden, den Rechner automatisch in den Aufgabenhalte-
oder Aufgabenlösch-Zustand zu schalten, um eine Überlastung der Rechnerelemente zu vermeiden.
Die beschriebene Schaltungsanordnung kann vielfach geändert werden. Beispielsweise kann der Summierverstärker
nach Fig. 5 an die Stelle des Integrators
nach Fig. 4 treten. In Fig. 1 können die
Grenzwertbestimmungseinrichtungen mit jedem der Integratoren 10 bis 13 verbunden sein, denn es ist
natürlich wünschenswert, die Menge eines oder "aller
Präparate, die zur Mischung verwendet werden, ebenso wie die Bestandteile der Mischung einzuengen.
Auch kann äridie Ausgänge jedes der Integratoren
ίο 10 bis 13 und der Fehlererkennungsverstärker 21 bis
23 ein Detektor angeschlossen sein, der das Erreichen des jeweiligen Grenzwerts anzeigt. Sie können beim
Ansprechen Lampen aufleuchten lassen. Auch können darüber hinaus mit jedem Verstärker und Indikator
is Zähleranzeigesysteme verbunden sein, so daß die
Lösung der Aufgabe numerisch abgelesen werden kann.
Die beschriebene Schaltungsanordnung ist ausgelegt
für die Lösung bestimmter Aufgaben, bei denen es
ao sich darum handelt, den Bestwert der objektiven .Funktion, im Spezialfall die geringsten Kosten, zu
ermitteln.
Die Schaltungsanordnung kann aber auch zui Lösung von Aufgaben benutzt werden, bei denen es
as sich um die Ermittlung eines Höchstwertes handelt.
In diesem Falle wird der Verstärker 42 im Schaltbild der F i g. 3 mit dem Ausgang der Torschaltung 41
verbunden, so daß das Ausgangssignal des !Comparators 43 das größte positive Fehlersignal ist. Die
einzelnen Stromkreise der F i g. 4 und 5 müsser dem angepaßt werden.
Bei noch einer anderen Ausführungsform werden die Ausgangsspannungen der Dioden-Totzonenkreise
24 bis 26 an die Torschaltungen 40 und 41 gelegt.
Hierzu 1 Blatt Zeichnungen
Claims (1)
1. Schaltungsanordnung für ein elektronisches Analog-Rechengerät zur Lösung linear programmierter
Aufgaben mit der Methode des steilsten * Anstieges mit
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB4212568 | 1968-09-04 | ||
GB4212568 | 1968-09-04 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1944668A1 DE1944668A1 (de) | 1970-09-10 |
DE1944668B2 DE1944668B2 (de) | 1972-07-13 |
DE1944668C true DE1944668C (de) | 1973-02-08 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE977039C (de) | Schaltungsanordnung fuer Signalumsetzer bei Pulscodemodulation | |
DE2054546B2 (de) | Anordnung zur Erkennung von Bildmustern | |
DE1240687B (de) | Schaltung zum maschinellen Erkennen von Schriftzeichen | |
DE3619895A1 (de) | Verfahren und vorrichtung zum messen elektrischer energie | |
DE2263754A1 (de) | Vorrichtung zum bestimmen der enthalpie eines dampfes | |
DE1944668C (de) | Schaltungsanordnung fur ein elektronisches Analog Rechengerat | |
DE1945125C3 (de) | Analogmultiplikator | |
DE1292178B (de) | Analog-Digital-Umsetzer mit einem Impulsgenerator | |
DE1763576A1 (de) | Elektrische Steuervorrichtung | |
DE3911457A1 (de) | Verfahren und schaltungsanordnung zur umsetzung einer analogen messspannung in ein digitales messsignal | |
DE3329665A1 (de) | Schaltungsanordnung zur verstaerkung elektrischer signale | |
DE1944668B2 (de) | Schaltungsanordnung fuer ein elektronisches analog-rechengeraet | |
DE2613997A1 (de) | Regelvorrichtung, insbesondere zum regeln des emissionsstromes einer roentgenroehre | |
DE1154297B (de) | Elektronische Schaltung zur Ausfuehrung von Divisionen ueber vier Quadranten | |
DE2916833C2 (de) | ||
DE2644247C3 (de) | Schaltungsanordnung zum analogen Errechnen des Leistungsfaktors | |
DE3004464A1 (de) | Verfahren und anordnung zur dynamischen messung von bewegungsgroessen | |
DE2506852A1 (de) | Analogrechner zur loesung polynomischer gleichungen | |
DE1947466A1 (de) | Funktionsgenerator | |
DE1588731C (de) | Adaptionsverfahren und -einrichtung für Regelkreise | |
DE3721494C2 (de) | ||
DE3412843C2 (de) | ||
DE3240528C2 (de) | ||
EP0017735A1 (de) | Vorrichtung zur Erzeugung einer elektrischen Dreieckspannung | |
DE1806285C (de) | Einrichtung zur Glättung sägezahnförmiger oder pulsierender Gleichspannungen mit veränderlichem Hub |