CH620534A5

CH620534A5 - Circuit arrangement for calculating the power factor by analog means

Info

Publication number: CH620534A5
Application number: CH1139077A
Authority: CH
Inventors: Gerhard Spiesberger
Original assignee: Siemens Ag
Priority date: 1976-09-30
Filing date: 1977-09-19
Publication date: 1980-11-28
Also published as: DE2644247C3; DE2644247A1; DE2644247B2; NL7710604A; IT1087406B; JPS5348576A

Description

Die Erfindung betrifft eine Schaltungsanordnung zum analogen Errechnen des Leistungsfaktors cos (p aus einem elektrischen Signal b für die Blindleistung und einem elektrischen Signal w für die Wirkleistung unter Verwendung von Rechenbausteinen. The invention relates to a circuit arrangement for the analog calculation of the power factor cos (p from an electrical signal b for the reactive power and an electrical signal w for the active power using arithmetic modules.

Bezeichnet man die Grösse der Wirkleistung mit w und die der Blindleistung mit b, so beträgt der Leistungsfaktor bekanntlich If one designates the size of the active power with w and that of the reactive power with b, the power factor is known to be

COS Cf w COS Cf w

V 2 V 2

» w »W

Schaltungen zum Errechnen des Leistungsfaktors stellen im allgemeinen eine Nachbildung dieser Formel dar. Sie enthalten daher Quadrier-, Dividier-, Addier- und Radizierschaltungen. Da sich die Fehler der einzelnen Bausteine von Rechenschal-5 tungen addieren können, müssen wegen der grossen Zahl der eingesetzten Rechenbausteine an diese hohe Genauigkeitsanforderungen gestellt werden, damit der Leistungsfaktor mit ausreichender Genauigkeit errechnet wird. Circuits for calculating the power factor generally represent a replica of this formula. They therefore contain squaring, dividing, adding and squaring circuits. Since the errors of the individual components of arithmetic circuits can add up, due to the large number of arithmetic components used, high demands must be placed on them so that the power factor is calculated with sufficient accuracy.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, 10 eine Schaltungsanordnung zum Errechnen des Leistungsfaktors cos <p zu schaffen, die sich durch ihre Einfachheit bei ausreichender Genauigkeit auszeichnet. The object of the present invention is to create a circuit arrangement for calculating the power factor cos <p, which is characterized by its simplicity with sufficient accuracy.

Erfindungsgemäss wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Schaltungs-15 massnahmen gelöst According to the invention, this object is achieved with the circuit 15 measures specified in the characterizing part of claim 1

Rechenbausteine, welche bei Zufuhr von Signalen y, b, w, m ein Ausgangssignal mit dem Wert t = y b m vw' Computing modules which, when signals y, b, w, m are supplied, produce an output signal with the value t = y b m vw '

abgeben, sind als sogenannte multifunction-Bausteine im Handel. Die gemäss dem Anspruch 1 aufgebaute Schaltung gibt ein Signal ab, dessen Wert E beträgt: are so-called multifunction modules on the market. The circuit constructed according to claim 1 emits a signal whose value E is:

25 25th

K, K,

E = K0 - E = K0 -

(V (V

l+K0(-)m 2 l + K0 (-) m 2

w + b w + b

30 Der Erfindung liegt somit der Gedanke zugrunde, dass es in der Praxis nicht erforderlich ist, den Leistungsfaktor mathematisch exakt und im gesamten möglichen Wertebereich zu errechnen, sondern dass es genügt, eine Schaltungsanordnung zu verwenden, deren Übertragungsfunktion der exakten 35 mathematischen Funktion nur angenähert ist, und dies gegebenenfalls nur in einem beschränkten Wertebereich, z. B. im Bereich von cos (p= 0,5 bis 1. 30 The invention is therefore based on the idea that in practice it is not necessary to calculate the power factor mathematically precisely and in the entire possible range of values, but that it is sufficient to use a circuit arrangement whose transfer function is only approximate to the exact mathematical function , and possibly only in a limited range of values, e.g. B. in the range of cos (p = 0.5 to 1.

Die Konstantspannungen werden zweckmässig in der Weise bestimmt, dass für bestimmte Werte des Verhältnisses 40 b/w die Näherungsfunktion gleich der exakten Funktion ist. Soll z. B. für das Verhältnis b/w = 0 die Näherungsfunktion ebenso wie die exakte Funktion Eins sein, so hat die Konstantspannung Ko den Wert 1. Soll die Näherungsfunktion für Verhältnisse b/w von 0 bis 00 gelten, so betragen vorteilhaft die konstante Span-45 nung Ki und der Faktor Kz etwa 0,4 und der Exponent m etwa 1,5. Die maximale Abweichung der Näherungsfunktion von der exakten Funktion beträgt in diesem Falle etwa 2,5%. Mit bekannten Iterationsverfahren lassen sich die Konstanten genauer bestimmen. Man erhält dann für die Spannung Ki und 50 den Faktor K2 0,4035 und für den Exponenten m 1,4762. The constant voltages are expediently determined in such a way that for certain values of the ratio 40 b / w the approximation function is equal to the exact function. Should z. B. For the ratio b / w = 0, the approximation function as well as the exact function one, the constant voltage Ko has the value 1. If the approximation function for ratios b / w from 0 to 00 is valid, the constant span 45 Ki and the factor Kz about 0.4 and the exponent m about 1.5. In this case, the maximum deviation of the approximation function from the exact function is approximately 2.5%. The constants can be determined more precisely using known iteration methods. The factor K2 0.4035 is then obtained for the voltage Ki and 50 and 1.4762 for the exponent m.

Je enger man den Bereich wählt, in dem die Näherungsfunktion gültig sein soll, um so geringer wird die Abweichung. Beschränkt man sich auf den in der Praxis ausreichenden Bereich des Verhältnisses b/w von 0 bis 1,7 und wählt man Ki = 55 0,46, K2 = 0,58 und m = 1,93, so sind die Abweichungen kleiner als 0,085%. The narrower you choose the range in which the approximation function should be valid, the smaller the deviation. If you restrict yourself to the range of the ratio b / w from 0 to 1.7 that is sufficient in practice and if you choose Ki = 55 0.46, K2 = 0.58 and m = 1.93, the deviations are less than 0.085 %.

Anhand der Zeichnung, in der das Schaltbild eines Ausführungsbeispiels dargestellt ist, werden im folgenden die Erfindung sowie weitere Vorteile und Ausgestaltungen näher 60 beschrieben und erläutert. The invention and further advantages and refinements are described and explained in more detail below with reference to the drawing, in which the circuit diagram of an exemplary embodiment is shown.

Über einen Eingang El wird ein elektrisches Signal, dessen Wert b der an einen Verbraucher abgegebenen Blindleistung entspricht, einem Absolutwertgeber AWG1 zugeführt, der an einem Ausgang AI unabhängig von der Polarität des Eingangs-65 signais stets ein positives Ausgangssignal, dessen Grösse Ibi zur Grösse des Eingangssignals proportional ist, und an einem zweiten Ausgang A2 ein binäres, das Vorzeichen des Eingangssignals kennzeichnendes Signal abgibt. Er besteht im wesentli Via an input El, an electrical signal, the value b of which corresponds to the reactive power delivered to a consumer, is fed to an absolute encoder AWG1, which always has a positive output signal at an output AI, regardless of the polarity of the input signal 65, the size Ibi of which corresponds to the size of the Input signal is proportional, and at a second output A2 outputs a binary signal, which signifies the sign of the input signal. It essentially consists

620 534 620 534

chen aus einem Gleichrichter, an den der Ausgang AI angeschlossen ist, und aus einem Vorzeichendiskriminator, mit dessen Ausgang der Ausgang A2 verbunden ist. Chen from a rectifier to which the output AI is connected and from a sign discriminator with the output of which the output A2 is connected.

Einem Eingang E2 wird ein Signal zugeführt, dessen Grösse w der Wirkleistung entspricht. Dieses Signal gelangt auf einen 5 zweiten Absolutwertgeber AWG2, der in gleicher Weise wie der Absolutwertgeber AWG1 aufgebaut ist, der also über einen Ausgang A3 ein positives Signal der Grösse Iwl und über einen Ausgang A4 ein das Vorzeichen des Eingangssignals kennzeichnendes binäres Signal abgibt. i o A signal is fed to an input E2, the size w of which corresponds to the active power. This signal arrives at a second absolute encoder AWG2, which is constructed in the same way as the absolute encoder AWG1, which therefore outputs a positive signal of the size Iwl via an output A3 and a binary signal which identifies the sign of the input signal via an output A4. ok

Die Signale mit den Grössen I b I undl Iwl werden Eingängen 1 und 2 eines in einer gestrichelt gezeichneten Rechenschaltung RS enthaltenen Rechenbausteins MF zugeführt, der von einem Verstärker VI über einen dritten Eingang 3 ein weiteres Signal der Grösse y erhält. Er ist mit zwei Widerständen R1 und is R2 beschaltet. Aus den drei ihm zugeführten Signalen bildet er ein Ausgangssignal, dessen Grösse t = y The signals with the sizes I b I and I Iwl are fed to inputs 1 and 2 of a computing module MF contained in a dashed-line computing circuit RS, which receives an additional signal of the size y from an amplifier VI via a third input 3. It is connected to two resistors R1 and R2. From the three signals supplied to it, it forms an output signal whose magnitude t = y

' l»l ' 'l »l'

ist. Die Grösse des Exponenten m ist durch die Werte der Widerstände R1 und R2 bestimmt. Derartige Bausteine sind handelsüblich. is. The size of the exponent m is determined by the values of the resistors R1 and R2. Such building blocks are commercially available.

An den Ausgang des Rechenbausteins MF ist über einen Widerstand R3 der invertierende Eingang des Verstärkers VI 25 angeschlossen, der über einen Widerstand R4 gegengekoppelt ist. Sein nichtinvertierender Eingang liegt am Abgriff eines Spannungsteilers mit Widerständen R5 und R6, der von einer Spannungsquelle SQ gespeist ist. Die Grösse y des Ausgangssignals des Verstärkers V1 beträgt demnach K1-K21, wobei die 30 Konstante K2 durch das Verhältnis des Widerstandes R4 zum Widerstand R3 und die Konstante Ki durch die Widerstände R3, R4, R5 und R6 bestimmt ist. The inverting input of the amplifier VI 25 is connected to the output of the arithmetic module MF via a resistor R3 and is negatively coupled via a resistor R4. Its non-inverting input is at the tap of a voltage divider with resistors R5 and R6, which is fed by a voltage source SQ. The size y of the output signal of the amplifier V1 is therefore K1-K21, the 30 constant K2 being determined by the ratio of the resistor R4 to the resistor R3 and the constant Ki being determined by the resistors R3, R4, R5 and R6.

Das Ausgangssignal des Rechenbausteins MF ist ferner über einen Widerstand R7 dem invertierenden Eingang eines 35 weiteren Verstärkers V2 zugeführt, der über einen Widerstand R8 gegengekoppelt ist und dessen nichtinvertierender Eingang am Abgriff eines Spannungsteilers mit Widerständen R9 und RIO liegt. Dieser ist mit dem Widerstand R9 an die Spannungsquelle SQ, deren Ausgangsspannung den Wert Eins hat, und 40 andererseits mit dem Widerstand RIO an Masse angeschlossen. Im Ausführungsbeispiel sind die Werte der Widerstände R7 und R8 gleich, so dass der Verstärker V2 den Verstärkungsgrad Eins hat. Sind die Werte der Widerstände R7 und R8 sowie die der Widerstände R9 und RIO gleich, so hat das Ausgangssignal 45 des Verstärkers V2 den Wert The output signal of the arithmetic module MF is also fed via a resistor R7 to the inverting input of a further amplifier V2, which is fed back through a resistor R8 and whose non-inverting input is at the tap of a voltage divider with resistors R9 and RIO. This is connected with the resistor R9 to the voltage source SQ, the output voltage of which has the value one, and 40 on the other hand with the resistor RIO to ground. In the exemplary embodiment, the values of the resistors R7 and R8 are the same, so that the amplifier V2 has a gain of one. If the values of the resistors R7 and R8 and those of the resistors R9 and RIO are the same, the output signal 45 of the amplifier V2 has the value

COS cp = COS cp =

W W

V V

—5—P1 w +b —5 — P1 w + b

E = 1 - E = 1 -

K f^)m K f ^) m

*1 Vr * 1 vr

1+K, 1 + K,

/Ibi sm / Ibi sm

Swr angenähert ist. Die Konstanten Ki, K2 und m dieser Näherungsfunktion werden so gewählt, dass die mathematischen Abweichungen der Näherungsfunktion von der exakten Funktion cos <p möglichst gering sind. In der Praxis ist es ausreichend, die exakte Funktion in einem Bereich des Verhältnisses b/w anzunähern, der von 0 bis etwa 1,7 reicht. Dies entspricht einem Bereich des cos <p von 1 bis 0,5.In einem Ausführungsbeispiel wurde für diesen Fall Ki = 0,4628,K2 = 0,5805 und m = 1,9287 gewählt und damit ein maximaler Fehler von 0,085% erzielt. Werden einer Rechenschaltung mit diesen Konstanten Eingangssignale zugeführt, deren Verhältnis b/w grösser als 1,7 ist, so steigt zwar die Abweichung von der exakten Funktion an, die Näherungsfunktion fällt aber wie die exakte Funktion stetig ab, so dass, wenn der Ausgangswert der Rechenschaltung kleiner als 0,5 sein sollte, dies am Ausgangssignal erkannt werden kann. Swr is approximated. The constants Ki, K2 and m of this approximation function are chosen so that the mathematical deviations of the approximation function from the exact function cos <p are as small as possible. In practice, it is sufficient to approximate the exact function in a range of the ratio b / w, which ranges from 0 to about 1.7. This corresponds to a range of cos <p from 1 to 0.5. In one exemplary embodiment, Ki = 0.4628, K2 = 0.5805 and m = 1.9287 were selected for this case and a maximum error of 0.085% was thus achieved. If input signals are fed to a arithmetic circuit with these constants whose ratio b / w is greater than 1.7, the deviation from the exact function increases, but the approximation function, like the exact function, decreases continuously, so that when the output value of the Arithmetic circuit should be less than 0.5, this can be recognized by the output signal.

Bei Vergrössern oder Verkleinern des Messbereiches für das Verhältnis b/w sind die Konstanten Ki, K2 und m dem neuen Messbereich anzupassen. Bei Verkleinern des Messbereichs ergibt sich dadurch ein kleinerer maximaler Fehler, bei Vergrössern des Messbereichs ein grösserer maximaler Fehler. Bei einem Messbereich von 0 bis °° ist der Fehler kleiner als 2,5%. When enlarging or reducing the measuring range for the ratio b / w, the constants Ki, K2 and m have to be adjusted to the new measuring range. A smaller maximum error results when the measuring range is reduced, and a larger maximum error when the measuring range is enlarged. With a measuring range from 0 to 0:00 the error is less than 2.5%.

Die Rechenschaltung RS kann nur positive Werte verarbeiten. Aus diesem Grunde sind ihr die Absolutwertgeber AWG1 und A WG2 vorgeschaltet. Die an den Ausgängen A2 und A4 auftretenden, die Vorzeichen der Eingangssignale kennzeichnenden binären Signale sind einem Vorzeichendecoder VDC zugeführt, der aus der ihm zugeführten Signalkombination erkennt, welche Polaritäten die Signale für die Blind- und die Wirkleistung haben. An ihn ist eine Anzeigeeinheit AE angeschlossen, welche den Quadranten, in welchem sich die Eingangssignale befinden, anzeigen kann. The arithmetic circuit RS can only process positive values. For this reason, the absolute encoders AWG1 and A WG2 are connected upstream. The binary signals occurring at the outputs A2 and A4, which signify the signs of the input signals, are fed to a sign decoder VDC, which recognizes from the signal combination supplied to it which polarities the signals have for the reactive and active power. A display unit AE is connected to it, which can display the quadrant in which the input signals are located.

Der Vorzeichendecoder VDC steuert ferner einen Umschalter US an, der in einer Umpolschaltung UP enthalten ist. Je nach Schalterstellung ist das Ausgangssignal der Rechenschaltung RS dem invertierenden oder nichtinvertierenden Eingang eines Verstärkers V3 zugeführt, der über Widerstände R11, R12 gegengekoppelt ist. Je nach Polarität der Eingangssignale ist daher das Ausgangssignal der Umpolschaltung UP, das einem Anzeigegerät AZ zugeführt ist, positiv oder negativ. The sign decoder VDC also controls a changeover switch US, which is contained in a changeover circuit UP. Depending on the switch position, the output signal of the arithmetic circuit RS is fed to the inverting or non-inverting input of an amplifier V3, which is fed back via resistors R11, R12. Depending on the polarity of the input signals, the output signal of the polarity reversing circuit UP, which is fed to a display device AZ, is therefore positive or negative.

Fehler von Rechenschaltungen entstehen u. a. dadurch, Errors in arithmetic circuits can occur. a. thereby,

dass die Bausteine die gewünschte mathematische Funktion nicht exakt realisieren und dass Verschiebungen des Nullpunkts und von Konstanten auftreten können. Wegen der geringen Anzahl von Bauelementen der Rechenschaltung RS im Vergleich zu den Schaltungen, mit welchen die Funktion w ' that the blocks do not exactly implement the desired mathematical function and that shifts in the zero point and constants can occur. Because of the small number of components of the computing circuit RS compared to the circuits with which the function w '

cos cp - cos cp -

Die Rechenschaltung RS gibt ein Signal ab, dessen Grösse vom Verhältnis der Blindleistung b zur Wirkleistung w nach einer Funktion abhängt, die der Funktion ; The arithmetic circuit RS emits a signal, the size of which depends on the ratio of the reactive power b to the active power w according to a function that corresponds to the function;

+ b + b

21 21st

exakt nachgebildet wird, werden diese Fehler derart verringert, dass der Fehler, der durch die Realisierung einer Näherungsfunktion entsteht, zumindest kompensiert wird. is reproduced exactly, these errors are reduced in such a way that the error resulting from the implementation of an approximation function is at least compensated.

G G

1 Blatt Zeichnungen 1 sheet of drawings

Claims

620534

1. Circuit arrangement for the analog calculation of the power factor cos <p from an electrical signal b for the reactive power and an electrical signal w for the active power using arithmetic modules, characterized in that a module (MF) is provided, the first input (l ) the signal b corresponding to the reactive power, the second input (2) of the signal w corresponding to the active power and the third input (3) of which a signal y is supplied from a first subtracting circuit (VI) and which has a signal with the value t =

.b. m y (w>

outputs, the exponent m being determined by the values of two resistors (RI, R2) connected to the module (MF) that the inverting input (-) of the subtracting circuit (VI) is connected to the output of the module (MF) and the subtracting circuit (VI) supplies as output signal y the difference between a constant voltage Ki and the output voltage t of the module (MF) multiplied by a factor K.2, and that a second subtracting circuit (V2) is provided whose inverting input (-) is connected to the output of the module (MF) and which outputs the difference between a further constant voltage Ko and the output voltage t of the module (MF) as an approximation signal for the power factor cos <p.

2. Circuit arrangement according to claim 1, characterized in that the constant voltage Ko has the value one.

3. Circuit arrangement according to claim 1 or 2, characterized in that the constant voltage Ki is approximately equal to 0.46, the factor K2 approximately equal to 0.58 and the exponent m approximately equal to 1.93

4. Circuit arrangement according to claim 1 or 2, characterized in that the constant voltage Ki and the factor K2 is approximately equal to 0.4 and the exponent m is approximately 1.5.

5. Circuit arrangement according to one of claims 1 to 4, characterized in that the inputs (1, 2) of the arithmetic module (MF), to which the signals for the reactive and active power are fed, are connected upstream of absolute value transmitters (AWG1, AWG2).

6. A circuit arrangement according to claim 5, characterized in that the absolute value encoders (AWG1, AWG2) contain sign discriminators which generate the sign of the signals supplied to the absolute value encoders (AWG1, AWG2) and to which a sign logic (VDC) is connected.

7. Circuit arrangement according to claim 6, characterized in that a polarity reversal circuit (UP) controlled by the sign logic (VDC) is connected to the second subtracting circuit (v2).