DE2642210A1 - Integrierte injektionslogik mit schottky-kontakten - Google Patents

Integrierte injektionslogik mit schottky-kontakten

Info

Publication number
DE2642210A1
DE2642210A1 DE19762642210 DE2642210A DE2642210A1 DE 2642210 A1 DE2642210 A1 DE 2642210A1 DE 19762642210 DE19762642210 DE 19762642210 DE 2642210 A DE2642210 A DE 2642210A DE 2642210 A1 DE2642210 A1 DE 2642210A1
Authority
DE
Germany
Prior art keywords
layer
region
area
epitaxial layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762642210
Other languages
English (en)
Other versions
DE2642210C2 (de
Inventor
Ruediger Dr Ing Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762642210 priority Critical patent/DE2642210C2/de
Publication of DE2642210A1 publication Critical patent/DE2642210A1/de
Application granted granted Critical
Publication of DE2642210C2 publication Critical patent/DE2642210C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091—Integrated injection logic or merged transistor logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0237—Integrated injection logic structures [I2L] using vertical injector structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

  • Integrierte Injektionslogik mit Schottky-Kontakten.
  • Die Erfindung betrifft eine integrierte Injektionslogik mit Schottky-Kontakten nach dem Oberbegriff des Patentanspruches 1.
  • Solche Logikanordnungen sind bekannt. Beispielsweise ist in A.W. Peltier, "A new approach to bipolar L.S.I.: C3L, ISSCC Philadelphia, 1975, die in der Fig. 1 dargestellte Anordnung beschrieben. Diese besteht aus den bipolaren Transistoren 1 und 2. Dabei ist der Kollektor des bipolaren Transistors 1 mit dem Eingang 121 der Logikanordnung und mit der Basis 23 des Transistors 2 verbunden. Schottky-Dioden 25, 26, 27 sind einerseits mit dem Kollektor 21 des Transistors 2 und andererseits mit Ausgängen 251, 261 und 271 der Logikanordnung verbunden. Die Versorgungsspannung liegt zwischen dem Emitter 11 des Transistors 1 einerseits und zwischen dem Basisanschluß 131 des Transistors 1 und dem Emitteranschluß 221 des Transistors 2 andererseits an. Zur Verkürzung der Schaltzeit der Schaltung ist parallel zu dem Basis-Kollektor-Übergang des Transistors 2 eine Schottky-Diode 24 geschaltet.
  • Eine Anordnung ohne die Schottky-Diode 24 ist außerdem in F.W. Hewlett, Schottky I2L" IEEE Journ. Solid-State Circuits, SC-10, Okt. 1975 S. 343 - 348 beschrieben.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine platzsparende funktional integrierte Realisierung für eine solche I2L-Anordnung anzugeben.
  • Diese Aufgabe wird durch eine wie eingangs bereits erwähnte I2L-Schaltung gelöst, die durch die in dem kennzeichnenden Teil des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist.
  • Vorteilhafterweise entsprechen bei der erfindungsgemäßen Logikschaltung die verwendeten Prozeßschritte bis auf die p-Tiefimplantation und die zwei Arten von Metallkontanten dem bipolaren Standart-Prozeß.
  • Ein weiterer Vorteil ergibt sich daraus, daß die erzielbaren Gatterlaufzeiten bei etwa einer ns liegen.
  • Weitere Erläuterungen zur Erfindung gehen aus der Beschreibung und den Figuren hervor.
  • 2 Fig. 1 zeigt das Schaltbild einer bekannten Schottky-I2L-Anordnung. Dabei besteht diese Logik aus dem Lasttransistor 1 und dem Ausgangstransistor 2. Der Kollektor 12 des Lasttransistors 1, der über seine Basis 12 gesteuert wird, ist mit der Basis 23des Ausgangstransistors 2 verbunden. Der Kollektor 21 des Ausgangstransistors 2 ist über die Schottky-Dioden 25, 26 und 27 mit den Ausgangsanschlüssen 251, 261 und 271 verbunden. Der Anschluß 121, der sowohl mit dem Kollektor 12 des Lasttransistors 1 als auch mit der Basis 23 des Ausgangstransistors 2 verbunden ist, dient als Eingang der Transistorlogik. Die Versorgungsspannung UB liegt zwischen dem Anschluß 111, der mit dem Emitter des Lasttransistors 1 verbunden ist und zwischen den Anschlüssen 131 und 221 an.
  • Dabei ist der Anschluß 131 mit der Basis 13 des Lasttransistors 1 und der Anschluß 221 mit dem Emitter 22 des Ausgangstransistors 2 verbunden. Beispielsweise handelt es sich bei dem Lasttransistor 1 um einen pnp-Transistor und bei dem Ausgangstransistor 2 um einen npn-Transistor. Wahlweise kann eine Schottky-Diode 24 zwischen die Basis 23 und den Kollektor 21 des Transistors 2 geschaltet werden. Für das angegebene Beispiel wird an den Anschluß 111 ein positives Potential und an die Anschlüsse 131 und 221 ein negatives Potential angelegt.
  • In der Fig. 2 ist ein schematischer Querschnitt durch ein 2 erfindungsgemäßes Schottky-I L-Gatter mit einer lateralen Injektion dargestellt. Dabei ist auf einem beispielsweise n+-dotierten 20 Silizium-Substrat eine n-epitaktische Schicht 201 aufgebracht. In dieser epitaktischen Schicht 201 sind, wie dies aus der Figur ersichtlich ist, die p-dotierten Bereiche 11 und 12 angeornnet. Dabei stellt der Bereich 11 den Emitter bereich und der Bereich 12 den Kollektorbereich des lateralen Lasttransistors 1 dar. Der zwischen den Bereichen 11 und 12 liegende Bereich 13 stellt den Basisbereich des Transistors 1 dar. Dieser Basisbereich steht über die n-Epi-Schicht 201 und über das n+ -dotierte Substrat 20 mit dem damit verbundenen Anschluß 131 in Verbindung. Der Emitterbereich 11 ist mit der Elektrode 111 und der Kollektorbereich 12 mit der Elektrode 121 verbunden. In der Epitaxie-Schicht 201 ist die tiefimplantierte p-Schicht 205 vorgesehen. Sie befindet sich etwa 0,7 bis 1 /um unterhalb der Oberfläche der Silizium-Schicht 201 und stellt den Basisbereich 23 des Ausgangstransistors 2 dar.
  • Die Herstellung der tiefimplantierten Schicht 205 erfolgt beispielsweise bei Beschleunigungsspannungen von 300 bis 600 kV.
  • Einerseits ist die tiefimplantierte Schicht 205 mit dem Kollektorbereich 12 des lateralen Transistors 1 elektrisch verbunden. Andererseits steht die tiefimplantierte Schicht 205 mit einem ebenfalls p-dotierten Bereich 206 in Verbindung, der das oben liegende Gebiet 201 u-förmig umgibt und von dem unten liegenden Gebiet 201 isoliert. Die tiefimplantierte Schicht 23 stellt den Basisbereich des Ausgangstransistors 2 dar. Die unterhalb der tiefimplansierten Schicht angeordnete Epitaxie-Schicht 201 stellt den Emitterbereich des Ausgangstransistors 2 dar. Der oberhalb der tiefimplantierten Schicht 205 befindliche Teil der Epitaxie-Schicht 201 stellt den Kollektorbereich 21 des Ausgangstransistors 2 dar. Auf diesem Teil der Epitaxie-Schicht 201 sind in aus der Figur ersichtlichen Weise die Metallelektroden 251, 261 und 271 angeordnet.
  • Diese bilden mit dem Teil 201 der n-Epitaxie-Schicht jeweils Schottky-Ubergänge 25, 26 und 27. Beispielsweise können bei anderen Ausführungsformen mehr oder weniger Schottky-Ubergänge vorgesehen sein.
  • Wie oben bereits erwähnt, steht die tiefimplantierte Schicht 205 mit einem weiteren p-dotierten Bereich 206 in Verbindung.
  • Dieser Bereich di#ent dann zur Herstellung einer Schottky-Klemm-Diode 24, die zwischen den Basisbereich 23 und den Kollektorbereich 21 des Ausgangstransistors 2 geschaltet ist.
  • Durch diese Schottky-Klemm-Diode 24 wird eine Sättigung des Ausgangstransistors 2 verhindert, und es sind somit kürzere Schaltzeiten zu erreichen. Diese Schottky-Diode 24 muß nicht verdrahtet werden, sondern stellt vorteilhafterweise ein inneres Schaltelement dar. Sie kann auch anstelle des Anschlusses 121 verwendet werden, wobei dieser dann entfällt.
  • Zur Realisierung der Schottky-Klemm-Diode 24 ist auf dem pdotierten Bereich 206 eine Metallelektrode 241 vorgesehen, die sich gleichzeitig auch auf dem oberhalb der tiefimplantierten Schicht 23 vorgesehenen Teil 201 der Epttaxie-Schicht, der den Kollektorbereich 21 des Ausgangstransistors 2 bildet, befindet. Der auf dem Kollektbrbereich 21 vorgesehene Teil der Elektrode 241 bildet mit diesem die Schottky-Diode 24.
  • Die Elektrode 241 besteht aus einem anderen Material als die Elektroden 251, 261 und 271. Beispielsweise bestehen diese Elektroden aus Ti und die Elektroden 241 aus Al oder PtSi.
  • Dabei sind die Materialien so gewählt, daß die Barrierenhöhe der Ausgangsdioden 25, 26, 27 niedriger ist als die der Klemmdiode 24, da die Barrierendifferenz die Pegeldifferenz zwischen einer logischen "O" und einer logischen "1" IIbestimmt.
  • In der Fig. 3 ist eine weitere erfindungsgemä#e Realisierungsform der Schaltung nach der Fig. 1 dargestellt. Diese Anordnung geht von einem p-dotierten Silizium-Substrat 10 aus.
  • Das p-dotierte Substrat 10 bildet den Emitter des Lasttransistors 1. Auf diesem p-dotierten Substrat ist eine n-Epitaxie-Schicht 102 vorgesehen. In der n-Epitaxie-Schicht 102 ist in aus der Figur ersichtlichen Weise eine wie im Zusammenhang mit der Fig. 2 bereits beschrieben hergestellte p-tiefimplantierte Schicht 108 vorgesehen. Einerseits steht diese Schicht mit einem p-dotierten Bereich 106, der sich an der Oberfläche der Epi-Schicht 102 befindet in Verbindung. Dieser mit einer Elektrode 121 versehene Bereich 106 stellt den Eingang der Logik- anordnung dar. Der unterhalb der p-tiefimplantierten Schicht 103 angeordnete Teil der n-Epitaxie-Schicht 102 stellt den Basisbereich 13 des vertikalen Lasttransistors 1 dar. Uber eine wie aus der Figur ersichtlich angeordneten n -Buried-Layer-Schicht 105 ist dieser Basisanschluß 13 mit einer Elektrode 221, verbunden. Diese Elektrode 221 stellt die Anschlußelektrode für den Basisbereich 13 des Lasttransitors 1. Da die unterhalb der p-tiefimplantierten Schicht 103 angeordnete Teil der n-Epitaxie-Schicht 102 gleichzeitig auch den Emitterbereich 22 des vertikalen Ausgangstransistors 2 darstellt, stellt die Elektrode 221 auch die Anschlußelektrode für den Emitterbereich 22 dieses Ausgangstransistors 2 dar. Die ptiefimplantierte Schicht stellt einerseits den Kollektorbereich 12 des vertikalen Lasttransistors 1 und gleichzeitig den Basisbereich 23 des vertikalen Ausgangstransistors 2 dar.
  • Der oberhalb der p-tiefimplntierten Schicht 108 angeordnete Bereich der n-Epitaxie-Schicht 102 stellt den Kollektorbereich 21 des Ausgangstransistors 2 dar. Wie in Zusammenhang mit der Anordnung nach der Fig. 1 bereits. beschrieben, sind auf diesem Bereich der Epitaxie-Schicht 102 Elektroden 251, 261 und 271 angeordnet, die mit dieser n-Epitaxie-Schicht Sctlottky-Kontakte 25, 26 und 27 bilden. Die Elektroden 251, 261 und 271 stellen die Ausgänge der Schottky-Transistor-Logik-Anordnung dar.
  • Wie im Zusammenhang mit der Anordnung nach der Fig. 2 ebenfalls beschrieben, ist mit der p-tiefimplantierten Schicht 108 ein wie in aus der Figur ersichtlichen Weise#en#lls p-dotierter angeordneter Bereich 107 elektrisch in Verbindung.
  • Auf diesem Bereich 107 kann eine Elektrode 241 angeordnet sein, die gleichzeitig auch teilweise den Bereich 102 der n-Epitaxie-Schicht überdeckt und mit diesem Teil 102 einen Schottky-Ubergang 24 bildet. Diese Klemm-Diode 24 dient wiederum dazu, daß eine Sättigung des Transistors 2 verhindert wird. Auf diese Weise sind wie bereits ausgeführt, kürzere Schaltzeiten zu erwarten.
  • Die Buried-Layer-Schicht 105 bzw. 104 wird vorteilhafterweise unterbrochen um eine hohe Stromverstärkung des Substrat-pnp- Transistors 1 zu ermöglichen. Bei einer gitterartigen Anordnung der Buried-Layer-Schicht kann der Anschluß 221 zum Anlegen des Potentials -UB für mehrere Gatter gemeinsam sein.
  • Bei der zuletzt beschriebenen Anordnung dient die nach oben gezogene Buried-Layer-Schicht 105 bzw. 104 zur Trennisolation verschiedener Logik-Anordnungen voneinander.Diese nach oben gezogene Bur;i-Layer-Schicht kann auch beispielsweise durch einen Oxid-Isolationsgraben ersetzt werden, wenn auf einen anderweitigen Anschluß der eventuell vorhandenen +-Buried-Layer-Schicht gesorgt wird. Zur Erniedrigung des Bahnwiderstandes des n-Kollektors 21 des Ausgangstransistors 2 kann dieser außerhalb oder auch unterhalb, in einem gewissen Abstand von der Oberfläche der Schottky-Dioden mit einer n -Implantation versehen werden. Die zwei verschiedenen Metalle der S-hottky-Dioden sind wiederum' so gewählt, daß die Barrierenhöhe der Ausgangadioden 25, 26 und 27 niedriger ist als die der Klemmdiode 24, da die Barrierendifferenz die Pegeldifferenz zwischen einer logischen "O" und einer logischen i bestimmt.
  • 7 Patentansprüche 3 Figuren

Claims (7)

  1. Patentansprüche Integrierte Injektionslogik mit einem Ausgangstransistor und mit einem Lasttransistor, wobei der Ausgangstransistor Schottky-Kontakte aufweist, wobei der Kollektor des Lasttransistors mit der Basis des Ausgangstransistors verbunden ist, wobei die Schottky-Ubergänge mit dem Kolektorgebiet des Ausgangstransistors verbunden sind, dadurch g e k e n n z e i c h n e t daß die integrierte Injektionslogik in einem halbleitenden Substrat (10, 20) und einer darauf aufgebrachten epitaktischen Schicht (102, 201) angeorrinet ist, daß die epitaktische Schicht eine entgegengesetzt zur epitaktischen S6cht dotierte tiefimplan*;ierte Schicht (108, 205) aufweist, die den Basisbereich (23) des Ausgangstranistors (2) darstellt und daß die epitaktische Schicht (201) oberhalb der tiefimplantierten Schicht (205) den Kollektorbereich (21) und unterhalb der tiefimplantierten Schicht den Emitterbereich (22) des Ausgangstransistors (2) darstellt.
  2. 2. Integrierte Illjektonslogik nach Anspruch 1, dadurch g e -k e n n z e i c h n e t , daß auf einem n+ (p+)-dotierten Substrat (20) eine n-(p)-dotierte epitaktische Schicht (201) aufgebracht ist, daß an der Oberfläche der epitaktischen Schicht (201) p.- (n)-dotierte Bereiche (11, 12) angeordnet sind, daß diese Bereiche durch einen Bereich (13) der epitaktischen Schicht (201) voneinander getrennt sind, wobei der Bereich (11) den Emitterbereich eines lateralen Lasttransistors und der Bereich (12) den Kollektorbereich des lateralen Lasttransistors (1) darstellt, daß das Substrat (20) einen Anschluß (131), der als Basisanschluß des lateralen Transistors (1) dient, aufweist, daß die p- (n)-tiefimplantierte Schicht (23) mit dem Emitterbereich (12) des lateralen Lasttransistors (1) in Verbindung steht, und den Basisbereich eines vertikalen Ausgangstransistors (2) darstellt, daß der unterhalb der tiefimplantierten Schicht (23) angeordnete Bereich (22) der epitaktischen Schicht (201) den Emitterbereich des Ausgangstransistors (2) und der oberhalb der tiefimplan#ierten Schicht (23) angeordnete Bereich (21) der epitaktischen Schicht (201) den Kollektorbereich des Ausgangstransistors (2) darstellt, daß auf dem oberhalb der p-(n)-tiefimplantierten Schicht (23) angeordneten Bereich der epitaktischen Schicht (201) Elektroden (251, 262, 271) angeordnet sind, die mit dem oberhalb der tiefimplantierten Schicht (23) angeordneten Bereich der epitaktischen Schicht (201) Schottky-Ubergänge (25, 26, 27) bilden, angeordnet sind (Fig. 2).
  3. 3. Injektionslogik nach Anspruch 2, dadurch g e k e n n -z e i c h n e t , daß die tiefimplantierte Schicht (205) mit einem weiteren p-(n)-dotierten Bereich (206) in Verbindung steht, daß oberhalb des Bereiches (206) und oberhalb eines Teiles des an diesen weiteren Bereich (206) angrenzenden Teils der n-(p)-epitaktischen Schicht (201) eine Elektrode (241) vorgesehen ist, die mit dem oberhalb der tiefimplantierten Schicht angeordneten Bereich (201) einen Schotty-Übergang (24) bildet.
  4. 4. Injektionslogik nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß ein p-(n)-dotiertes Substrat (10) vorgesehen ist, daß auf dem Substrat (10) einen-(p)-Epitaxie-Schicht (102) aufgebracht ist, daß an der Oberfläche der n-(p)-Epitaxie-Schicht (102) ein p-dotierter Bereich (106) angeordnet ist, wobei dieser Bereich den Kollektorbereich eines vedSkalen Lasttransistors (1) darstellt, daß in der n-Epitaxie-Schicht (102) eine tiefimplantierte p-(n)-Schicht (108) vorgesehen ist, die mit dem Kollektorbereich (106) des vertikalen Lasttransistors (1) in Verbindung steht, daß der unterhalb der p-(n)-tiefimplantierten Schicht (108) angeordnete Bereich der n-(p)-Epitaxie-Schicht (102) den Basisbereich (13) des vertikalen Lasttransistors (1) darstellt, daß das Substrat (10), das mit einem Emitteranschluß (111) versehen ist, den Emitterbereich (11) des vertikalen Lasttransistors (1) darstellt, daß die p-(n)-Tiefimplantation (108) den Basisbereich (23) eines vertikalen Ausgangstransistors (2) darstellt, daß der unterhalb der p-(n)-TiCimplantation angeordnete Bereich der n-(p)-Epitaxie-Schicht (102) den Emitterbereich (22) des vertikalen Ausgangstransistors (2) darstellt, daß eine n+-(p+)-dotierte Buried-Layer-Schicht (los) vorgesehen ist, die ene Elektrode (221) aufweist, die den Emitteranschluß des vertikalen Ausgangstransitors (2) darstellt, daß der obenhalb der p-(n)-tiefimplantier+en Schicht (108) angeordnete Bereich der n-(p)-Epitaxie-Schicht (102) den Kollektorbereich (21) des vertikalen Ausgangstransistors (2) darstellt, daß auf dem oberhalb der p-(n)-tiefimplantierten Schicht (10) angeordneten Bereich der Epitaxie-Schicht (102) Elektroden (251, 261, 271) angeordnet sind, die mit dem oberhalb der p-(n)-tiefimplantierten Schicht (108) angeordneten Bereich der n-(p)-Epitaxie-Schicht (102) Schottky-Übergänge (25, 26, 27) bilden (Fig. 3).
  5. 5. Inäekiionslogik nach Anspruch 4, dadurch g e k e n n z e i c h -n e t , daß die p-(n)-tiefimplantierte Schicht (103) mit einem weiteren p-(n)-dotierten Bereich (107) in Verbindung steht, daß auf dem weiteren Bereich (107) und auf einem Teil der Oberfläche des an den weiteren Bereich (107) angrenzenden Teil der oberhalb der tiefimplantierten Schicht (108) angeordneten Epitaxie-Schicht (102) eine Elektrode (241) angeordnet ist, die mit dem Bereich der Epitaxie-Schicht (102) einen Schottky-Kontakt (24) bildet.
  6. 6. Injektionslogik nach Anspruch 4 oder 5, dadurch g e -k e n n z e i c h n e t , daß eine weitere vergrabene Schicht (104) als Trennisolation vorgesehen ist.
  7. 7. Inåektionslosk nach einem der Ansprüche 1 bis 6, dadurch g e k e n n z ei c h n e t , daß die Elektroden (111, 121, 251 261, 271, 121) aus Ti bestehen und die Elektrode (241) aus Al, PtSi besteht.
DE19762642210 1976-09-20 1976-09-20 Integrierte Schottky-Injektionslogik-Schaltungsanordnung Expired DE2642210C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762642210 DE2642210C2 (de) 1976-09-20 1976-09-20 Integrierte Schottky-Injektionslogik-Schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762642210 DE2642210C2 (de) 1976-09-20 1976-09-20 Integrierte Schottky-Injektionslogik-Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE2642210A1 true DE2642210A1 (de) 1978-03-23
DE2642210C2 DE2642210C2 (de) 1986-11-27

Family

ID=5988338

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762642210 Expired DE2642210C2 (de) 1976-09-20 1976-09-20 Integrierte Schottky-Injektionslogik-Schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE2642210C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2501910A1 (fr) * 1981-03-13 1982-09-17 Thomson Csf Structure integree d'operateurs logiques bipolaires et son procede de fabrication
FR2519213A1 (fr) * 1981-12-30 1983-07-01 Radiotechnique Compelec Element inverseur pour circuit logique, son procede de realisation et element logique le comportant

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2538326A1 (de) * 1974-09-03 1976-03-11 Western Electric Co Halbleiteraufbau

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2538326A1 (de) * 1974-09-03 1976-03-11 Western Electric Co Halbleiteraufbau

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-Z: "1975 IEEE International Solid-State Circuits Conf.", Dig. of Tech. Pap., S. 172/173 *
US-Z: "1975 IEEE International Solid-State Circuits Conf.", Dig. of Techn. Pap., S. 168/169 *
US-Z: "IEEE J. of Solid-State Circuits", Bd. SC-10, No. 5, Okt. 1975, S. 343-348 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2501910A1 (fr) * 1981-03-13 1982-09-17 Thomson Csf Structure integree d'operateurs logiques bipolaires et son procede de fabrication
FR2519213A1 (fr) * 1981-12-30 1983-07-01 Radiotechnique Compelec Element inverseur pour circuit logique, son procede de realisation et element logique le comportant

Also Published As

Publication number Publication date
DE2642210C2 (de) 1986-11-27

Similar Documents

Publication Publication Date Title
DE3720156C2 (de)
DE2554296C2 (de) Integrierte C MOS-Schaltungsanordnung
DE4110369C2 (de) MOS-Halbleiterbauelement
DE3919978A1 (de) Feldeffekthalbleitervorrichtung und -schaltung
DE10203479A1 (de) Halbleitereinrichtung
DE3428067C2 (de) Halbleiter-Überspannungsunterdrücker mit genau vorherbestimmbarer Einsatzspannung und Verfahren zur Herstellung desselben
DE19914697A1 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE3737790C2 (de)
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE102007055290B4 (de) Halbleitervorrichtung
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE60133707T2 (de) Durchbruchsdiode und verfahren zur herstellung
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE2738049A1 (de) Integrierte halbleiterschaltungsanordnung
DE2642210A1 (de) Integrierte injektionslogik mit schottky-kontakten
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE19518339C2 (de) Halbleitereinrichtung und ein Verfahren zur Benutzung derselben
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors
DE69532315T2 (de) Halbleitervorrichtung zur Speisung, Rückleitung und Entmagnetisierung einer induktiven Last
DE2428881A1 (de) Halbleiterstruktur
DE3005367C2 (de)
DE112017003587T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE2316599A1 (de) Hochspannungs-halbleiteranordnung
DE2051623A1 (de) Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee