DE2635964C3 - Einrichtung zur Erzeugung von Bedingungs-Codes - Google Patents
Einrichtung zur Erzeugung von Bedingungs-CodesInfo
- Publication number
- DE2635964C3 DE2635964C3 DE19762635964 DE2635964A DE2635964C3 DE 2635964 C3 DE2635964 C3 DE 2635964C3 DE 19762635964 DE19762635964 DE 19762635964 DE 2635964 A DE2635964 A DE 2635964A DE 2635964 C3 DE2635964 C3 DE 2635964C3
- Authority
- DE
- Germany
- Prior art keywords
- command
- address
- condition
- memory
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
Description
Tabelle kann das Betriebssystem übernehmen.
Die Adressierung des ersten Speichers A/l durch den Operationscode OP-C der Maschinenbefehle legt
es nahe, den ersten Speicher mit einem weiteren in der Figur nicht dargestellten Speicher zu vereinigen,
der in an sich bekannter Weise die befehlsabhängigen Wegesteuersignale enthält und damit einen speziellen
Decoder für den Operationscode der Maschinenbefehle ersetzt.
Die Maske MS steuert ein Auswahlnetzwerk SHN,
an dessen Eingängen die vom Prozessor gelieferten Bedingungsbits BB anliegen. Diese Bedingungsbits
BB können beispielsweise in einem nicht dargestellten Anzeigenregister gespeichert sein. Die am Eingang
des Auswahlnetzwerkes SHN anliegenden Bedingungsbits BB werden so auf den Ausgang des Auswahlnetzwerkes
SHN durchgeschaltet, daß dort nur die von der Maske ausgewählten Bedingungsbits in
rechtsbündiger Aneinandereihung anliegen. Wenn also in der jeweils vorliegenden Maske ;· Stellen mit
1 besetzt sind, werden auch η Bedingungsbits durchgeschaltet und rechtsbündig aneinandergereiht. Darunter
können auch mit 0 belegte Stellen sein. Die von der Durchschaltung der Bedingungsbits nicht betroffenen
Ausgänge des Auswahlnetzwerkes SHN, die den höherwertigen Bitstellen zugeordnet sind, werden
mit 0 belegt. Die Gesamtheit aller an den Ausgängen des Auswahlnetzwerks SHN verfügbaren Bits bildet
eine Distanzadresse DADR. Die nicht ausgewählten Bedingungsbits liefern hierzu keinen Beitrag.
In dem in Fig. 1 dargestellten Ausführungsbeispiel besteht die Distanzadresse DADR aus 8 Bit. Dabei
wird davon ausgegangen, daß für die Setzbedingungen
8 Bedingungsbits BB vorgesehen sind, wobei jeder Setzbedingung ein Bit entspricht. Hiervon können
einige Bits direkt mit den Anzeigen der arithmetischlogischen Einheit gekoppelt sein, es können aber auch
alle Bits durch das Mikroprogramm indivuell gesetzt werden. Im allgemeinen werden nicht alle (8) Bedingungsbits
BB für das Setzen des C-Codes benötigt. Die Auswahl wird, wie schon beschrieben, durch die
Maske MS, die dem Allsführungsbeispiel gemäß ebenfalls 8 Bits umfassen muß, bestimmt. Wegen der
Adressierung des ersten Speichers Ml, der neben den Basisadressen diese Masken MS enthält, erfolgt die
Bitauswahl letzten Endes durch den Operationscode OP-C der Maschinenbefehle.
Durch ein Verknüpfungsnetzwerk OR wird die Distanzadresse DADR mit der Basisadresse BADR vereinigt.
Zu diesem Zweck kann das Verknüpfungsnetzwerk als Paralleladdierer ausgebildet sein. Viel
einfacher ist es jedoch, so viele niederwertige Stellen der Basisadressen BADR mit 0 zu besetzen, als die
Distanzadressc DADR Stellen umfaßt. Die Verknüpfung
der beiden Adressen erfolgt dann durch eine ODER-Funktion. Da die niederwertigen, mit 0 besetzten
Stellen nachträglich an die ursprüngliche Basisadresse angefügt werden können, brauchen sie im
Speicher Ml nicht enthalten zu sein. Eine weitere Möglichkeit für die Kombination von Basis- und DistanzadrcNse
besteht in der stellenrichtigen Durchschaltung der Distanzadresse DADR und der Basisadresse
BADR ohne Ergänzung der niederwertigen Stellen.
Die aus der Zusammenführung von Basisadresse BADR und Distanzadresse DADR gewonnene zweite
physikalische Adresse ADRI dient zur Adressierung eines zweiten Speichers MI. Der zweite Speicher Ml
enthält eine Tabelle aller C-Code- Werte der aktuellen. Befehlsliste. Der- jeweils adressierte, ausgegebene
Hi und in ein Register REG übergeführte C-Code
entspricht den vorgegebenen Setzbedingungen einerseits und der aktuellen Befehlsliste andererseits. Für
den Übergang auf eine andere Befehlsliste müssen neue, dieser Befehlsliste entsprechende Tabellenwerte
in die beiden Speicher Ml und Ml eingetragen werden. Einer schaltungsmäßigen Änderung bedarf
es nicht. Im Hinblick auf das C-Code-Werk fällt auch die Unterscheidung zwischen der eigenen und fremden
Befehlsliste weg, jede Befehlsliste ist gleichbe-
2(i rechtigt.
Für die beiden Speicher Ml und Ml werden im allgemeinen schnelle Schreib-Lese-Speicher benutzt.
In Fällen, in denen nur selten ein Wechsel der Befehlsliste vorgesehen und die Zahl der überhaupt in
Frage kommenden Befehlslisten eng begrenzt ist, kann es zweckmäßig sein, die beiden Speicher Ml
und Ml als leicht auswechselbare Festwertspeicher auszubilden, in denen die notwendigen Tabellen impliziert
sind.
3Ii Wegen der vorher beschriebenen Auswahl der Bedingungsbits
BB mit Hilfe der Maske MS und der rechtsbündigen Aneinanderreihung der ausgewählten
Bits wird eine optimale Ausnützung des von der Tabelle
im zweiten Speicher Ml eingenommenen Platzes erreicht. Die einem bestimmten Maschinenbefehl
zugeordnete Distanzadresse DADR kann nämlich nur 2" verschiedene Werte annehmen, wenn η Bedingungsbits
durch die Maske MS ausgewählt werden. Dementsprechend sind die durch die Basisadressen
4i) BADR angesprochenen Tabcllenbcreiche abhängig
von der jeweiligen Anzahl der ausgewählten Bedingungsbits für die verschiedenen Maschinenbefehle im
allgemeinen unterschiedlich groß. Jeder Maschinenbefehl beansprucht in der C-Code-Wertctabelle nur
■45 soviel Platz, wie er wirklich benötigt.
In Fig. 2 ist ein Ausführungsbeispiel für das Auswahlnetzwerk
SHN dargestellt. Zur Vereinfachung der Zeichnung ist das dargestellte Ausführungsbeispiel
auf 3 Bitstellen beschränkt. Dementsprechend
so existieren 3 Eingangsklemmen El bis £3 für die Bedingungsbits
BB, 3 Steuereingänge 51 bis Si für die
Maske MS und 3 Ausgänge Al bis A3, an denen die Distanzadresse DADR verfügbar ist. Das Bildungsgesetz
für die Erweiterung des Auswahlnetzwerks SHN auf 8 oder mehr Bitstellen ist aus der Figur
ohne weiteres erkennbar. Die logische Funktion der Verknüpfungsglieder, aus denen das Auswahlnetzwerk
SHN aufgebaut ist, ist in der Fig. 2 ebenfalls angegeben. Dabei ist jedoch zu beachten, daß einige
riii Eingänge bestimmter Verknüpfungsgliedcr zusätzlich
eine invertierende Funktion ausüben.
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Zwischen Rechenwerk und Leitwerk ge- (Emulation), dann erfordert der im allgemeinen unschaltete
Einrichtung zur Erzeugung des den wei- 5 terschiedliche Aufbau des C-Codes spezielle Schalteren
Befehlsablauf steuernden Bedingungs- tungseinheiten für das Setzen des C-Codes, d. h. für
Codes aus den bei der Ausführung von Maschi- seine Ableitung aus den Bedingungsbits, die beispielsnenbefehlen
in einem Rechner entstehenden Be- weise von der arithmetisch-logischen Einheit des Prodingungsanzeigen
oder -bits für einen Universal- zessors als Folge bestimmter Operationen geliefert
rechner, in dem Befehle unterschiedlicher Be- io werde». Durch die Bereitstellung zusätzlicher Schalfehlslisten
verarbeitet werden, deren Bedingungs- tungseinheiten für das Setzen des C-Codes entsprecodes
unterschiedlichen Setzbedingungen unter- chend fremden Befehlslisten wird zwar die ursprüngliegen,gekennzeichnet
durch einendurchden Hch strenge Spezialisierung etwas gelockert, doch
Operationscode (OP-C) der der jeweils aktuellen kann damit eine universelle Verwendbarkeit des Pro-Befehlsliste
angehörenden Maschinenbefehle 15 zessors nicht erreicht werden. Die Möglichkeit, die
adressierbaren ersten Speicher (Ml), in welche be- richtigen Setzbedingungen des C-Codes gemäß einer
fehlabhängige Masken (MS) und Basisadressen fremden Befehlsliste per Programm zu erhalten, muß
(BADR) gespeichert sind und der bei jedem Lese- im allgemeinen mit einer erheblichen Leistungsminaufruf
sowohl eine Maske (MS) als auch eine Ba- derung des Prozessors gegenüber der Verarbeitung
sisadresse (BADR) liefert, durch ein Auswahl- 20 der eigenen Befehlsliste bezahlt werden,
netzwerk (SHN) für m Bitstellen, dessen einem Die Aufgabe der Erfindung besteht darin, eine EinEingang die Maskenbits und dessen anderem Ein- richtung gemäß dem Oberbegriff des Patentansprugang die vom Rechenwerk stammenden Bedin- ches 1 anzugeben, die bei jedem Befehl abhängig vom gungsbits zugeführt sind und an dessem Ausgang Ergebnis seiner Ausführung den C-Code in einem der eine m-stellige Distanzadresse (LMD/?) abgegrif- 25 jeweils wirksamen Befehlslisten entsprechenden fen wird, deren niederwertiger Teil aus den durch Format setzt. Dabei sollen die Abläufe in der Einrichdie Maske (MS) ausgewählten, rechtsbündig an- tung unabhängig von der vorliegenden Befehlsliste einandergereihten Bedingungsbits (BB) besteht sein.
netzwerk (SHN) für m Bitstellen, dessen einem Die Aufgabe der Erfindung besteht darin, eine EinEingang die Maskenbits und dessen anderem Ein- richtung gemäß dem Oberbegriff des Patentansprugang die vom Rechenwerk stammenden Bedin- ches 1 anzugeben, die bei jedem Befehl abhängig vom gungsbits zugeführt sind und an dessem Ausgang Ergebnis seiner Ausführung den C-Code in einem der eine m-stellige Distanzadresse (LMD/?) abgegrif- 25 jeweils wirksamen Befehlslisten entsprechenden fen wird, deren niederwertiger Teil aus den durch Format setzt. Dabei sollen die Abläufe in der Einrichdie Maske (MS) ausgewählten, rechtsbündig an- tung unabhängig von der vorliegenden Befehlsliste einandergereihten Bedingungsbits (BB) besteht sein.
und deren gegebenenfalls verbleibende, höher- Diese Aufgabe wird mit eine Einrichtung gelöst,
wertige Stellen mit »0« besetzt sind, durch ein 3d die die im kennzeichnenden Teil des Patentanspru-
Verknüpfungsnetzwerk (OR) zur Bildung einer ches 1 aufgeführten Merkmale aufweist,
(zweiten) Speicheradresse (ADR2) aus der Basis- Die neue Einrichtung gemäß der Erfindung ist nicht
adresse (BADR) und der Distanzadresse vergleichbar mit einer Anordnung zur Befehlsablaui-
(DADR) und durch einen zweiten, durch diese steuerung bei Unterbrechungen gemäß Proceedings
(zweite) Speicheradresse (ADRl) adressierbaren 35 of the Eastern Computer Conference, Dezember
Speicher (MZ), der die an die aktuelle Befehlsliste 1957, Seiten 128 bis 131, bei der die in einem Indika-
gebundenen Bedingungs-Code-Werte enthält und torregister gesetzten Bits mittels einer Maske über-
der das den Befehlsablauf steuernde Bedingungs- prüft werden, ob eine der zu überprüfenden Bedin-
register (REG) speist. gungen erfüllt ist, und bei der die Maskenposition
2. Einrichtung nach Anspruch 1, dadurch ge- 411 einer erfüllten Bedingung in eine Teiladresse umgekennzeichnet,
daß das Verknüpfungsnetzwerk setzt wird, die zusammen mit einer Basisadresse für
(OR) als Paralleladdierer ausgebildet ist. die Unterbrechung die Speicherplatzadresse für den
3. Einrichtung nach Anspruch 1, dadurch ge- nachfolgend auszuführenden Befehl liefert. Zum eikennzeichnet,
daß so viele niederwertige Bitstel- nen handelt es sich hierbei um eine Anordnung für
lcn der Basisadressen (BADR) mit 0 besetzt sind, 45 einen ganz anderen Zweck, die vom Ergebnis der
wie die Distanzadressen (DADR) Bitstellen um- Vergleichsprüfung abhängig mal tätig wird oder nicht,
fassen und daß das Verknüpfungsnetzwerk (OR) Auch bezieht sich die bei einer erfüllten Bedingung
aus ODER-Gliedern besteht. gebildete Teiladresse jeweils auf eine bestimmte Mas-
4. Einrichtung nach einem der Ansprüche 1 bis kenposition, die für die Bedingung erfüllt ist.
3, dadurch gekennzeichnet, daß die beiden Spei- 50 Die Erfindung wird im folgenden anhand eines in
eher (Ml, Ml) als Schreib-Lese-Speicher ausge- der Zeichnung dargestellten Ausführungsbeispieles
bildet sind. · näher beschrieben. Es zeigt
5. Einrichtung nach einem der Ansprüche 1 bis Fig. 1 eine Übersichtsdarstellung der Einrichtung,
3, dadurch gekennzeichnet, daß die beiden Spei- und
eher (Ml, Ml) als leicht auswechselbare Fest- 55 lig 2 ein Ausführungsbeispiel für ein Netzwerk
wertspeicher ausgebildet sind. zur Erzeugung einer Distanzadresse.
Die Fig. 1 zeigt schematisch einen ersten, zeilenweise adressierbaren Speicher Ml ohne die üblichen
Hilfseinrichtungen, wie Adressendecoder und der-
Mi gleichen. Jede Zeile des ersten Speichers Ml enthält
eine Maske MS und eine Basisadresse IiADR. Der
Die Erfindung betrifft eine Einrichtung nach dem erste Speicher Ml wird durch den Operationscode
Oberbegriff des Patentanspruches 1. OP-Cder Maschinenbefehle (Adresse ADRl) adres-
Dem schaltungsmaliigen Aufbau eines Prozessors siert. Das richtige, d. h. das der jeweils aktuellen Beliegt
im allgemeinen eine bestimmte (Maschincn-)Be- (.5 fehlsliste entsprechende Laden der aus der Gcsamtlchlsliste
zugrunde. Da der Bedingungs-Code, im fol- hcit aller Masken und aller Basisadressen bestehenden
genden als C-Codc bezeichnet, an seine Befehlsliste 1 abellen ebenso wie der in einem zweiten Speicher
schunden ist. sind auch die für das Setzen des C-Codes Ml, au! den norh näher eingegangen wird, stehenden
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762635964 DE2635964C3 (de) | 1976-08-10 | 1976-08-10 | Einrichtung zur Erzeugung von Bedingungs-Codes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762635964 DE2635964C3 (de) | 1976-08-10 | 1976-08-10 | Einrichtung zur Erzeugung von Bedingungs-Codes |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2635964A1 DE2635964A1 (de) | 1978-03-16 |
DE2635964B2 DE2635964B2 (de) | 1980-09-25 |
DE2635964C3 true DE2635964C3 (de) | 1981-05-21 |
Family
ID=5985135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762635964 Expired DE2635964C3 (de) | 1976-08-10 | 1976-08-10 | Einrichtung zur Erzeugung von Bedingungs-Codes |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2635964C3 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3003465C2 (de) * | 1980-01-31 | 1981-10-01 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zur Erzeugung von Bedingungscodes in mikroprogrammgesteuerten Universalrechnern |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1181461B (de) * | 1963-10-08 | 1964-11-12 | Telefunken Patent | Adressenaddierwerk einer programm-gesteuerten Rechenmaschine |
-
1976
- 1976-08-10 DE DE19762635964 patent/DE2635964C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2635964A1 (de) | 1978-03-16 |
DE2635964B2 (de) | 1980-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2755273C2 (de) | ||
DE2322674C3 (de) | Mikroprogramm-Steuereinrichtung | |
DE1237363B (de) | Arithmetisch-Logische-Einheit | |
DE2907181A1 (de) | Befehlssatz-modifizierregister fuer einen datenprozessor | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE2746505A1 (de) | Dv-system mit einer einrichtung zum adressieren in einem festwertspeicher abgelegter mikroprogramme | |
DE2936915A1 (de) | Verfahren und vorrichtung zur steuerung einer ablaufanzeige | |
DE2433436A1 (de) | Verfahren und anordnung zum mehrfachverzweigen des programms in einem digitalen computer | |
DE2603555C2 (de) | Informationsverarbeitungssystem | |
DE2245284A1 (de) | Datenverarbeitungsanlage | |
DE2635964C3 (de) | Einrichtung zur Erzeugung von Bedingungs-Codes | |
DE1799012B1 (de) | Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschnitten in einem elektronischen Rechner | |
DE2625183A1 (de) | Datenverarbeitungseinrichtung | |
DE1806464A1 (de) | Adressengenerator fuer einen Digitalrechner | |
DE1774771A1 (de) | Anordnung,um wechselweise eine Addition oder eine aus einer Anzahl logischer Funktionen zwischen den Inhalten einer Stelle zweier Binaerworte durchzufuehren | |
DE1184122B (de) | Addiervorrichtung | |
DE2024584B2 (de) | Steuereinrichtung für eine allgemeine Datenverarbeitungseinrichtung | |
DE3134057A1 (de) | Datenverarbeitungsanlage | |
DE2419836C3 (de) | Schaltungsanordnung zur Durchführung von Unterprogramm-Sprungbefehlen in Datenverarbeitungsanlagen | |
DE1195972B (de) | Anordnung zum Durchfuehren einer Verzweigung bei einer programmgesteuerten Rechenmaschine | |
DE1524211A1 (de) | Datenverarbeitungsanlage | |
DE60210637T2 (de) | Verfahren zum transferieren von daten in einer elektronischen schaltung, elektronische schaltung und zusammenhangeinrichtung | |
EP0217232B1 (de) | Schaltungsanordnung zur Generierung von Splitting-Adressen | |
DE3603319C2 (de) | ||
DE2150292A1 (de) | Mikroprogrammgesteuerte Datenverarbeitungsanlage mit ueberlagerter Ausfuehrung und Entnahme von Befehlen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |