DE2625870A1 - Fotolithografisches aetzverfahren - Google Patents

Fotolithografisches aetzverfahren

Info

Publication number
DE2625870A1
DE2625870A1 DE19762625870 DE2625870A DE2625870A1 DE 2625870 A1 DE2625870 A1 DE 2625870A1 DE 19762625870 DE19762625870 DE 19762625870 DE 2625870 A DE2625870 A DE 2625870A DE 2625870 A1 DE2625870 A1 DE 2625870A1
Authority
DE
Germany
Prior art keywords
ion bombardment
etching process
windows
substrate wafer
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762625870
Other languages
English (en)
Inventor
Guido Dipl Chem Dr Bell
Elisabeth Ing Grad Naegel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762625870 priority Critical patent/DE2625870A1/de
Publication of DE2625870A1 publication Critical patent/DE2625870A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Fotolithografisches Ätzverfahren.
  • Die Erfindung betrifft ein fotolithografisches Ätzverfahren, wie es im Oberbegriff des Patentanspruches 1 angegeben ist.
  • In der Halbleitertechnologie werden vielfach dünne Schichten verwendet, die mit feinen Strukturen und Mustern versehen sind; so werden beispielsweise zur Herstellung von Planar-Transistoren Halbleiterscheiben oder auf Haibleiterscheiben befindliche Isolierschichten mit sehr klein bemessenen Diffusionsfenstern versehen. Fleitere Beispiele sind die Herstellung von Metall-Belichtungsmasken für die Fotolithografie sowie die Herstellung von integrierten Schaltungen mit galvano-plastischem Aufbau.
  • Die Erzeugung feiner Strukturen und Muster in dünnen Schichten erfolgt üblicherweise mit einem fotolithografischem Ätzverfahren, bei dem auf eine zu ätzende Substratscheibe ein lichtempfindlicher Lack aufgetragen wird, sodann dieser Lack durch eine Bestrahlungsmaske belichtet und entwickelt wird, und bei dem sodann die vom Lack befreiten Stellen der Substratscheibe mit einem Mittel geätzt werden, das die auf der Substratscheibe verbliebenen Teile des Fotolackes nicht angreift. Als Ätzmittel werden normalerweise wässerige Lösungen verwendet, z.B. wässerige Lösungen von Fluor-Wasserstoff.
  • Wenn sehr feine Strukturen und Muster erzeugt werden sollen, so ist es notwendig, daß das Ätzmittel an all denjenigen Stellen, an denen die Substratscheibe geätzt werden soll, möglichst gleichzeitig und mit gleicher Ätzwirkung angreift. Wenn dies nicht der Fall ist, sondern beispielsweise der Ätzvorgang an einer Stelle gehemmt ist, so muß mit einer Zeitzugabe über die minimale Ätzzeit hinaus die Ätzung durchgeführt werden. Dies bedingt an den Stellen, an denen die Ätzung bereits zu der gewünschten Abtragung geführt hat, eine Fortwirkung des Ätzmittels und damit eine unerwünschte Maßaufweitung. Aus diesen Gründen ist es notwendig, daß die von dem Fotolack befreiten Stellen der Substratscheibe, die den wässerigen Ätzlösungen ausgesetzt werden sollen, frei von Verunreinigungen und hydrophil sind, damit das Ätzmittel gleichmäßig angreifen kann. Ein solcher Fall, bei dem sämtliche zu ätzende Stellen der Substratscheibe beim Entwickeln des Fotolackes vollständig von ihm befreit werden, ist ein Idealfall, der nur selten gegeben ist. Ferner wird auch häufig die bei dem Entwickeln freigelegte Oberfläche der Substratscheibe zwangsläufig dadurch wieder verunreinigt, daß nach dem Entwickeln der fotoempfindliche Lack bei einer höheren Temperatur (z.B. bei 130 oder 1700C) zur Gewinnung einer höheren Festigkeit nachgebacken wird. Bei diesem "post bake" werden aus denjenigen Teilen des Fotolackes, der nach dem Entwickeln auf der Substratscheibe verblieben ist, wieder molekulare Bestandteile in die umgebende Atmosphäre abgegeben, und die in dieser Atmospäre vorhandenen Bestandteile können sodann mit der freigelegten Oberfläche der Substratscheibe reagieren und diese verunreinigen. Bei ungünstigen Umständen kann dies sogar dazu führen, daß die beim Entwickeln des Fotolackes zunächst freigelegte Oberfläche der Substratscheibe wieder mit einem organischen Stoff zugedeckt wird. Um einen überall gleichmäßigen Verlauf des Ätzvorganges zu erreichen, werden gewöhnlich beim fotolithografi schen Ätzverfahren dem wässerigen Ätzmittel Netzmittel zugeführt, die den anfänglichen Ätzangriff beschleunigen und gleichmäßig machen sollen. Diese Netzmittel bleiben jedoch dann wirkungslos, wenn die Fotolackschicht nicht vollständig durchentwickelt worden ist, oder wenn bei dem "post bake" die Oberfläche der zu ätzenden Substratscheibe wieder zugedeckt worden ist.
  • Aufgabe der Erfindung ist es, Maßnahmen anzugeben, durch die erreicht wird, daß nach dem Entwickeln und einem eventuellen iiachbacken ("post bake") des Fotolackes das Ätzmittel an all denjenigen Stellen, an denen die Substratscheibe geätzt werden soll, gleichmäßig angreifen kann.
  • Diese Aufgabe wird bei einem wie im Oberbegriff des Patentanspruches 1 angegebenen fotolithografischen Ätzverfahren erfindungsgemäß nach der im kennzeichnenden Teil des Patentanspruches 1 angegebenen Weise gelöst.
  • Durch eine kurzzeitige Behandlung der Substratscheibe und der auf sie aufgebrachten, nach Entwickeln mit einer Struktur versehenen Fotolackschicht mit einem Ionenbeschuß, wobei gemäß einer bevorzugten Ausgestaltung der Erfindung Sauerstoff-Ionen vorhanden sind, werden Verunreinigungen, die sich als dünne Schichten aus organischem Material auf der Oberfläche der Unterlage befinden, oxidiert und dadurch abgetragen. Der Ionenbeschuß kann dadurch erfolgen, daß die mit der Fotolackatruktur versehene Unterlage einer Plasma-Entladung ausgesetzt wird, oder daß sie in Ionenätz-Apparaturen oder lonenimplantations-Geräten mit Ionen bestrahlt wird. Die Behandlung der Substratscheibe mit dem Ionenbeschuß erfolgt so kurz, daß ein merkliches Abtragen derjenigen Teile der Fotolackschicht, die nach dem Entwickeln stehenbleiben sollen, nicht oder nur soweit erfolgt, daß die stehengebliebenen Fotolackatrukturen in ihren Abmessungen nicht verändert werden, Die Ionen-Bestrahlung erfolgt dann solange, bis die Verunreinigungen, die gegenüber den nach Entwickeln verbliebenen Fotolackschichtteilen erheblich dünner sind, entfernt sind.
  • Im folgenden wird anhand der Figuren ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens beschrieben und näher erläutert.
  • Fig.1 zeigt schematisch mit einer Metallisierungsschicht und einer Fotolackschicht versehene Substratscheibe, die mit dem erfindungsgemäßen Verfahren behandelt wird.
  • Fig.2 zeigt schematisch, wie eine Substratscheibe in einer Ionen-Ätaanlage behandelt wird.
  • Auf einer Halbleiterscheibe 1 befindet sich eine Metallisierungsschicht 2, aus der Leiterbahnen herausgeätzt werden sollen. Dazu wird auf diese Metallisierungsschicht 2 eine Fotolackschicht 3 aufgebracht und durch eine Bestrahlungsmaske belichtet und anschließend entwickelt. Im Anschluß an das Entwickeln wird gegebenenfalls noch ein "post bake"-Verfahrensschritt durchgeführt, bei dem durch Aufheizen die entwickelte Fotolackschicht gehärtet wird und die noch vorhandenen Lösungsmittelreste verdampft werden. Nach diesem Vorgang befinden sich auf einigen der zu ätzenden Stellen der Metallschicht 2 noch Reste 4 der Fotolackschicht oder beim Aufheizen entstandene Verunreinigungen. Die mit diesen Schichten versehene Halbleiterscheibe wird sodann in den evakuierbaren Reaktionsraum 11 einer Ionen-Ätzanlage gebracht. In der lonen-Ätzanlage wird eine Plasma-Entladung erzeugt. Die Kathode ist mit 12 bezeichnet, die Anode mit 13.
  • Die Plasma-Entladung wird dem Feld eines Magneten 14 ausgesetzt.
  • Mittels eines Systems aus Gittern 15, 16, 17 werden Ionen, die in der Plasma-Entladung erzeugt werden, auf die Halbleiterscheibe 1 gestrahlt. Die Halbleiterscheibe befindet sich auf einem Halter 18. Der Reaktionsraum 11 wird über einen Vakuum-Anschluß 19 auf einen Druck zwischen 0,2 und 2 Torr ausgepumpt. Durch den Gaseinlaß 20 kann Gas eingelassen werden, das dann zu dem Vakuum-Anschluß 19 strömt.
  • Während der Ionenbestrahlung wird durch das Gefäß ein Strom aus einem Sauerstoff enthaltenden Gas geleitet und an dem Vakuum-Anschluß 19 wieder abgepumpt. Dadurch wird verhindert, daß sich bei der Bestrahlung mit Ionen die im Reaktionsraum 11 befindliche Atmosphäre mit dem bei der Bestrahlung von der Substratscheibe abgetragenen Material anreichert.
  • Anstelle einer lonen-Ätzanlage kann auch ein Plasma-Verascher oder eine Ionenimplantations-Anlage verwendet werden.
  • 6 Patentansprüche 2 Figuren

Claims (6)

  1. P a t e n t a n s p r ü c h e 1.F'otolithografisches Ätzverfahren, bei dem auf eine zu ätzende Substratscheibe ein lichtempfindlicher Lack aufgetragen, sodann durch eine Fotomaske belichtet und entwickelt wird, und bei dem sodann die vom Lack befreiten Gebiete der Substratscheibe mit einem den Fotolack nicht angreifenden Mittel geätzt werden, dadurch g e k e n n z e i c h n e t , daß vor dem Ätzen diejenigen Gebiete der Substratscheibe, an denen durch das Entwickeln Fotolack entfernt wurde, einem Ionenbeschuß ausgesetzt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch g e k e n n z e i c h n e t, daß der Ionenbeschuß mit einer Dosisleistung zwischen 0,2 und 1 mA/cm2, einer kinetischen Energie der Ionen zwischen 0,2 und 1 keV und mit einer Bestrahlungsdauer bis zu 2 min ausgeführt wird.
  3. 3. Verfahren nach Anspruch 1, dadurch g e k e n n z e i C h n e t, daß der Ionenbeschuß mit Hilfe einer Ionen-Ätzanlage durchgeführt wird.
  4. 4. Verfahren nach Anspruch 1, dadurch g e k e n n z e i c h n e t, daß der Ionenbeschuß mit einem Plasma-Verascher durchgeführt wird.
  5. 5. Verfahren nach Anspruch 1, dadurch g e k e n n z e i c h n e t, daß der Ionenbeschuß mittels einer Ionen-Kanone durchgeführt wird.
  6. 6. Verfahren nach Anspruch 2, dadurch g e k e n n z e i c h n e t, daß der Ionenbeschuß mit Sauerstoff-Ionen durchgeführt wird.
DE19762625870 1976-06-09 1976-06-09 Fotolithografisches aetzverfahren Withdrawn DE2625870A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762625870 DE2625870A1 (de) 1976-06-09 1976-06-09 Fotolithografisches aetzverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762625870 DE2625870A1 (de) 1976-06-09 1976-06-09 Fotolithografisches aetzverfahren

Publications (1)

Publication Number Publication Date
DE2625870A1 true DE2625870A1 (de) 1977-12-22

Family

ID=5980164

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762625870 Withdrawn DE2625870A1 (de) 1976-06-09 1976-06-09 Fotolithografisches aetzverfahren

Country Status (1)

Country Link
DE (1) DE2625870A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021140A1 (de) * 1979-06-29 1981-01-07 International Business Machines Corporation Ionenquelle in einer Vakuumkammer und Verfahren zum Betrieb derselben
EP0061350A1 (de) * 1981-03-25 1982-09-29 Hitachi, Ltd. Verfahren zur Herstellung von Mustern
EP0247397A2 (de) * 1986-05-06 1987-12-02 dos Santos Pereira Ribeiro, Carlos Antonio, Dipl.-Ing. Vorrichtung zur Oberflächenbehandlung von Werkstücken
EP0540261A2 (de) * 1991-10-31 1993-05-05 STMicroelectronics, Inc. Verfahren zur Entfernung von Polymeren aus Sacklöchern in Halbleitervorrichtungen
US5597983A (en) * 1994-02-03 1997-01-28 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021140A1 (de) * 1979-06-29 1981-01-07 International Business Machines Corporation Ionenquelle in einer Vakuumkammer und Verfahren zum Betrieb derselben
EP0061350A1 (de) * 1981-03-25 1982-09-29 Hitachi, Ltd. Verfahren zur Herstellung von Mustern
EP0247397A2 (de) * 1986-05-06 1987-12-02 dos Santos Pereira Ribeiro, Carlos Antonio, Dipl.-Ing. Vorrichtung zur Oberflächenbehandlung von Werkstücken
EP0247397A3 (en) * 1986-05-06 1989-02-01 Carlos Antonio Dipl.-Ing. Dos Santos Pereira Ribeiro Apparatus for the surface treatment of work pieces
EP0540261A2 (de) * 1991-10-31 1993-05-05 STMicroelectronics, Inc. Verfahren zur Entfernung von Polymeren aus Sacklöchern in Halbleitervorrichtungen
EP0540261A3 (en) * 1991-10-31 1993-07-21 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias
US5412868A (en) * 1991-10-31 1995-05-09 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias
US5597983A (en) * 1994-02-03 1997-01-28 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias

Similar Documents

Publication Publication Date Title
DE3751333T2 (de) Verfahren zum Entfernen von Photoresists auf Halbleitersubstraten.
US4601778A (en) Maskless etching of polysilicon
EP0008389A1 (de) Verfahren zur Stabilisierung einer Bildschicht auf einer Unterlage
DE2726813C2 (de) Verfahren zur Herstellung eines mit einem Muster versehenen Substrats
DE2227344C3 (de)
DE4217836C2 (de) Photolackentfernungsverfahren
DE2227344B2 (de) Verfahren zum aetzen von oeffnungen in eine schicht aus organischem material
US4321317A (en) High resolution lithography system for microelectronic fabrication
DE2625870A1 (de) Fotolithografisches aetzverfahren
JPS59211231A (ja) パタ−ン形成方法
DE2643811A1 (de) Verfahren zur herstellung eines musters in einer photolackschicht und hierfuer geeignete maske
DE2535156C3 (de) Verfahren zur Herstellung einer Schicht mit vorgegebenem Muster von Bereichen geringerer Schichtdicke und Verwendung der Schicht als Maske bei der Dotierung
US3723277A (en) Method for the production of masks in the manufacture of semiconductor components
DE2723933A1 (de) Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
JP3180759B2 (ja) レジストパターンの形成方法
JP2823768B2 (ja) 半導体装置の製造方法
JPS58132927A (ja) パタ−ン形成方法
DE68927989T2 (de) Bilderzeugungsverfahren
JPS63273321A (ja) レジスト除去方法
JPS62100752A (ja) レジストの除去方法
JPS62216332A (ja) プラズマアツシング装置
JPH0113217B2 (de)
JPH02226722A (ja) 有機膜の処理方法
DD145583A1 (de) Verfahren zur herstellung von aluminiumstrukturen fuer ein halbleiterbauelement
DE1925057A1 (de) Verfahren zum Erzeugen von Masken bei der Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
OC Search report available
8139 Disposal/non-payment of the annual fee