DE2613127C2 - Schaltungsanordnung zur zyklischen Verarbeitung von Prozeßdaten - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur zyklischen Verarbeitung von Prozeßdaten entsprechend dem Oberbegriff des Anspruchs 1.

Es ist eine digitale Datenverarbeitungsanordnung mit einer Steuerschaltung bekannt, die als zentraler Datenweg dient, und in der während der Übertragung von Daten Rechen- und Verknüpfungsoperationen ausgeführt werden können (DE-OS 23 58 593). Sie besteht aus einer Rechen- und Verknüpfungseinheit mit einem Serienregister, das hauptsächlich als Akkumulator benutzt wird. Weiterhin enthält die Einrichtung einen Festwertspeicher mit einem Adressenregister, einem U-Register und einer Decodierlogik, einen Hauptspeicher mit einem Adressenregister und Eingabe/Ausgabeeinheiten mit einer Steuerlogik.

Die Steuerung der Datenverarbeitungseinrichtung erfolgt von dem Festwertspeicher aus, der über das U-Register und die Decodierlogik Mikrobefehle an die Rechen- und Verknüpfungseinheit abgibt.

In dieser Einheit werden mit den über die Eingabe-/Ausgabeschaltungen bereitgestellten Informationen seriell die gewünschten Operationen ausgeführt. Der Hauptspeicher wird in dem einen Teil zur Aufnahme eines Mikroprogrammes und im anderen Teil als Puffer für das Anwenderprogramm benutzt.

Der Nachteil dieser Anordnung besteht darin, daß die im Akkumulator und im Hauptspeicher sich befindlichen Informationen, die von der Rechen- und Verknüpfungseinheit erzeugt wurden, nur über erneute Eingabeoperationen noch einmal verrechnet bzw. verknüpft werden können. Außerdem ist es ohne zusätzlichen Aufwand bezüglich des Programmumfanges nicht möglich, bei aufeinanderfolgenden Verknüpfungsoperationen einer bestimmten Zahl von Operationen eine gemeinsame übergeordnete Funktion zu überlagern und mittels eines Befehls diese übergeordnete Funktion durch eine neue zu ersetzen.

Der Erfindung liegt die Aufgabe zugrunde, bei einer Schaltungsanordnung der eingangs genannten Art die Flexibilität zu erhöhen und breiteste Anwendungsmöglichkeiten zu gewährleisten. Dabei ist der Aufwand minimal zu halten und ein einfachster Aufbau zu verwenden.

Erfindungsgemäß wird die Aufgabe durch die Kombination der im Kennzeichen des Anspruchs 1 genannten Merkmale gelöst

Weiterhin ist es vorteilhaft, in der Eingabeeinheit als einen Eingangskonverter einen Serien-Parallel-Wandler zum Eingeben von seriell anstehenden Informationen anzuordnen, der an den Multiplexer angeschlossen ist In der Ausgabeeinheit kann mittels eines an den Ausgangsspeicher geschalteten Digital-Analog-Wandlers ein analoges Ausgangssignal erzeugt werden.

Zwischen dem Ausgangsspeicher und dem Multiplexer können parallel zwei Rückkoppungsleitungen eingeführt werden, von denen die eine ein Zeitglied und die andere einen Haftspeicher enthält

Weiterhin besteht die Möglichkeit, die zentrale Ablaufsteuereinheit mit einer Interruptschaltung vorteilhaft zu ergänzen.

Mit Hilfe der Schaltungsanordnung wird eine Verkürzung und Vereinfachung des Verarbeitungsprozesses, insbesondere des Rechenvorganges, dadurch erreicht, daß im Akkumulator oder im Speicher eingeschriebene Informationen aus dem laufenden Prozeß sofort wieder verrechnet werden können.

Damit entfällt das Übertragen der Ergebnisse in einzelne Zwischenspeicher und eine erneute Eingabe. Eine Verringerung des Programmumfanges und eine Einsparung von Kapazitäten des Programmspeichers ergeben sich aus der Anordnung des Hilfsregisters in der Recheneinheit, wo nacheinander beliebige übergeordnete Funktionen gespeichert werden können, die dem Rechenergebnis überlagert werden. Durch die Verwendung eines Serien-Parallel-Wandlers im der Eingabeschaltung und eines Digital-Analog-Wandlers in der Ausgabeeinheit werden die Anwendungsmöglichkeiten für die Schaltungsanordnung erweitert. Ein optimaler Ablauf des Verarbeitungsprozesses in der Anordnung wird durch die Interruptschaltung in Verbindung mit der zentralen Ablaufsteuereinheit erreicht, durch die wichtige Eingabevorgänge auf schnellstem Weg sich durchführen lassen.

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. Auf der Zeichnung ist ein Blockschaltbild für eine speicherprogrammierbare Steuerung dargestellt.

In die Eingabeschaltung 1 gelangen Informationen von Einrichtungen außerhalb der Steuerung über die Eingänge Eo bis E_n, wobei die Eingänge Fi bis E_n zu dem ersten Eingabekonverter 1.1 geführt sind, und der Eingang Eq an den zweiten Eingangskonverter 1.3 angeschlossen ist. Wenn es erforderlich ist, können die Informationen im Eingangskonverter 1.1 einer Pegelwandlung unterzogen werden, gleichzeitig kann hier eine Potentialtrennung zwischen den äußeren Einrichtungen 'und der Steuerung durchgeführt werden.

Danach liegen die eingegebenen Informationen an den Eingängen M₁ bis M_n des Multiplexers 1.2 an. Über den zweiten Eingangskonverter 1.3 einen Serien-Parallel-Wandler, der eine teilweise Vorcodierung beinhaltet, können seriell eingehende Informationen in den Multiplexer 1.2 über dessen Eingang Mo eingeschrieben werden. Der weitere Verarbeitungsprozeß der Steuerung wird in drei Phasen eingeteilt, in die

Phase 1 als die Verarbeitung voa Verknüpfungsoperationen,

Phase 2 als die Durchführung der Verknüpfungsoperationen,

Phase 3 als die Ausgabe von Prozeßinformation aus der Steuerung.

In der Phase 1 wird zunächst die Sperre des Multiplexers 1.2 durch ein Signal Ti .aus der zentralen ι· Ablaufsteuereinheit 14 aufgehoben. Von dem Befehlszähler 93 der Programmeinheit 9 werden gleichzeitig der Multiplexer 1.2 sowie über das UND-Glied 13 und das ODER-Glied 12 der Arbeitsspeicher 3 adressiert Die eingegebenen Informationen werden nun der Reihe

. ·'. nach von dem Multiplexer 1.2 aus über das ODER-Glied 2 in den Arbeitsspeicher 3 eingeschrieben, und das solange bis ein voreingestellter Stand S1 des Befehlszählers 93 erreicht wird. Danach wird der Befehlszähler 9.3 wieder auf Null zurückgestellt, und es beginnt die Phase 2.

Dazu werden zunächst der Multiplexer 1.2 durch ein Signal T2 und das UND-Glied 13 durch ein Signal T3 gesperrt sowie das UND-Glied 11 durch ein Signal Γ4 aus der zentralen ^blaufsteuereinheit 14 aktiviert

:. Durch den Befehlszähler 93 werden jetzt im Programmspeicher 10 die einzelnen Programmworte der Reihe nach aufgerufen und über das UND-Glied U und das ODER-Glied 12 wird der Arbeitsspeicher 3 vom Programmspeicher 10 adressiert. Durch ein Signal T5

in aus der zentralen Ablaufsteuereinheit 14 wird das UND-Glied 6 so vorbereitet, daß die in dem Arbeitsspeicher 3 eingeschriebenen Informationen entweder bei dem Befehl »Laden« in den Akkumulator 7.2 oder bei einem Befehl für eine logische Verknüpfung

v, in die Verknüpfungseinheit 7.1 gelangen. Aus dem Akkumulator 7.2 können die eingespeicherten Informationen ebenfalls zur Verknüpfungseinheit 7.1 geführt werden, in der dann abhängig vom gegebenen Befehl die anstehenden Informationen verrechnet werden. Die

tu Ergebnisse dieser Operation werden in den Akkumulator 7.2 eingeschrieben. Durch ein spezielles Programmwort aus den Programmspeicher IO wird die zentrale Ablaufsteuereinheit 14 dazu veranlaßt, über eine direkte Leitung durch ein Signal T% den Arbeitsspeicher 3 zur Aufnahme von Informationen aus dem Akkumulator 7.2 vorzubereiten, die danach über das UND-Glied 8 und das ODER-Glied 2 eingeschrieben werden. Diese Daten können zu jeder Zeit wieder über das UND-Glied 6 der Recheneinheit 7 zwecks einer nochmaligen Verarbeitung zugeführt werden. Damit entfällt die bei einer Speicherung der Informationen aus dem Akkumulator 7.2 in periphere Einheiten notwendige erneute Eingabe über die Eingabeschaltung 1.

Weiterhin ist in der Recheneinheit 7 ein Hilfsregister 7.3 angeordnet, in das als übergeordnete Funktion der Inhalt des Akkumulators 7.2 eingespeichert werden kann. Diese übergeordnete Funktion liegt am UND-Glied 8 an und beeinflußt damit die aus dem Akkumulator 7.2 in den Arbeitsspeicher 3 zu übertragenden Informationen.

Durch einen Befehl aus dem Programmspeicher 10 kann das Hilfsregister 7.3 wieder gelöscht und eine neue übergeordnete Funktion eingegeben werden. Nach dem Abaibeiten des Programmspeichers 10 wird ein bestimmter Stand 52 des Befehlszählers 9.3 erreicht und danach die Phase 3 des Verarbeitungsprozesses eingeleitet.
Dazu wird der Befehlszähler 9.3 auf einen vorgegebe-

nen Wert S3 eingestellt, von dem aus fortlaufend weitergezählt die Speicherzellen des Arbeitsspeichers 3, deren Inhalt zum Ausgangsspeicher 5.1 übertragen werden soll, und gleichzeitig der Demultiplexer 5.2 adressiert werden. Durch den Demultiplexer 5.2 wird der Ausgangsspeicher 5.1 entsprechend aktiviert. Aus dem Arbeitsspeicher 3 werden nun der Reihe nach über das UND-Glied 4, das durch ein Signal Tl aus der zentralen Ablaufsteuereinheit 14 vorbereitet wurde, die betreffenden Informationen in die zugehörigen Plätze des Ausgangsspeichers 5.1 eingeschrieben. Von dort aus werden die Daten entweder über den Ausgang AGo des Digital-Analog-Wandlers 5.4 oder die Ausgänge AG\ bis -4G_n des Ausgangskonverters 5.3 zu den steuernden äußeren Einrichtungen geführt.

Beim Erreichen eines festgelegten Standes SA des Befehlszählers 9.3 wird die Phase 3 beendet und Phase 1 wieder eingeleitet. Ist es während der Phasen 1 und 2 einmal notwendig, unbedingt wichtige Informationen in die Eingabeeinheit 1 sofort einzugeben, dann wird durch ein Interruptsignal TS aus der Interruptschaltung 14.1 an die zentrale Ablaufsteuereinheit 14 der Verarbeitungsprozeß unterbrochen und zunächst das Einlesen dieser Informationen durchgeführt. Zwischen dem Ausgangsspeicher 5.1 und dem Multiplexer 1.2 besteht eine Rückkopplung über ein Zeitglied 16 und parallel dazu über einen Haftspeicher 17. Über das Zeitglied 16 können Informationen aus dem Ausgangsspeicher 5.1 zeitlich verzögert noch einmal dem Verarbeitungsprozeß unterzogen werden.

Der Haftspeicher 17 dient bei einem Ausfall der Versorgungsspannungen zum Festhalten solcher Daten, die nach dem Wiedereinschalten der Spannungen ein fehlerloses Weiterarbeiten gewährleisten.

Hierzu 1 Blatt Zeichnungen

Claims (5)

I Patentansprüche:

1. Schaltungsanordnung zur zyklischen Verarbeitung von Prozeßdaten und zur Bildung von Steuersignalen für eine periphere Einrichtung mk > einem Programmspeicher und einem Arbeitsspeicher, gekennzeichnet durch die Kombination folgender Merkmale:

a) Eine Eingabeeinheit (1) weist einen Multiplexer (1.2) auf, dessen Eingängen (Ma ... M_n) über m Eingangskonverter (1.1 bzw. 13) die Prozeßeingangsdaten zuführbar sind und dessen Ausgang über eine erste ODER- Schaltung (2) mit dem Dateneingang des Arbeitsspeichers (3) verbunden ist; i^r.

b) eine Ausgabeeinheit (5) weist einen von einem Demultiplexer (5.2) adressierbaren Ausgangsspeicher (5.1) auf, dessen Eingang über eine von einer zentralen Ablaufsteuerung (14) ansteuerbare erste UN D-Schaltung (4) mit dem Ausgang des Arbeitsspeichers (3) verbunden ist;

c) eine Recheneinheit (7) weist einen Akkumulator

(7.2) sowie eine damit in Verbindung stehende Verknüpfungsschaltung (7.1) auf, deren Eingänge über eine von der Ablaufsteuerung (14) i^r. ansteuerbare zweite UND-Schaltung (6) mit dem Ausgang des Arbeitsspeichers verbunden sind, ferner ein mit dem Inhalt des Akkumulators (7.2) als überlagerte Funktion ladbares und durch einen Befehl aus dem Programmspeicher jo (10) löschbares Hilfsregister (73), dessen Ausgang gemeinsam mit dem Ausgang des Akkumulators (7.2) über eine dritte UND-Schaltung (8) mit einem weiteren Eingang der ersten ODER-Schaltung (2) verbunden ist;

d) eine Programmeinheit (9) weist einen Befehlsdekodierer (9.1) sowie einen Hilfsbefehlskodierer (9.2) auf, deren Eingänge mit dem Ausgang des Programmspeichers (10) verbunden sind, ferner einen Befehlszähler (93), der mit dem Adresseneingang des Programmspeichers (10) verbunden ist, wobei der Befehlskodierer (9.1) den Akkumulator (7.2), die Verknüpfungsschaltung (7.1) und die Ablaufsteuereinheit (14), der Hilfsbefehlsdekodierer (9.2) das Hilfsregisler

(7.3) und der Befehlszähler (93) außerdem den Multiplexer (1.2) und über eine von der Ablaufsteuereinheit (14) gesteuerte vierte UND-Schaltung (13) und eine zweite ODER-Schaltung (12) den Adresseneingang des Arbeitsspeichers (3) ansteuert;

e) die Ablaufsteuereinheit (14) liefert in einer ersten Phase Signale (Ti), um vom Befehlszähler (9.3) den Multiplexer (1.2) und über die vierte UND-Schaltung (13) den Arbeitsspeicher (3) zu adressieren und die Prozeßeingangsdaten zum Arbeitsspeicher (3) zu übertragen, sie liefert in einer zweiten Phase Signale (T2, T3, 7*4, T5, Γ6), um die Ausgangsdaten des Programmspeichers (10) über eine fünfte UND-Schaltung (11) und die zweite ODER-Schaltung (12) den Adresseneingang des Arbeitsspeichers (3) zuzuführen, um die Ausgangsdaten dem Arbeitsspeicher (3) über die zweite UND-Schaltung (6) der Recheneinheit (7) zuzuführen und um die Recheneinheitsausgangsdaten dem Dateneingang des Arbeitsspeichers (3) zuzuführen, sie liefert in der dritten Phase Signale (Tl), um vom Befehlszähler (93) den Demultiplexer (5.2) und den Arbeitsspeicher (3) zu adressieren und die Ausgangsdaten des Arbeitsspeichers (3) in den Ausgangsspeicher (5.1) zu übertragen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingabeschaltung (1) als einen Eingangskonverter (13), einen Serien-Parallel-Wandler mit einem Decodierer enthält, über dessen Eingang (E2) äußere Einrichtungen angeschlossen sind, und dessen Ausgang (Ao) zum Eingang (Mo) des Multiplexers (1.2) geführt ist.

3. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Ausgabeeinheit (5) einen Digital-Analog-Wandler (53) enthält, der mit dem Ausgangsspeicher (5.1) verbunden ist und an dessen Ausgang (AGo) zu steuernde Einrichtungen angeschlossen sind.

4. Schaltungsanordnung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß vom Ausgangsspei·· eher (5.1) parallel über eine Leitung mit einem Zeitglied (16) und eine Leitung mit einem Haftspeicher (17) zum Multiplexer (1.2) eine Rückkopplung besteht

5. Schaltungsanordnung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die zentrale Ablaufsteuereinheit (14) mit einer Interruptschaltung (14.1) verbunden ist.