HU177374B - Circuit arrangement for control programmable into a store - Google Patents
Circuit arrangement for control programmable into a store Download PDFInfo
- Publication number
- HU177374B HU177374B HUSA002911A HU177374B HU 177374 B HU177374 B HU 177374B HU SA002911 A HUSA002911 A HU SA002911A HU 177374 B HU177374 B HU 177374B
- Authority
- HU
- Hungary
- Prior art keywords
- output
- input
- storage
- unit
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1127—Selector for I-O, multiplex for I-O
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1159—Image table, memory
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1174—Input activates directly output and vice versa
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15018—Communication, serial data transmission, modem
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Programmable Controllers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
A találmány tárgya kapcsolási elrendezés tárba programozható vezérléshez, és mint ilyen, a számítástechnika területén használható, célszerűen folyamati adatok ciklikus, bitsoros feldolgozásával.BACKGROUND OF THE INVENTION The present invention relates to a circuit arrangement for storage programmable control and, as such, for use in computing, preferably by cyclical bitwise processing of process data.
A DE-OS 2358 593 (G 06 f 9/10) közrebocsátási iratból ismert már olyan vezérlőáramkörrel ellátott digitális adatfeldolgozó rendszer, amely központi adatútvonalként működik, és ebben az adatátvitel során számítási és logikai műveletek is elvégezhetők.DE-OS 2358 593 (G 06 f 9/10) discloses a digital data processing system with a control circuit which acts as a central data path and can perform computational and logical operations during data transmission.
A rendszer egy soros regiszterrel ellátott számító és kapcsoló egységből áll, ahol a regisztert főként akkumulátorként használják.The system consists of a computing and switching unit with a serial register where the register is mainly used as a battery.
A berendezés tartalmaz ezenkívül címregiszterrel ellátott fix tárat, egy közbenső regisztert és egy dekódoló logikát, címregiszteres főtárat, és vezérlőlogikával ellátott be vivő és kihozó egységeket. Az adatfeldolgozó berendezés vezérlése a fix tárból indul ki, amely a közbenső regiszteren és a dekódoló logikán keresztül a számító- és kapcsoló egységek részére mikroutasításokat ad.The apparatus further comprises a fixed storage with an address register, an intermediate register and a decoding logic, an address register main storage, and input and output units with control logic. Control of the data processing equipment starts from a fixed storage which provides micro instructions to the computing and switching units via the intermediate register and the decoding logic.
Ebben az egységben a bevivő és kihozó művek által szolgáltatott információkkal soros üzemmódban a kívánt műveleteket végzik el. A főtárat részben egy mikrcprogram fogadására, részben pedig a felhasználói program puffereként használják fel.In this unit, the desired operations are performed in serial mode with the information provided by the inputs and outputs. The main repository is used partly to receive a microcomputer and partly as a buffer for a user program.
Ennél a rendszernél hátrányos, hogy a számító és kapcsoló egységek által létrehozott és az akkumulátorban, valamint a főtárban található információkat csak egy újabb beviteli művelet révén lehet még egyszer számításra, illetve kapcsolásra felhasználni.The disadvantage of this system is that the information generated by the computing and switching units and stored in the battery and in the main storage can only be re-used for calculation and switching by one more input operation.
Programterjedelemre való tekintettel ezenkívül 5 további ráfordítások nélkül nincs lehetőség arra, hogy egymást követő kapcsolási műveleteknél meghatározott számú műveletek részére közös fölérendeléses funkciót biztosítsanak, és egy utasítás révén ezt a fölérendeléses funkciót egy újjal helyet3 tesítsék.Furthermore, in view of the scope of the program, it is not possible without additional effort to provide a common subordinate function for a limited number of operations in successive switching operations and to replace this subordinate function by a command3.
Célunk a találmánnyal a rendszer rugalmasságának megnövelése és a legszélesebb felhasználási lehetőségek biztosítása, a költségek minimálisra való szorítása és a legegyszerűbb áramköri felépítés 5 alkalmazása.The object of the invention is to increase the flexibility of the system and to provide the widest possible application, to minimize costs and to use the simplest circuit design.
A találmány feladata kapcsolási elrendezés létrehozása tárba programozható vezérléshez, amely folyamati információk ciklikus, bitsoros feldolgozását lehetővé teszi, amelynél a bemeneti ínformá) ciók soros és párhuzamos alakban is megjelennek, és a kimeneten egyrészt analóg jel, másrészt olyan párhuzamos jelek állnak rendelkezésre, amelyek a legkülönbözőbb berendezések vezérlését is lehetővé teszik.It is an object of the present invention to provide a circuit arrangement for programmable control that allows for cyclical bitwise processing of process information in which the input tendon information is displayed in serial and parallel form, and the output provides both analog signals and a plurality of parallel signals. they can also control equipment.
ί A találmány szerinti megoldás lényege abban van, hogy egy tárba programozható vezérlésnél, amely bevivő és kihozó egységekkel, akkumulátorral, üzemi tanai, programtárral és a hozzá tartozó tárvezérlő és dekódoló egységekkel, valamintThe essence of the present invention is to provide a storage programmable controller which includes input and output units, battery, operating manuals, a library and associated storage control and decoding units, and
I egy központi futtatásvezérlő egységhez csatlakoz177374 tatott számítóegységgel van ellátva, az üzemi tár egy első ÉS kapun keresztül a kihozó egységben levő kimeneti tárhoz csatlakozik, és ez utóbbi kimenetei a vezérlendő külső berendezésekkel kapcsolódnak. Az üzemi tár ezenkívül egy második ÉS kapun keresztül a számítóegységben levő kapcsolóegységgel (logikai műveletvégző egységgel) és akkumulátorral van összekötve. A számítóegységben az akkumulátor a fölérendelt utasításokhoz tartozó visszaállítható segédregiszterhez csatlakozik, amelynek kimenete az akkumulátor második kimenetével együtt egy harmadik ÉS kapun keresztül egy első VAGY kapuhoz csatlakozik. A segédregiszter és a kapcsolóegység között váltakozó összeköttetés van kiépítve.It is provided with a computing unit 177374 connected to a central runtime control unit, the storage is connected to an output storage in the output unit via a first AND gate, and the output of the latter is connected to the external equipment to be controlled. The storage is further connected via a second AND gate to a switching unit (logic processor) in the computing unit and a battery. In the computing unit, the battery is connected to a resetable auxiliary register for subordinate instructions whose output, together with the second output of the battery, is connected to a first OR gate via a third AND gate. An alternate connection is established between the auxiliary register and the switching unit.
Célszerű ezenkívül, hogy a kihozó egység a kimeneti tár vezérlésére egy a központi futtatásvezérlő egységgel összekötött demultiplexert tartalmazzon. A vezérlési információk kiadására a kimeneti tárhoz egy digitál-analóg átalakító és egy kimeneti konverter csatlakozik.It is also desirable for the output unit to include a demultiplexer coupled to the central run control unit for controlling the output storage. To output control information, a digital-to-analog converter and an output converter are connected to the output storage.
A találmányt a továbbiakban egy kiviteli példa kapcsán a rajz alapján ismertetjük részletesebben. A rajz a tárba programozható vezérlés tömbvázlatát szemlélteti.The present invention will now be described in more detail with reference to an example. The drawing illustrates a block diagram of a programmable controller.
A rajzon vázolt 1 bevivő egységnek „n” számú El-tői En-ig terjedő bemenettel ellátott 1.1 bemeneti konvertere van, és az E1 .. . En bemenetek a bemeneti információkat szolgáltató külső berendezésekkel vannak összekötve. Az 1.1 bemeneti konverter ,/i” számú Al-től An-ig terjedő kimeneteThe input unit 1 shown in the drawing has an input converter 1.1 with an input "n" from El to En, and the input converter E1 ... These inputs are connected to external equipment providing input information. The output converter 1.1 has a / i ”output from Al to An
1.2 multiplexer Ml-tői Mn-ig terjedő bemenetéivel van összekötve. Az 1.2 multiplexer kimenete egy első 2 VAGY kapu első bemenetéhez csatlakozik, és ennek kimenete 3 üzemi tár első bemenetével van összekötve. A 3 üzemi tár első kimenete egy első 4 ÉS kapu első bemenetéhez csatlakozik, és a 4 ÉS kapu kimenete az 5 kihozó egységben levő1.2 is connected to the inputs from M1 to Mn of the multiplexer. The output of the multiplexer 1.2 is connected to the first input of a first OR gate 2 and its output is connected to the first input of a 3 storage. The first output of the storage 3 is connected to the first input of a first AND gate 4, and the output of the AND gate 4 is in the output unit 5.
5.1 kimeneti tár első bemenetéhez kapcsolódik. AzConnects to the first input of 5.1 output storage. The
5.1 kimeneti tár második bemenete egy 5.2 demultiplexer kimenetével van összekötve, és az 5.1 kimeneti tár első kimenete 5.3 kimeneti konverter bemenetéhez csatlakozik. A vezérlendő külső berendezések az 5.3 kimeneti konverter első „n” számú AG 1-től Agn-ig teijedő kimenetéhez kapcsolódnak.The second input of the 5.1 output store is connected to the output of a demultiplexer 5.2, and the first output of the 5.1 output store is connected to the input of the 5.3 output converter. The external devices to be controlled are connected to the first "n" output of the output converter 5.3 from AG 1 to Agn.
A 3 üzemi tár második kimenete egy második 6 ÉS kapu első bemenetével van összekötve és a 6 ÉS kapu kimenete a 7 számítóegységben levő 7.1 kapcsolóegység első bemenetéhez és 7.2 akkumulátor első bemenetéhez csatlakozik, A 7 számítóegységben ezenkívül a 7.2 akkumulátor első kimenete a fölérendelt utasítások visszaállítható 7,3 segédregiszterének az első bemenetéhez csatlakozik, és a 7.3 segédregiszter kimenete egy harmadik 8 ÉS kapu első bemenetével van összekötve, ennek második bemenete pedig a 7.2 akkumulátor második kimenetével kapcsolódik. A harmadik 8 ÉS kapu kimenete az első 2 VAGY kapu második bemenetével van összekötve.The second output of the storage 3 is connected to the first input of a second AND gate 6, and the output of the AND gate 6 is connected to the first input of the switching unit 7.1 and the first battery 7.2 of the computing unit 7. The first output of the battery 7.2 is also reset , Is connected to the first input of its auxiliary register 3, and the output of the auxiliary register 7.3 is connected to the first input of a third AND gate 8, the second input of which is connected to the second output of the battery 7.2. The output of the third AND gate 8 is connected to the second input of the first OR gate 2.
A 7.2 akkumulátor kiegészítő csatlakozásán és aAt the 7.2 battery connector and
7.1 kapcsolóegység kiegészítő csatlakozásán keresztül egy kétirányú kapcsolat van kiépítve. A 7.1 kapcsolóegység második bemenetéhez és a 7.2 akkumulátor második bemenetéhez a 9 tár és dekódoló egységben levő 9.1 utasítás dekóder kimenete csatlakozik, és a 9.1 utasítás dekóder bemenete 10 programtár kimenetével van összekötve. A 10 programtár kimenete ezenkívül 9.2 segéd utasítás dekóder bemenetével van összekötve, amelynek első kimenete a 7.3 segédregiszter második bemenetéhez csatlakozik, és a 10 programtár kimenete ezenkívül egy negyedik 11 ÉS kapu első bemenetéhez csatlakozik, ahol a 11 ÉS kapu kimenete egy második 12 VAGY kapu első bemenetével van összekötve. A 10 programtár első bemenete 9.3 utasításszámláló első kimenetével van összekötve, és a 9.3 utasításszámláló második kimenete az 1.2 multiplexer AIV címimpulzus bemenetével, egy ötödik 13 ÉS kapu első bemenetével, és az 5.2 demultiplexer első bemenetével van összekötve. A 13 ÉS kapu kimenete a második 12 VAGY kapu második bemenetéhez csatlakozik. AA bidirectional connection is provided through the additional connection of the 7.1 switching unit. The second input of the switching unit 7.1 and the second input of the battery 7.2 are connected to the decoder output of instruction 9.1 in the storage and decoding unit 9 and connected to the program output 10 of the instruction decoder 9.1. The output of the library 10 is further connected to the decoder input of auxiliary instruction 9.2, the first output of which is connected to the second input of auxiliary register 7.3, and the output of the library 10 is also connected to the first input of a fourth AND gate 11, connected to its input. The first input of the library 10 is connected to the first output of the instruction counter 9.3, and the second output of the instruction counter 9.3 is connected to the AIV pulse input of the multiplexer 1.2, the first input of a fifth AND gate 13 and the first input of the demultiplexer 5.2. The output of AND gate 13 is connected to the second input of second gate 12 OR. THE
9.3 utasításszámláló első bemenetéhez ezenkívül a9.3 for the first input of the instruction counter also a
9.2 segéd utasítás dekóder második kimenete csatlakozik és a 9.1 utasítás dekóder kimenete egy 14 központi futtatásvezérlő egység első bemenetével van .összekötve, és a 14 központi futtatásvezérlő egység első kimenete 15 inverter bemenetével van összekötve, a 15 inverter kimenete az ötödik 13 ÉS kapu második bemenetéhez csatlakozik, és a 14 központi futtatásvezérlő egység ezen második kimenete csatlakozik ezenkívül az 5.2 demultiplexer második bemenetéhez, a második 6 ÉS kapu második bemenetéhez, az első 4 ÉS kapu második bemenetéhez, a 3 üzemi tár harmadik bemenetéhez, az 1.2 multiplexer TIV óraimpulzus bemenetéhez, a negyedik 11 ÉS kapu második bemenetéhez, a 9.3 utasításszámláló második bemenetéhez és a 10 üzemi tár második bemenetéhez.The second output of sub-instruction decoder 9.2 is connected and the output of instruction decoder 9.1 is connected to the first input of a central runtime control unit 14 and connected to the first inverter input 15 of the central runtime control unit 14, the output of the inverter 15 is connected to the second input of and this second output of the central run control unit 14 is further connected to the second input of the demultiplexer 5.2, the second input of the second AND gate 6, the second input of the first AND gate 4, the third input of the storage 3, the TIV pulse input of the multiplexer 1.2. 11 to the second input of AND gate, to the second input of instruction counter 9.3 and to the second input of the storage 10.
Az 1 bevivő egység tartalmaz ezenkívül 1.3 soros-párhuzamos átalakítót, amelyben dekóder helyezkedik el, és ennek Eo bemenete külső berendezésekhez csatlakozik, Ao kimenete pedig az 1.2 multiplexer nulladik Mo bemenetéhez csatlakozik. Az 5 kihozó egység tartalmaz egy 5.4 digitál-analóg átalakítót, amelynek bemenete az 5.1 kimeneti tár második kimenetével van összekötve, és amelynek AGO kimenete a vezérlendő berendezésekhez csatlakozik.The inputting unit 1 further includes serial-parallel converter 1.3, wherein the decoder is located, and that this is connected to p input of external device, the p output is connected to the multiplexer 1.2 M p zero input. The output unit 5 comprises a digital-to-analog converter 5.4, the input of which is connected to the second output of the output bin 5.1 and whose AG O output is connected to the equipment to be controlled.
Az 5.1 kimeneti tár és az 1.2 multiplexer között két visszacsatoló vonal van kiképezve, és azThere are two feedback lines between the output storage 5.1 and the multiplexer 1.2, and
5.1 kimeneti tár harmadik bemenetéhez egy 15 késleltető tag bemenete csatlakozik, és a 16 késleltető tag kimenete az 1.2 multiplexer első visszacsatoló bemenetével van összekötve. Az 5.1 kimeneti tár negyedig kimenetéhez 17 átmeneti tár bemenete kapcsolódik, és a 17 bemeneti tár kimenete az 1.2 multiplexer második visszacsatoló bemenetével van összekötve. A 14 központi futtatásvezérlő egység második bemenetéhez egy 14.1 megszakító áramkör kimenete csatlakozik. A 14 központi futtatásvezérlő egység két számlálóból felépített alap óragenerátorként van kiképezve, amely a 14 központi futtatásvezérlő egység kimenetén megjelenő és a tárvezérléshez, valamint az idővezérléshez tartozó T1—T7 jeleket létrehozza. A feldolgozási folyamat során a 9.3 utasításszámlálón megjelennek azok a számlálóállapotok, amelyek a fel dolgozási folyamat egyes szakaszainak kezdetére és befejeződésére jellemzőek.The input of a delay member 15 is connected to the third input of the output storage 5.1, and the output of the delay member 16 is connected to the first feedback input of the multiplexer 1.2. The fourth output of the output storage 5.1 is connected to the input of the temporary storage 17 and the output of the input storage 17 is connected to the second feedback input of the multiplexer 1.2. The second input of the central run control unit 14 is connected to the output of a circuit breaker 14.1. The central run control unit 14 is configured as a basic clock generator formed by two counters, which generates the T1-T7 signals for the output of the central run control unit 14 for storage control and time control. During the processing process, the counter states that are specific to the beginning and end of each stage of the processing process are displayed on instruction counter 9.3.
A találmány szerinti kapcsolási elrendezés úgy működik, hogy először az Eo—En bemeneteken keresztül a vezérlésen kívül eső berendezésektől az információk az 1 bevivő egységben levő 1.3 soros-párhuzamos átalakítóhoz és az 1.1 bemeneti konverterhez kerülnek. A részleges elődekódolást végzőThe circuit arrangement according to the invention operates by first transmitting information from devices outside the control via the Eo-En inputs to the serial-to-parallel converter 1.3 in the input unit 1 and to the input converter 1.1. Performs partial precoding
1.3 soros-párhuzamos átalakítón keresztül a sorosan beérkező információkat az Mo bemeneten keresztül az 1.2 multiplexerbe bevihetjük. A párhuzamos alakban adott információkat az 1.1 bemeneti konverteren keresztül írjuk be, és ebben szükség esetén a külső berendezések és a vezérlés között szintváltást és potenciál leválasztást is végezhetünk. Ezt követően ezeket az információkat az 1.2 multiplexer Ml—Mn bemenetéhez vezetjük.Through the 1.3 serial-to-parallel converter, the inbound information can be input to the multiplexer 1.2 via the Mo input. The information provided in parallel form is entered via the input converter 1.1 and may, if necessary, be used for level switching and potential isolation between the external equipment and the control. This information is then fed to the M1-Mn input of the multiplexer 1.2.
A vezérlés folyamatát három fázisra oszthatjuk.The control process can be divided into three phases.
Az első fázisban a logikai összekapcsolási műveletek előkészítését végezzük el.In the first phase, we prepare the logical connection operations.
A második fázisban a logikai műveleteket elvégezzük.In the second phase, the logical operations are performed.
A harmadik fázisban a vezérlőberendezésből az információkat kiadjuk.In the third phase, information is released from the control device.
Az első fázisban először az 1.2 multiplexer lezárását a 14 központi futtatásvezérlő egységből érkező Ti jellel megszüntetjük. A 9 tár és dekódoló egységben levő 9,3 utasilásszámlálóval az 1,2 multiplexert és a 11 ÉS kapun, valamint a 12 VAGY kapun keresztül a 3 üzemi tárat egyszerre megcímezzük. A beadott információk ekkor egymás után az 1.2 multiplexerből a 2 VAGY kapun keresztül a 3 üzemi tárba íródnak, és ez egészen addig tart, ameddig a 9.3 utasításszámláló előre megadott első állapotát el nem érjük. Ezt követően 35 a 9.3 utasításszámláló ismét nullára áll vissza és kezdődik a második fázis.In the first phase, the multiplexer 1.2 is first unblocked by the Ti signal from the central run control unit 14. The multiplexer 1,2 and the storage 3 are simultaneously addressed by the multiplexer 1,2 via the AND gate 11 and the gate 12 with the 9.3 pass counter in the storage and decoding unit 9. The input information is then sequentially written from multiplexer 1.2 via gate 2 to gate 3, and continues until the predetermined first state of instruction counter 9.3 is reached. Thereafter, the instruction counter 9.3 resets to zero and the second phase begins.
Ekkor az 1.2 multiplexert egy T2 jel és a 13 ÉS kaput egy T3 jel lezárja, és a 11 ÉS kaput a 14 központi futtatásvezérlő egységből származó T4 40 jel aktiválja. A 9.3 utasításszámláló most a 10 programtárban levő egyedi programszavakat egymás után lehívja és a 11 ÉS kapun a 12 VAGY kapun keresztül a 3 üzemi tárat a 10 programtár megcímzi. A 14 központi futtatásvezérlő egységből 45 származó T5 jel segítségével a 6 ÉS kaput oly módon készítjük elő, hogy a 3 üzemi tárba beírt információk vagy egy „beírási” utasításra a 7.2 akkumulátorba, vagy egy logikai műveletvégzési utasításra a 7.1 kapcsolóegységbe kerülnek. A 7.2 50 akkumulátorból az ott tárolt információk szintén bevihetők a 7.1 kapcsolóegységbe, ahol a bevitt információkon a beadott utasítástól függő számítási műveletek végzése történik. Ezen műveletek eredményeit a 7.2 akkumulátorba írjuk be. A 55 10 programtárból származó egy speciális programszó hatására a 14 központi futtatásvezérlő egység oly módon lép működésbe, hogy egy közvetlen vonalon keresztül a T6 jel segítségével a 3 üzemi tárat a 7.2 akkumulátorból származó információk 60 fogadására előkészíti, és · ezek az információk ezután a 8 ÉS kapun és a 2 VAGY kapun keresztül oda beíródnak. Egy ismételt feldolgozás céljából ezeket az adatokat bármikor ismét a 6 ÉS kapun keresztül a 7 számítóegységhez küldhetjük. Ezzel a 65 megoldással szükségtelenné válik az információknak a 7.2 akkumulátorból a periférikus egységekbe való betárolásánál eddig alkalmazott bevitel az 1 bevivő egységen keresztül. Ezenkívül a 7 számítóegységben 5 egy 7.3 segédregiszter helyezkedik el, és ebbe fölérendelt funkcióként betárolható a 7.2 akkumulátor tartalma. Ez a fölérendelt funkció 8 ÉS kapun váltható ki és ezzel befolyásolja a 7.2 akkumulátorból a 3 üzemi tárba átviendő információkat. A 10 programtárolóból érkező megfelelő utasítással a 7.3 segédregiszter ismét törölhető és egy újabb fölérendelt funkció ide bevihető. A 10 programtároló lefuttatása után a 9.3 utasításszámláló egy meghatározott állapotba kerül és ezzel a feldolgozási folyamat harmadik fázisa kezdődik.The multiplexer 1.2 is then closed by a T2 signal and the AND gate 13 by a T3 signal, and the AND gate 11 is activated by the T4 signal 40 from the central run control unit 14. The instruction counter 9.3 now retrieves the individual program words in the library 10 sequentially and addresses the operating directory 3 through the AND gate 11 and the gate 12 to the library 10. By means of the T5 signal from the central run control unit 14, the AND gate 6 is prepared by transmitting the information entered in the storage 3 either to a "write" instruction in the battery 7.2 or to a logical operation instruction in the switching unit 7.1. The information stored in the 7.2 50 battery can also be fed into the switching unit 7.1, where the input information is subject to computation depending on the instruction given. The results of these operations are written to the battery 7.2. As a result of a special programming word from the library 55 10, the central runtime control unit 14 is actuated by preparing the storage 3 via a direct line T6 to receive information from the battery 7.2, and then this information gate and 2 gates. For the purpose of reprocessing, this data may be sent again at any time via the AND gate 6 to the computing unit 7. With this solution 65, there is no need to enter the information used so far for storing information from the battery 7.2 into the peripheral units via the input unit 1. In addition, the computing device 5 has an auxiliary register 7.3 and can store the contents of the battery 7.2 as a parent function. This subordinate function can be triggered on 8 AND gates and thus affects the information to be transferred from the 7.2 battery to the 3 storage. With the appropriate instruction from the program store 10, the auxiliary register 7.3 can be deleted again and another subordinate function added. After executing the program store 10, the instruction counter 9.3 enters a specific state and thus begins the third phase of the processing process.
A harmadik fázisban a 9.3 utasításszámláló egy előírt értékre van beállítva, és ebből az értékből folyamatosan tovább számlálj a a 3 üzemi tár tárrekeszeit, amelyek tartalmát az 5.1 kimeneti tárhoz továbbítani kell, és ezzel egyidejűleg elvégzi az 5.2 demultiplexer címzését. Az 5.2 demultiplexerrel az 5.1 kimeneti tár megfelelő módon aktiválódik. A 3 üzemi tárolóból a 14 központi fut tatás vezérlő egység által kiadott T7 jellel előkészített 4 ÉS kapun keresztül a vonatkozó információk az 5.1 kimeneti tár hozzájuk rendelt helyeire íródnak be. Az adatok onnan vagy az 5.4 digitál-analóg átalakító AGO kimenetén keresztül, vagy pedig az 5.3 kimeneti konverter AG1 . .. AGn kimenetein keresztül a vezérlendő külső berendezésekhez jutnak. Amikor a 9.3 utasításszámláló eléri a következő rögzített állapotát, akkor a harmadik fázis befejeződik és az első fázis ismét elkezdődik.In the third phase, the instruction counter 9.3 is set to a preset value, and from this value continues to count the storage bins 3 of the storage which are to be forwarded to the output storage 5.1 while simultaneously addressing the demultiplexer 5.2. With the demultiplexer 5.2, the output storage 5.1 is properly activated. From the storage 3, through the AND gate 4 prepared by the T7 signal issued by the central processing control unit 14, the relevant information is written to their respective locations in the output storage 5.1. The data from there either via the AGO output of the 5.4 digital-to-analog converter or the AG1 output of the 5.3 converter. .. Through the outputs of AGn they get to the external devices to be controlled. When the instruction counter 9.3 reaches its next fixed state, the third phase is completed and the first phase begins again.
Ha az első és a második fázisok során egyszer arra van szükség, hogy a feltétlen fontos információkat az 1 bevivő egységbe azonnal bevigyük, akkor a 14.1 megszakító áramkör egy T8 megszakító jel segítségével a 14 központi futtatásvezérlő egységnél a feldolgozási folyamatot megszakítja és közvetlenül ezen információk bevitelét hajtja végre. Az 5.1 kimeneti tár és az 1.2 multiplexer között a 16 késleltető tagon és az ezzel párhuzamosan elrendezett 17 átmeneti táron keresztül egy visszacsatolás van kiépítve,. A 16 késleltető tagon keresztül az 5.1 kimeneti tárból kilépő információkat időben késleltetve mégegyszer bevihetjük a feldolgozási folyamatba. A 17 átmeneti tár a tápfeszültség esetleges kimaradásakor az olyan adatok megőrzésére szolgál, amelyek a feszültség ismételt megjelenésekor hibátlan további műveletvégzést tesznek lehetővé.If, during the first and second phases, it is necessary to immediately input the absolutely important information into the input unit 1, the interrupt circuit 14.1 interrupts the processing process at the central run control unit 14 by means of an interrupt signal T8, and drives this information directly. finally. A feedback loop is provided between the output storage 5.1 and the multiplexer 1.2 via a delay member 16 and a parallel storage 17 arranged parallel thereto. Through the 16 delay members, the information exiting the 5.1 output store can be retransmitted into the processing process again in time. The temporary storage 17 is used to store data which, when a power failure occurs, will allow data to be retrieved without interruption.
Claims (2)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD18556175A DD121560A1 (en) | 1975-04-21 | 1975-04-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
HU177374B true HU177374B (en) | 1981-09-28 |
Family
ID=5500003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
HUSA002911 HU177374B (en) | 1975-04-21 | 1976-04-06 | Circuit arrangement for control programmable into a store |
Country Status (4)
Country | Link |
---|---|
CS (1) | CS184169B1 (en) |
DD (1) | DD121560A1 (en) |
DE (1) | DE2613127C2 (en) |
HU (1) | HU177374B (en) |
-
1975
- 1975-04-21 DD DD18556175A patent/DD121560A1/xx unknown
-
1976
- 1976-03-27 DE DE19762613127 patent/DE2613127C2/en not_active Expired
- 1976-04-06 HU HUSA002911 patent/HU177374B/en unknown
- 1976-04-21 CS CS261476A patent/CS184169B1/en unknown
Also Published As
Publication number | Publication date |
---|---|
DE2613127A1 (en) | 1976-11-04 |
CS184169B1 (en) | 1978-08-31 |
DE2613127C2 (en) | 1982-08-19 |
DD121560A1 (en) | 1976-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3760369A (en) | Distributed microprogram control in an information handling system | |
US4821183A (en) | A microsequencer circuit with plural microprogrom instruction counters | |
ES436720A1 (en) | Program changeable sequence controller | |
US4405980A (en) | Process control computer wherein data and addresses are separately processed | |
HU177374B (en) | Circuit arrangement for control programmable into a store | |
US4101967A (en) | Single bit logic microprocessor | |
JPS6145243B2 (en) | ||
JP3594260B2 (en) | Vector data processing device | |
US4675843A (en) | Programmable logic controller | |
EP0020972B1 (en) | Program controlled microprocessing apparatus | |
US3427593A (en) | Data processor with improved program loading operation | |
AU604358B2 (en) | Prefetching queue control system | |
JPS6047612B2 (en) | Microinstruction output control method | |
US5274775A (en) | Process control apparatus for executing program instructions | |
US5687135A (en) | Count unit for nonvolatile memories | |
US5826063A (en) | Apparatus and method for programming the setup, command and recovery time periods within a transaction cycle | |
JPH0831033B2 (en) | Data processing device | |
RU2042182C1 (en) | Microprocessor for information input and output | |
SU661607A1 (en) | Storage | |
KR100192541B1 (en) | Timer | |
RU2117326C1 (en) | Computing system based on matrix of processor elements | |
JPH0365727A (en) | Microprogram storage system | |
JPS60144874A (en) | Vector data processor | |
JPH02109130A (en) | Arithmetic circuit | |
JPS63231556A (en) | Digital fast processing system |