DE2534518A1

DE2534518A1 - Schaltungsanordnung zur wiedergewinnung numerischer informationen aus binaer phasenmodulierten empfangenen signalen

Info

Publication number: DE2534518A1
Application number: DE19752534518
Authority: DE
Inventors: Jean-Charles Benoist; Francois Bitsch; Gerard Rene Joseph Tarel
Original assignee: Dassault Electronique SA
Current assignee: Thales SA
Priority date: 1974-08-06
Filing date: 1975-08-01
Publication date: 1976-02-26
Also published as: FR2281675B1; FR2281675A1; US3979692A; DE2534518B2; DE2534518C3

Description

DIPLOM-INGENIEUR ^ C O / C 1 O

KARL-HEINZ SCHAUMBURG

PATE NTANWALT

80OO MÜNCHEN 80

MAUEBKIHCHBRSTn. 31

TELEFON 089-981979

Electronique Marcel Daussault telex 022019

6, rue de Berri

75008 Paris / Frankreich It fim, \m

1E3 1275

Schaltungsanordnung zur Wiedergewinnung numerischer Informationen aus binär phasenmodulierten empfangenen Signalen

Die Erfindung betrifft eine Schaltungsanordnung zur Wiedergewinnung numerischer Informationen aus binär phasenmodulierten empfangenen Signalen der Periode T durch Vergleich dieser Signale mit den Signalen eines örtlichen Oszillators, deren Frequenz mit der Frequenz der empfangenen Signale übereinstimmt oder ein Vielfaches dieser Frequenz ist.

Informationen können in Form von Signalen mit einer digitalen Werten entsprechenden Phasenverschiebung + IZ oder - Tl übertragen werden, wobei das Vorzeichen des jeweiligen Phasenübergangs den zu übertragenden digitalen Wert kennzeichnet.

Auf der Empfangsseite erhält man nach der Demodulation ein Signal, das gewöhnlich mit Rauschen behaftet ist und niedrige und höhere Spannungsniveaus aufweist. Die Signalübergänge, die eine der Codierung entsprechende Folge haben,

609809/0707

werden dem einen oder dem anderen digitalen Wert eines binären numerischen Systems zugeordnet, gemäß dem diese Werte ansteigen oder abfallen können.

Damit die Informationen ohne den Rauschanteil wiedergewonnen werden, können die Signale eines örtlichen Oszillators, die die Frequenz der ankommenden Signale haben, mit den ankommenden Signalen verglichen werden, um das jeweilige Vorzeichen der Phasenübergänge festzustellen. Dadurch erhält man dann digitale Informationen der üblichen Form mit zwei unterschiedlichen Spannungswerten.

Für das Erkennen der Informationen muß der örtliche Oszillator nicht nur hinsichtlich seiner Frequenz, sondern auch hinsichtlich seiner Phasenlage entsprechend den empfangenen Signalen geregelt werden. Eine Phasenschleife üblicher Art ist zur Phaseneinstellung und zu deren Beibehaltung an einem örtlichen Oszillator nicht geeignet, wenn die Folge der Übergänge nach einem unbekannten Gesetz verläuft, denn dieses entspricht den nicht vorhersehbaren übertragenen Informationen.

Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung zur Wiedergewinnung von Informationen zu schaffen, die die vorstehend aufgezeigten Erfordernisse erfüllt, ein schnelles Regelverhalten und eine hohe Betriebssicherung aufweist.

Eine Schaltungsanordnung der eingang genannten Art ist zur Lösung dieser Aufgabe erfindungsgemäß derart ausgebildet, daß zur Frequenz- und Phaseneinstellung des örtlichen Oszillators eine Regelschleife vorgesehen ist, die eine vom Oszillator gesteuerte, die Wiedergewinnung der Informationen bestimmende Steuerlogik sowie zwei jeweils einen

T 7T Integrator mit den Integrationsgrenzen - jj und + g—bzw.

6 0 9809/0707

+ g und + g— enthaltende, abhängig von den empfangenen Signalen angesteuerte Signalkanäle enthält, deren Ausgangssignale über eine Differenzschaltung den Oszillator steuern, daß die Steuerlogik die beiden Integratoren für eine Integrationsdauer T wirksamschaltet und daß der zweite Signalkanal durch die Steuerlogik über eine die Verzögerung ^ ι
gesteuert wird.

T
Verzögerung ^; erzeugende Zeitverzögerungsschaltung anBei dieser Schaltungsanordnung ist also zur Steuerung eines vorzugsweise spannungsgesteuerten örtlichen Oszillators eine Regelschleife mit zwei parallelen Signalkanälen vorgesehen, denen jeweils einerseits die ankommenden und andererseits die von dem örtlichen Oszillator abgegebenen Signale zugeführt werden. Jeder Signalkanal enthält einen Integrator, dessen Integrationsdauer der Periode T der ankommenden Signale entspricht. Beide Integratoren haben jedoch gegeneinander versetzte Integrationsgrenzen. Die Differenz der Ausgangsgrößen der Integratoren bildet dann die Steuergröße für den örtlichen Oszillator.

Die Integrationsgrenzen werden bei Empfang eines Signals eingestellt, nachdem dieses einen periodischen Rhythmus angenommen hat, d.h. nachdem sich der eingeschwungene Zustand eingestellt hat. Durch die vorstehend angegebene Wahl der Integrationsgrenzen und der genannten Zeitverzögerung ermöglicht die Schaltungsanordnung eine Einstellung der Phase des örtlichen Oszillators unabhängig davon, welche Folge binärer Werte die empfangenen Signale repräsentieren. Die Schaltungsanordnung ist in jedem Falle als ein Umsetzer empfangener und gegebenenfalls mit Rauschen behafteter digital-er phasenmodulierter Signale in digitale Informationen anzusehen, die sich nur durch ihre Spannungswerte unterscheiden und nicht mit Rauschen behaftet sind, d.h. entsprechend den Signalen, die vom örtlichen Oszillator abgegeben werden.

609809/0707

Der Einfangbereich der Schaltungsanordnung ist gut, denn der örtliche Oszillator stellt sich hinsichtlich Frequenz und Phasenlage bei Empfang eines Vorsignals, d.h. einer Folge vorbestimmter Signalelemente ausreichend schnell ein, und die Phaseneinstellung bleibt auch während des Empfangs der nachfolgenden Nachricht erhalten, auch wenn diese aus einer langen Folge von Signalen ein und desselben Wertes besteht.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Figuren beschrieben. Es zeigen: Fig. 1 eine Blockdarstellung der Schaltungsanordnung, Fig. 2 Signalverläufe in der in Fig. 1 gezeigten Schaltungsanordnung,

Fig. 3 das Ansprechverhalten des Phasenvergleichers, und Fig. 4 ein weiteres mögliches Ansprechverhalten des Phasenvergleichers.

In der in Fig. 1 gezeigten Schaltungsanordnung werden über eine Eingangsleitung 11 die empfangenen Signale nach Demodulation ohne Trägersignal zugeführt. Sie gelangen auf einen ersten Signalkanal 12. und einen zweiten Signalkanal 12_, die jeweils einen Multiplizierer 13,, bzw. 13p enthalten. Die Ausgänge: 14. und 14 der Multiplizierer

1 2 13,, und 13p sind mit den Eingängen von Integratoren 15,, und 15p verbunden, denen nichtlineare Anordnungen 15',, und 15'ρ nachgeschaltet sind. An deren Ausgängen 16. und 16p erscheinen die Absolutwerte der von den Integratoren 15-j und 15₂. an ihren Ausgängen 17^ und 17₂ abgegebenen integrierten Spannungswerte.

Die Absolutwerte an den Ausgängen 16. und 16p der Anordnungen 15'«j und 15*2 werden in Abtast- und Halte schaltungen 18. und 18p gespeichert, deren Ausgangssignale einer Differenzschaltung 19 zugeführt werden, die an ihrem Ausgang die Differenz der an ihren Eingängen zugeführten Spannungen abgibt. 609809/0707

Der Ausgang der Differenzschaltung 19 ist mit dem Eingang eines Schleifenfilters 20 verbunden, dessen Ausgangssignale der Arbeitskontaktseite 21 eines Umschalters 22 zugeführt werden. Der Anschluß 22^! des Umschalters 22 ist mit dem Steuereingang für Frequenz- und Phaseneinstellung eines örtlichen spannungsgesteuerten Oszillators 23 verbunden. Die Ausgangssignale dieses Oszillators 23 werden über eine Leitung 24 einer Steuerlogik bzw. einer Anordnung 25 logischer Schaltungen zugeführt.

Der örtliche Oszillator 23 kann hinsichtlich Frequenz und Phasenlage auch durch einen Spannungswert in der Größenordnung eines Vielfachen der Frequenz der empfangenen Signale geregelt werden, beispielsweise kann diese Steuerspannung den 64-fachen Wert der genannten Frequenz haben. Die Steuerlogik 25 gibt an ihren verschiedenen Ausgängen Rechtecksignale ab, deren Breite der Periode oder einem Vielfachen der Periode der vom Oszillator 23 gelieferten Schwingungen entspricht und deren zeitliche Lage im folgenden noch beschrieben wird.

Die Frequenz der empfangenen Signale beträgt beispielsweise 400 Hz, die Frequenz des Oszillators 23 beispielsweise 25,6 kHz.

Ein empfangenes Signal, welches ohne Berücksichtigung des Rauschens in Fig. 2a dargestellt ist, kann nach dem Zweiphasen-PCM-Verfahren oder nach einem PSK-Verfahren phasencodiert sein. Der digitale Wert +1 kann beispielsweise durch den Übergang von einer positiven zu einer negativen Spannung gekennzeichnet sein, wie dies auch schematisch dargestellt ist. Ein Ausgang 26 der Steuerlogik 25 ist über eine Leitung 28,, mit dem zweiten Eingang des Multiplizierers 13,, verbunden. Das entsprechende Signal ist in Fig. 2b dargestellt. Es besteht aus einer Reihe Rechteckimpulse, deren

609809/0707

Breite mit der Breite der Rechteckimpulse des empfangenen Signals übereinstimmt. Die zeitliche Versetzung kennzeichnet eine Phasenverschiebung, die mit der Schaltungsanordnung nach der Erfindung unterdrückt werden soll.

Fig. 2c zeigt das Multiplikationsergebnis am Ausgang des Multiplizierers 13-j.

Fig. 2d zeigt das Integrationsergebnis des in Fig. 2c gezeigten Signals: die ansteigenden Flanken entsprechen einer Integration eines positiven Spannungswertes, die abfallenden Flanken entsprechen einer Integration eines negativen Spannungswertes usw.

Fig. 2e zeigt das Signal am Ausgang 16., der nichtlinearen Anordnung 15¹^, und es ist zu erkennen, daß die negativen Signalverläufe der Fig. 2d gewissermaßen auf die positive Seite hochgeklappt sind.

Gemäß der Erfindung soll für eine Periode T des empfangenen Signals, auf die die Phasenlage des Oszillators 23 innerhalb der Schaltungsanordnung einzustellen ist, der Integrationsbereich
vorgesehen sein.

rn 7m grationsbereich für den Integrator 15.* von - g bis + g·=·

Der Beginn und das Ende der Integration werden durch ein Signal gesteuert, das dem Integrator 15^ über eine Leitung 26. von der Steuerlogik 25 zugeführt wird.

Der Ausgang 26 der Steuerlogik 25 ist ferner mit dem Multi plizierer 13p über eine Zeitverzögerungsschaltung 29 verbunden, die eine Verzögerung ^ erzeugt. Das dem Eingang 28p des Multiplizierers 13₂ zugeführte Signal kann also analog dem Signal nach Fig.· 2b dargestellt werden, ist gegenüber diesem jedoch um χ verschoben. Das am Ausgang 14

609809/0707

des Multiplizierers 13p erscheinende Ergebnis der Multiplikation mit dem am Eingang 12 zugeführten empfangenen Signal kann analog dem Signal nach Fig. 2c dargestellt werden. Gemäß der Erfindung sind die Integrationsgrenzen

T QT des Integrators 15p auf + g und + g— festgelegt. Der Beginn und das Ende der Integration des Integrators 15p werden durch ein Signal 26₂ der Steuerlogik 25 gesteuert.

Das Integrationsergebnis des Integrators 15₂ kann analog dem Signal nach Fig. 2d dargestellt werden. Das Signal am Ausgang 16~ der nichtlinearen Anordnung 15'ρ kann analog dem Signal nach Fig. 2e dargestellt werden.

Fig. 2f zeigt die zeitliche Lage/der lotast- und Halteschaltung 18,, bzw. 18p erfolgenden Abtastung.

Fig. 2g zeigt die zeitliche Lage eines Steuerimpulses, der den Integrator 15., bzw. 15p auf den Anfangswert bzw. den Wert Null zurückführt.

Fig. 2h zeigt die zeitliche Dauer, für die der durch die Abtastung festgestellte Spannungswert des jeweiligen Integrationsergebnisses gehalten wird. Dieser Vorgang wird durch die Steuerlogik 25 über deren Ausgangsleitungen 27., und 27p gesteuert.

Das am Ausgang 26 der Steuerlogik 25 auftretende Steuersignal wird ferner über eine Leitung 31 und eine Zeitverzöge-

T rungsschaltung 32, die eine Zeitverzögerung g erzeugt, einem Eingang 33 eines dritten Multiplizierers 34 zugeführt, dessen zweiter Eingang 35 mit den über die Eingangsleitung 11 empfangenen Signalen gespeist wird. Der Ausgang 36 des Multiplizierers 34 ist mit dem Eingang eines dritten Integratos 37 verbunden, dessen Integrationsgrenzen über eine Leitung 26 durch die Steuerlogik 25 auf 0 und T eingestellt · werden. Nach Angleichung an den Rhythmus des numerischen

609809/0707

Systems bzw. nach Einstellung des stationären Zustandes stellt das am Eingang 36 des Integrators 37 auftretende Signal die Zeitbezugsgröße dar.

Dem Integrator 37 ist eine logische Entscheidungsschaltung 38 nachgeordnet, die das integrierte Signal mit einer Spannungsreferenz Null vergleicht, auf die sie eingestellt ist. Die Entscheidungsschaltung 38 ist mit einer Anpassungsoder Impulsformerschaltung 39 verbunden, an deren Ausgang 41 ein Signal NRZ erscheint, das zwei den binären Werten 1 und 0 eines numerischen Systems entsprechende unterschiedliche Spannungswerte hat. Diese Signale NRZ, die keinen Rauschanteil aufweisen, da sie vom örtlichen Oszillator 23 abgeleitet sind, stellen die Umsetzung der über die Eingangsleitung 11 empfangenen Signale in eine direkt lesbare Form dar.

Das in Fig. 3 dargestellt Diagramm zeigt den jeweiligen Spannungswert am Eingang des Schleifenfilters 20 mit der Auswirkung der Phasenverschiebung der über die Eingangsleitung 11 empfangenen Signale und der am Ausgang 26 der Steuerlogik 25 erscheinenden Signale für den Fall, daß die empfangenen Signale rechteckförmig sind und eine Folge alternierender numerischer Werte 1, 0, 1 ... oder 0, 1, repräsentieren.

Dieses Diagramm verdeutlicht das Ansprechverhalten des Phasenvergleichers, der durch die beiden mit den Integratoren 15,. und 15₂ gebildeten parallelen Signalkanäle verwirklicht ist. Es tritt nur ein einziger Schnittpunkt mit der Abszisse innerhalb der Grenzen einer Halbperiode auf. Dieser Schnittpunkt liegt bei dem Wert - g .

609809/0707

Für den Fall einer Folge gleichartiger Werte 1 oder 0 der empfangenen Signale ist das Ansprechverhalten des Phasenvergleichers in Fig. 4 dargestellt.

Die Schaltungsanordnung enthält ferner eine Schaltung 51, die das schnelle Angleichen bzw. das schnelle Erreichen des stationären eingeschwungenen Zustandes ermöglicht. Diese Schaltung enthält einen Multiplizierer 52, dessen erstem Eingang 53 die empfangenen Signale und dessen zweitem Eingang 54 die Signale am Ausgang 26 der Steuerlogik 25 über eine Zeitverzögerungsschaltung 57 zugeführt

T
werden, die eine Zeitverzögerung γ erzeugt. Der Ausgang des Multiplizierers 52 ist über ein Zweipolfilter 59, das ein Butterworth-Filter sein kann, und über ein Schleifenfilter 61 mit der Arbeitskontaktseite des Umschalters 22 verbunden.

Während der Phase der Schnellangleichung ist also der örtliche Oszillator 23 über das Schalterelement 63 des Umschalters 22 mit der Ruhekontaktseite 62 bzw. dem Schleifenfilter 61 verbunden. Nach dieser Phase verbindet das Schalterelement 63 den örtlichen Oszillator 23 mit der Arbeitskontaktseite 21 bzw. dem Schleifenfilter 20.

Die Schaltungsanordnung nach der Erfindung kann für Übertragungen mit einer Frequenz der Informationsbits von beispielsweise 400 Hz eingesetzt werden und gewährleistet die Anpassung an diese Frequenz bei Frequenzänderungen in der Größenordnung von 30 Hz.

Die Einstellung der Phase mit Signalen, die durch eine Folge der Werte 1 gebildet sind, erfolgt nach maximal 15 Bits, wobei ein Bit die Dauer zwischen dem Anfang und dem Ende einer digitalen Informationseinheit darstellt, mit einer Wahrscheinlichkeit von mehr als 0,999 für ein

609809/0707

- ίο -

E
Verhältnis sr von 10 db, wobei E die Energie des Bits

O
und N₀ die einbandige spektrale Dichte eines Weißen Gauss'sehen Rauschens ist.

In der praktischen Anwendung, d.h. beim Empfang von Informationsbits, übersteigt die Wahrscheinlichkeit eines Fehlerbits nicht mehr als 0,5 db der theoretischen Kurve, die durch die Beziehung

VFJ

gegeben ist.

Gemäß einer anderen Ausführungsform kann die Zeitverzögerungsschaltung 32 entfallen. Die Zeitverzögerungsschal-

"Zrn

tung 57 erzeugt dann eine Zeitverzögerung

9809/0707

Claims

Patentansprüche

/1/ Schaltungsanordnung zur Wiedergewinnung numerischer Informationen aus binär phasenmodulierten empfangenen Signalen der Periode T durch Vergleich dieser Signale mit den Signalen eines örtlichen Oszillators, deren Frequenz mit der Frequenz der empfangenen Signale übereinstimmt oder ein Vielfaches dieser Frequenz ist, dadurch gekennzeichnet, daß zur Frequenz- und Phaseneinstellung des örtlichen Oszillators (23) eine Regelschleife vorgesehen ist, die eine vom Oszillator (23) gesteuerte, die Wiedergewinnung der Informationen bestimmende Steuerlogik (25) sowie zwei jeweils einen Integrator (15) mit den Integrationsgrenzen - ^ und

ym m Qm O

£p bzw. + g und H- §— enthaltende, abhängig von den

empfangenen Signalen angesteuerte Signalkanäle enthält, deren Ausgangssignale über eine Differenzschal-• tung (19) den Oszillator (23) steuern, daß die Steuerlogik (25) die beiden Integratoren (15) für eine Integrationsdauer T wirksam schaltet und daß der zweite Signalkanal durch die Steuerlogik (25) über eine die

T
Verzögerung 7- erzeugende Zeitverzögerungsschaltung

(29) angesteuert wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Darstellung der wiedergewonnen Informationen ein von der Steuerlogik (25) über eine

die Verzögerung g erzeugende Zeitverzögerungsschaltung (32) angesteuerter dritter Signalkanal außerhalb der Regelschleife vorgesehen ist, der einen von der Steuerlogik (25) für die Zeit T wirksam schaltbaren Integrator (37) enthält.

6 0 9809/0707

2 5 3 A 5 1
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein vierter Signalkanal außerhalb der Regelschleife vorgesehen ist, der wahlweise mit dem Steuereingang des örtlichen Oszillators (23) zu verbinden ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß zwischen der Steuerlogik (25) und dem vierten

■2ΓΠ

Signalkanal eine die Verzögerung &=■ erzeugende Zeitverzögerungsanordnung (32, 57) vorgesehen ist.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß eine die Verzögerung £ erzeugende Zeitverzögerungsschaltung (57) mit dem Ausgang der die Verzögerung ■g· erzeugenden Zeitverzögerungsschaltung (32) einerseits und mit dem vierten Signalkanal andererseits verbunden ist.
6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeder Signalkanal als erste Stufe einen Multiplizierer (13, 34, 52) enthält, dem die empfangenen Signale und die gegebenenfalls verzögerten Signale der Steuerlogik (25) zugeführt werden.
7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste und der zweite Signalkanal jeweils eine dem Integrator (15) nachgeschaltete nichtlineare Schaltung (15') und eine Abtast- und Halteschaltung (18) enthalten.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Ausgangssignale der beiden Abtast- und Halteschaltungen (18^, 18p) auf die Eingänge einer Differenzschaltung (19) geführt sind, die das Steuersignal, für den örtlichen Oszillator (23) liefert.

609809/0707
9. Schaltungsanordnung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß dem Integrator (37) des dritten Signalkanals eine Entscheidungsschaltung (38) und eine Anpaß- oder Impulsformerschaltung (39) nachgeschaltet sind.
10. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in dem vierten Signalkanal und in der Regelschleife ein Filter (20, 61) angeordnet ist.
11.Schaltungsanordnung nach einem der Ansprüche 3 "bis 10, dadurch gekennzeichnet, daß dem Oszillator (23) ein Umschalter (22) vorgeschaltet ist, der den Steuereingang des Oszillators (23) mit dem vierten Signalkanal bzw. mit dem Ausgang der Differenzschaltung (19) verbindet .
12. Schaltungsanordnung nach Anspruch 10 und 11, dadurch gekennzeichnet, daß das Filter (20) in der Regelschleife zwischen der Differenzschaltung (19) und dem Umschalter (22) angeordnet ist.

609809/0707

Leerseite