DE2532789A1

DE2532789A1 - Ladungsgekoppelte halbleiteranordnung

Info

Publication number: DE2532789A1
Application number: DE19752532789
Authority: DE
Inventors: Reinhard Dipl Phys Losehand
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-07-22
Filing date: 1975-07-22
Publication date: 1977-02-10
Also published as: JPS6012791B2; JPS5213783A; US4089023A

Description

Ladungsgekoppelte Halbleiteranordnung

Die Erfindung betrifft eine ladungsgekoppelte Halbleiteranordnung mit einem Substrat aus Halbleitermaterial, auf dessen einer Oberfläche eine Isolationsschicht angebracht ist, auf der sich drei Folgen von Elektroden befinden, von denen jeweils eine Elektrode aus jeder Folge eine Gruppe bilden, unter der im Substrat eine asymmetrische Potentialwanne erzeugbar ist.

Eine derartige Halbleiteranordnung ist zum Beispiel aus der DT-OS 2 264 125 bekannt. Bei dieser Halbleiteranordnung sind die Elektroden einer Folge untereinander verbunden. Dies bedeutet bei drei Folgen, daß drei verschiedene "Verbindungsschaltungen" vorgesehen sein müssen, die elektrisch voneinander isoliert sind. Wenn bei einer solchen Halbleiteranordnung alle elektrischen Verbindungen direkt auf der Isolationsschicht in der Form von Leiterbahnen vorgesehen sind, müssen diese elektrischen Verbindungen durch weitere Isolationsschichten voneinander getrennt werden. Dies führt zu einem schwierigen Aufbau der gesamten Halbleiteranordnung, da mehrere Fotolack- und Ätzschritte erforderlich sind, um die gewünschte Struktur der Leiterbahnen herzustellen.

Es ist daher Aufgabe der Erfindung, eine ladungsgekoppelte Halbleiteranordnung mit drei Elektrodenfolgen (3-Phasen-CCD; CCD m Charge Coupled Device) anzugeben, die einen möglichst einfachen Elektrodenaufbau und damit eine einfache Verdrahtung aufweist«

VPA 9/110/4031 Kot-12 Dx

609886/0485

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß lediglich zwei Folgen von Elektroden zusammengeschaltet sind, und daß die dritte Folge von Elektroden an die beiden anderen Folgen durch eine hochohmige Widerstandsschicht und an das Substrat über ihre Kapazität gekoppelt ist.

Bei der Erfindung sind also jeweils nur zwei Folgen von Elektroden miteinander verbunden, während die dritte Folge durch die hochohmige Widerstandsschicht an die beiden anderen Folgen und an das Substrat über ihre Kapazität angekoppelt ist. Damit hat die erfindungsgemäße Halbleiteranordnung die einfache Verdrahtung eines 2-Phasen-CCD.

Eine Weiterbildung der Erfindung besteht darin, daß die Widerstandsschicht aus dotiertem SiO oder Si oder GaAs oder S, besteht.

Es ist auch noch vorteilhaft, daß der Widerstandswert der Wi derstandsschicht durch entsprechende Dotierung einstellbar ist.

Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 einen Schnitt durch eine erfindungsgemäße Halbleiteranordnung (Schnitt I-I durch die Fig. 2),

Fig. 2 eine Draufsicht auf die Halbleiteranordnung der Fig. 1, wobei die Widerstandsschicht weggelassen ist,

Fig. 3 ein Diagramm zur Erläuterung des Betriebes der erfindungsgemäßen Halbleiteranordnung, und

Fig. 4 den Potentialverlauf an der Grenzfläche Substrat-lsolationsschicht.

VPA 9/110/4031

609886/0485

In der Fig. 1 ist auf einem Halbleitersubstrat 1 eine Isolationsschicht 2 vorgesehen. Das Halbleitersubstrat 1 besteht aus Si, während die Isolationsschicht 2 Siliciumdioxid ist. Auf der Isolationsschicht 2 befinden sich Metallelektroden 4, 5, 6, 7 und 8. Wie in der Fig. 2 dargestellt ist, sind die Elektroden 5 und 8 leitend miteinander durch eine Leiterbahn 10 auf der Isolationsschicht 2 verbunden. Weiterhin sind die Elektrode 6 und Elektroden 3 und 9 durch eine Leiterbahn 11 leitend miteinander verbunden. Die Elektroden 4 und 7 sind an keine Leiterbahn angeschlossen. Sie sind über eine hochohmige Widerstandsschicht 15 miteinander und an das Halbleitersubstrat 1 über ihre Kapazität gekoppelt. Die Elektroden 5 und 8 bilden eine erste Folge. Die Elektroden 3» 6 und 9 bilden eine zweite Folge. Die Elektroden 4 und 7 bilden eine dritte Folge. Wenn die Elektroden der ersten und der zweiten Folge hochfrequenten Spannungsschwankungen unterworfen sind, ist das Potential V, der dritten Folge auf den zeitlichen Mittelwert

J ^(V1 - ^T2> ^dt

ν _a -L 3 ZT

der Spannungen V₁ und V₂ an der ersten und zweiten Folge stabilisiert. Bei niedrigen Frequenzen folgt das Potential der dritten Folge dem Mittelwert der-beiden Spannungen:

V₃ - (V₁ + V₂)/2.

In der Fig. 2 ist die Breite b des Ladungstransportkanales (transport channel) unter den Elektroden durch Strichlinien 12 angedeutet. Diese Breite b kann durch eine "channelstop-diffusion" oder Dickoxidisolierung festgelegt werden· Die Widerstandsschicht 15 ist über der gesamten Struktur der Fig. 2 aufgedampft.

VPA 9/110/4031

609886/0485

Im folgenden wird der Betrieb der erfindungsgemäßen Halbleiteranordnung näher an Hand der Fig. 3 erläutert, in der ein lineares CCD gezeigt ist. Die Ladungsspeicherung erfolgt unter der Elektrodenfolge, die die höchste Spannung gegen das Halbleitersubstrat 1 hat. Im statischen Fall sind das die er ste und die zweite Folge, die auch jeweils mit E^ und Ep bezeichnet sind· Ein Ladungstransport erfolgt dadurch, daß an die Elektroden der Folgen E^ und E« jeweils die Spannungen

₁ q _A , und V₂ « V₀ + V_A sin (u)t - tf)

angelegt werden, mit
V₀ = konstante Spannung,
V_A = konstante Amplitude,
ω = Kreisfrequenz, und
= Phasenwinkel.

Der sinusförmige Verlauf kann auch durch eine Rechteck- oder Trapez-Impulsform ersetzt werden. Bei genügend hoher Frequenz liegt dann an der dritten Folge, die auch mit E, bezeichnet wird, die Gleichspannung V, » Vq.

Die Widerstandsschicht 15 ist in der Fig. 3 schematisch durch Widerstände R und Kondensatoren C* angedeutet.

In der Fig. 4 ist der Potentialverlauf 0_ an der Grenzfläche Isolationsschicht 2 - Substrat 1 in Abhängigkeit von der Zeit t dargestellt, wobei zur Vereinfachung angenommen wurde

- ^V1

- ^T2

*·(3) * - ^V3
VPA 9/110/4031 609886/0485

mit (1), (2), (3) = Index, der auf die jeweilige Folge E₁, E₂ und E, verweist.

Bei einem η-leitenden Halbleitersubstrat 1 besteht die gespeicherte Ladung aus Defektelektronen, die sich an den Stellen höchsten Potentials sammeln. Die angelegte Spannung muß negativ sein, das heißt

^vo

so daß sich

l^Vol^{+ V}A^sin

ergibt, wobei 0_Q = - V_Q und 0_A = - V"_A angenommen ist.

Die Ladung Q wird dann von der Folge E₁ an die Folge Ep, von dieser an die Folge E, und dann wieder an die Folge E. weitergereicht, was in der Fig. 4 durch den dick gezeichneten Kurventeil und mit Q (E₁), Q (E₂) und Q (E^) angedeutet ist.

In der Fig. 3 ist durch eine Strichlinie 16 (Tiefe W) ein Zustand angedeutet, in dem die durch Φ angedeutete Ladung Q · sich im wesentlichen unter der Folge E₁ befindet, da an der Leiterbahn 10 gerade eine höhere Spannung liegt als an der Leiterbahn 11.

Wegen der geometrischen Anordnung der Elektrodenfolgen E₁, E₂ und E^ (vergleiche die Fig. 1 bis 3) bedeutet der Ladungsübergang einen Transport der Ladung entlang den Elektroden,

VPA 9/110/4031

609886/0485

und zwar in den Fig. 1 bis 3 von links nach rechts, da O «if« K angenommen wurde. Für T <& <f « Z TT erfolgt der Ladungstransport in den Fig. 1 bis 3 von rechts nach links.

Die Spannungen Δ V^₁, Δ V₁₂ und ^{Δ V}23 ^sinc* ^dat|ei die Potentialdifferenzen, die den Ladungsübergang bewirken. Wenn das CCD als Zeile einer zweidimensionalen Bildaufnahmematrix gedacht wird, die nach einer üblichen Fernsehnorm abgetastet wird, teilt sich der Betrieb folgendermaßen auf:

Speicherzeit 2 . 10 s (statischer Fall), Auslesezeit 10 s (dynamischer Fall), Umschaltzeit 10-⁷S,
Auslesefrequenz 10 MHz.

Während der Speicherzeit bleibt das CCD statisch. Die durch einfallendes Licht erzeugte Ladung wird zum Beispiel unter der Folge E. (oder E₂) gespeichert, wobei die übrigen Folgen E₂, E, durch geeignete Wahl der Spannungen V₂, V, für die Isolierung sorgen, Die Spannung V₁ wird so gewählt, daß die maximal mögliche Speicherladung der Transportkapazität entspricht. Dadurch wird die bekannte Erscheinung des "Blooming" durch Überbelichtung weitgehend verhindert.

Das Umschalten der Spannungen auf Transportbedingung erfolgt

—5
innerhalb von 10 s. In dieser Zeit muß eine Spannung an der Folge E, auf den für den Transport geeigneten Wert über die Widerstandsschicht 15 durch die Spannungen V₁ und V₂ gebracht werden. Danach wird mit einer Transportfrequenz von etwa 10 Hz die Ladung verschoben und am Ende der Kette ausgelesen. Hiermit sind die Bedingungen für den Widerstandswert R (Fig. 3) der Widerstandsschicht 15 gegeben.

VPA 9/110/4031

609886/0485

Die Zeitkonstante X der Folge E,

r_ ρ ρ
- κ · U^

muß sein

10""⁵ s >T > 10~⁷ s.

Dies führt zu folgenden Dimensionierungen (vergleiche Fig. 1): I₁ =4 /um, I₂ = 2 /um, d_W£J = 1 /um, d_QX = 0,5 wobei der spezifische Widerstand des Halbleitersubstrates 1 den Wert 1 SL cm hat.

Damit ist der spezifische Widerstand ^ der Widerstandsschicht auf 10⁶JI cm > <? > 10 Λ cm festgelegt.

Es gibt zahlreiche Halbleitermaterialien, die diese Bedingung erfüllen und leicht aufgedampft werden können, so zum Beispiel SiO, Si, GaAs, Sb₃S₃ usw.

Der richtige Widerstandswert kann dabei durch Dotierung mit Fremdstoffen schon während der Bedampfung eingestellt werden.

4 Patentansprüche
4 Figuren

VPA 9/110/4031

609886/0485

Claims

Patentansprüche

1.jLadungsgekoppelte Halbleiteranordnung mit einem Substrat aus Halbleitermaterial, auf dessen einer Oberfläche eine Isolationsschicht angebracht ist, auf der sich drei Folgen von Elektroden befinden, von denen jeweils eine Elektrode aus jeder Folge eine Gruppe bilden, unter der im Substrat eine asymmetrische Potentialwanne erzeugbar ist, dadurch gekennzeichnet, daß lediglich zwei Folgen (E,., E^) von Elektroden (3, 5, 6, 8, 9) zusammengeschaltet sind, und daß die dritte Folge (E,) von Elektroden (4, 7) an die beiden anderen Folgen (E^, E₂) durch eine hochohmige Widerstandsschicht (15) und an das Substrat (1) über ihre Kapazität (C,) gekoppelt ist.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß der spezifische Widerstand der Widerstandsschicht (15) zwischen 10 und 10 Ji cm beträgt.

3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Widerstandsschicht (15) aus dotiertem SiO oder Si oder GaAs oder Sb₃S₃ besteht.

4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3> dadurch gekennzeichnet, daß der Widerstandswert der Widerstandsschicht (15) durch entsprechende Dotierung einstellbar ist·

VPA 9/110/4031

609886/0485

-3-

Leerseite