DE2527323B2 - Multiplexer eines digitalen zeitmultiplex-uebertragungssystems mit einer von der eingangsseitigen beschaltung abhaengigen ausgangsbitrate - Google Patents

Description

Ia = k ■ in ■ η ■ ,'ι; + I,,

wenn //_:- der Informationsfluß am Eingang und /, die benötigte Kapazität für die Zusatzinformation ist.

Anhand der F i g. 2 bis 4 wird der erfindungsgemäße Multiplexer näher erläutert. Als Ausführiingsbeispiel ist in Fig. 2 die Prin;:ipschaltung für einen Multiplexer angegeben, der aus zwei Eingangsmultiplexern M 1 und M 2 besieht. Jeder Eingangsmultiplexer faßt die

Informationsflüsse // von /) Eingangssysiemen zusammen. Gleichzeitig wird der InformutionsfluU um die notwendige Zusatzinformation /,.auf

erhöht. Die Information wird in dem jeweiligen Speicher 5/' 1 bzw. SP2 zwischengespeichert, wobei die Speicherlän^c / abhängig von der Zahl Z der Bits pro Zusatzwort ist.

/ = .,/.',/ = ganze Zahl.

Eine Schallung RA, die ihren Takt aus einem im Multiplexer vorhandenen Taktoszillator Os/. bezieht, sorgt dafür, daß die Zusatzinformation an der richtigen Stelle in die Information der Eingangsmultiplexer eingefügt wird und steuert ebenfalls die Eingangsmultiplexer. Über eine Verbindung 57" werden von einem Codierer COD die entsprechenden Codeworte zur Rahmenbildung abgerufen. Beide Speicher SPl und SP2 erhalten dabei zur gleichen Zeit die gleichen Codeworte für die Rahmenerkennung. Die Codeworte für die Taktanpassung werden individuell pro Eingangssystem in die Speicher SPl, SP2 gegeben. Die weitere Verarbeitung der Signale in dem synchronen Ausgangsmultiplexer, der aus dem Teiler T, den Toren Π bis 7~4, den Invertern (71 und (72 sowie dem Flip-Flop FF besteht, wird anhand der Zeitdiagramme Fig. 3 bzw. F i g. 4 erläutert.

Bei Vollbeschaltung der Eingänge werden die Informationen von SP1 bzw. SP2 (F i g. 3) in den Toren T2 bzw. T3 mit dem durch den Teiler Terzeugten und im Tor Π invertierten Takt der halben Frequenz des Multiplextaktes verknüpft. Am Ausgang der Tore ergeben sich die Informationen entsprechend der Zeilen T2 und 7"3 in Fig. 3. Die durch das Tor 7*4 synchron zusammengefaßten Informationen werden in dem Flip-Flop Fh nochmals getaktet (Takt = Os/. in F i g. 3). Zum Ausgang des Multiplexers gelangen die Informationen FFQ. Der Informationsfluß beträgt

Bei Halbbeschaltung der Eingänge ergibt sich ein Informationsfluß von

wie in Fig.4 dargestellt. Die Bezeichnungen der einzelnen Impulszüge der F i g. 4 sind identisch den Bezeichnungen in F i g. 3.

Die Umschaltung auf die halbe Bitrate gegenüber Vollbeschallung wird dadurch erreicht, daß ζ. Β. durch Herausnehmen der Steckkarten des Eingangsmultiplexcrs Λ72 in F i g. 2 die Verbindung nach Masse über den Steckkontakt STunterbrochen wird. Der Ausgang des Inverters 1)2 erhält damit »0«-Po\ential und sperrt das

"> Tor 7*1, dessen Ausgang automatisch auf >>L« liegt. Damit wird erreicht, daß die Informationen SPi als NRZ-Signale der halben Multiplexfrequenz über die Tore T2 und Γ4 an den Speicher FFgelangen und daß außerdem über den Inverter LJ I der Ausgang des Tores

in Ti auf «/.«-Potential gehalten wird. Die Information FFQ am Ausgang des Multiplexers ist in diesem Falle eine NRZ-Information mit der halben Bitrate gegenüber Vollbeschaltung.

Die in den Eingangsmultiplexern MX in F i g. 2

ι '■ eingefügte Zusatzinformation wird in den beiden Speichern 5Fl und 5P2 derart überschrieben, daß im nachfolgenden synchronen Multiplexer in jedem Fall, unabhängig von der Beschallung der Eingangsmultiplexer Ml, die benötigten Codeworte zur Synchronisie-

-'Ii rung des Empfängers entstehen.

Bei geeigneter Wahl der Codeworte zur Rahmensynchronisierung sind weitere Verminderungen bei weniger als Halbbeschaltung möglich. Dabei ist jedoch zu bedenken, daß in den einzelnen Codewortcn bei m

-'"> Eingangsmultiplexern ;;) gleiche Bits zusammenstehen und daß die Länge der Codeworte

Z= r- m (r= 1,2,3...)

beträgt. Weiterhin ist eine Reduzierung des Informationsflusses nur für bestimmte m sinnvoll ( -, m = ganze

Zahl).

In der folgenden Tabelle sind einige Werte für den resultierenden Informationsfluß /, bei Teilbeschaltung r> gegenüber dem Informationsfluß /4 bei Vollbeschaltung angegeben, wenn von maximal m möglichen Eingangsmultiplexern m' Eingangsniultiplexer beschaltet werden.

Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Multiplexer eines digitalen Zeitmultiplex-Übertragungssystems, dadurch gekennzeichnet, daß die Multiplexbildung von im Vollausbau vorhandenen E = k m π Eingangssystemen in wenigstens zwei Stufen erfolgt, derart, daß die Informationsflüsse (li) einer im Zuge des Netzausbaues steigenden Anzahl von maximal π Eingangssystemen nacheinander in maximal m Eingangsmultiplexern (M 1) unter Vornahme der bei plesiochronen Eingangssystemen ggf. notwendigen Taktanpassung zu m Informationsflüssen (AiV zusammengefaßt werden, während in den nachgeschalteten Ausgangs- (M3) und gegebenenfalls k Zwischenmultiplcxern (M2) eine synchrone Zusammenfassung diesel Informationsflüsse (l,\')bk zu einem maximalen Informationsfluß von

l.\ = kmn li: + I/

(Iy = Zusatzinformation für die Taktanpassung) vorgenommen wird (Fi g. I).

2. Multiplexer nach Anspruch 1, dadurch gekennzeichnet, daß unter Wegfall der k Zwischenmultiplexer (k = m) bis zu 2 Eingangsmultiplexer (Ml) auf einen synchronen Ausgangsmultiplexer arbeiten, wobei in den beiden Eingangsmultiplexern der Informationsfluß η In um die zur Taktanpassung notwendige Zusatzinformation I, auf

Ia'= η Ir+ </:!,

erhöht wird(Fig. 2).

3. Multiplexer nach Anspruch 2, dadurch gekennzeichnet, daß die Eingangsmultiplexer (Ml) auf je einer Steckkarte untergebracht werden und durch Herausziehen einer Steckkarte eine Schaltung aktiviert wird, die am Ausgang des synchronen Ausgangsmultiplexers eine NRZ-Information mit der halben Bitrate gegenüber der Vollbeschaltung erscheinen läßt (F i g. 2).

4. Multiplexer nach Anspruch 2, dadurch gekennzeichnet, daß die in die Eingangsmultiplexer Mt in Fig. 2 eingefügte Zusatzinformation in den beiden Speichern 5Fl und SP2 derart überschrieben wird, daß im nachfolgenden synchronen Multiplexer in jedem Fall, unabhängig von der Beschallung der Eingangsmultiplexer (M 1), die benötigten Codeworte zur Synchronisierung des Empfängers entstehen.

Bei der Übertragung von digitalen Informationsflüssen, die sich durch Multiplexbildung im Zeitvielfach aus mehreren Informationsflüssen niederer Geschwindigkeit ergeben, geht man bisher davon aus, daß die Ausgangsbitrate des Multiplexers unabhängig von der Beschallung der Eingänge ist Dies führt dazu, daß auch bei nur teilweiser Beschallung eines Multiplexers die Multiplex-Übertragungsstrecke stets für die Übertragung mit einer Bitrate auszulegen ist, die erst bei voller Beschallung des Multiplexers notwendig wird.

Der Nachteil eines solchen Multiplexers liegt darin, daß z. B. bei der Übertragung über Kabel der maximale Abstand zwischen zwei Regenerativverstärkern unabhängig von der tatsächlich notwendigen Bitrate immer nach der konstanten Ausgangsbitrate des Multiplexers l ist.

•Ti

Für die Übertragung über Richlfunksysteme ist die benötigte Sendeleistung eine Funktion der Bandbreite und damit der zu übertragenden Bitrate. Da speziell bei seh·· hohen Trägerfrequenzen nicht beliebig große Sendeleistungen zur Verfügung stehen, ist ein Multiplexer wünschenswert, der auch kleinere Ausgangsbitraten als seine maximale Ausgangsbitrate liefern kann.

Die vorliegende Erfindung hat daher die Aufgabe, einen digital arbeitenden Multiplexer anzugeben, dessen Ausgangsbitrate sich mit der eingangsscitigen Beschallung ändert. Wichtig ist dabei, daß das Konzept die plesiochrone Multiplexbildung zuläßt.

Die Aufgabe wird mit den im Patentanspruch I angegebenen Mitteln gelöst. Weiterbildungen ergeben sich aus den Unteransprüchen.

Die Anpassung der Ausgangsbitrate an die infolge der Beschallung benötigte Bilrate wird also dadurch ermöglicht, daß der Multiplexer in Form von mehreren Untermultiplexern mit gegebenenfalls Taktanpassung und mehreren nachfolgenden synchronen Multiplexern aufgebaut wird. Der schaltungstechnische Aufwand wird hierdurch nicht oder nur unwesentlich größer als bei einem Multiplexsystem, das sämtliche Informationsflüsse der Eingangssysteme nach der Taktanpassung wie bisher in nur einem synchronen Multiplexer zusammenfaßt. Weiterhin ist zu bedenken, daß bei höheren Bitraten aus technischen Gründen ein Multiplexer ohnehin mehrere Untermultiplexer enthalten wird.

Im folgenden wird anhand von vier Figuren und einer Tabelle der erfindungsgemäße Multiplexer beispielsweise näher erläutert.

Fig. 1 zeigt eine prinzipielle Darstellung des Multiplexers;

Fig. 2 zeigt das Blockschaltbild eines Ausführungsbeispieles;

Fig.3 zeigt das Impulsdiagramm bei voller Bcschaltung;

Fig. 4 zeigt das Impulsdiagramm bei Halbbcschaltung.

Ein digitaler Multiplexer für höhere Übertragungsgeschwindigkeiten kann gemäß Fig. 1 aus mehreren Untermultiplexern aufgebaut werden. Als Beispiel ist der Aufbau für einen derartigen Multiplexer dargestellt, der an den η Eingängen jedes Eingangsmultiplexers M1 Informationsflüsse /_/: zur Weiterverarbeitung zuläßt. Im Teil Ml des Eingangsmultiplexers wird zweckmäßigerweise eine gegebenenfalls notwendige Taktanpassung vorgenommen. Die Informationsflüsse // an den Ausgängen der in Eingangsmultiplexer M1 werden dann in einem synchronen Zwischenmultiplexer M 2 zusammengefaßt. M3 ist ebenfalls ein synchroner Multiplexer, der die Informationsflüsse von k Zwischenmultiplexern verarbeitet. Die für die Rahmenbildung notwendige Zusatzinformation kann beliebig in den Stufen Ml bis M3 des Multiplexers in den Informationsfluß eingefügt werden. Ein derartiger Multiplexer für E = k-m-n Eingangssysteme liefert am Ausgang einen Informationsfluß von