DE2518090C2 - ARRANGEMENT FOR MEASURING THE TIME BETWEEN TWO PULSES - Google Patents
ARRANGEMENT FOR MEASURING THE TIME BETWEEN TWO PULSESInfo
- Publication number
- DE2518090C2 DE2518090C2 DE19752518090 DE2518090A DE2518090C2 DE 2518090 C2 DE2518090 C2 DE 2518090C2 DE 19752518090 DE19752518090 DE 19752518090 DE 2518090 A DE2518090 A DE 2518090A DE 2518090 C2 DE2518090 C2 DE 2518090C2
- Authority
- DE
- Germany
- Prior art keywords
- arrangement
- pulse
- pulses
- shift register
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
Die Erfindung betrifft eine Anordnung zur Messung der Zeit zwischen zwei Impulsen, von denen der erste Impuls eine Steuerschaltung der Anordnung in einen ersten Schaltzustand bringt und der zweite Impuls die Steuerschaltung in einen zweiten Schaltzustand umschaltet, und in welcher Anordnung die Steuerschaltung auf eine Vergleichsfrequenzanordnung derart einwirkt, daß im ersten Schaltzustand der Steuerschaltung die Impulse einer Vergleichsimpulsfrequenz in einen auslesbaren Zähler der Anordnung gelangen.The invention relates to an arrangement for measuring the time between two pulses, the first of which Pulse brings a control circuit of the arrangement into a first switching state and the second pulse the Control circuit switches to a second switching state, and the arrangement in which the control circuit acts on a comparison frequency arrangement in such a way that in the first switching state of the control circuit the Pulses of a comparison pulse frequency get into a readable counter of the arrangement.
Eine derartige Anordnung ist aus der Nachrichtentechnischen Zeitschrift NTZ 23 (1970), S. 433, bekannt. Die bekannte Anordnung enthält eine Und-Schaltung als Torschaltung, an deren Ausgang ein Zähler für die die Torschaltung durchlaufenden Taktimpulse einer Vergleichs- oder Meßimpulsfrequenz mit einer nachgeschalteten Anzeigevorrichtung angeschlossen ist. Ein Flipflop, das von einem Startimpuls an seinem einen Eingang gesetzt wird und das von einem Stoppimpuls an seinem anderen Eingang rückgestellt wird, steuert die Torschaltung. Mit der bekannten Anordnung wird die Zeit zwischen dem Beginn des Startimpulses und dem Beginn des Stoppimpulses gemessen. Nachteilig an dieser Anordnung ist jedoch, daß der Startimpuls und der Stoppimpuls nicht Impulse eines Impulszuges beliebiger Impulszahl sein können.Such an arrangement is known from the communications journal NTZ 23 (1970), p. 433. The known arrangement contains an AND circuit as a gate circuit, at the output of which a counter for the the gate circuit passing through clock pulses of a comparison or measurement pulse frequency with a downstream Display device is connected. A flip-flop that is triggered by a start pulse on its one Input is set and which is reset by a stop pulse at its other input, controls the Gate switching. With the known arrangement, the time between the beginning of the start pulse and the Start of the stop pulse measured. The disadvantage of this arrangement, however, is that the start pulse and the stop pulse cannot be a pulse train of any number of pulses.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art anzugeben, die geeignet ist, zu einem beliebig wählbaren Zeitpunkt den Abstand zweier benachbarter Impulse eines beliebig langen Impulszuges zu messen. Außerdem soll die Anordnung bei einem einfachen Aufbau zuverlässig funktionieren. Voraussetzung für eine genügend genaue Messung des Impulsabstandes ist für derartige Anordnungen, daß die Frequenz des Impulszuges wesentlich kleiner ist als die Vergleichsimpulsfrequenz.The invention is based on the object of specifying an arrangement of the type mentioned above, which is suitable, at any selectable time, the distance between two adjacent pulses of any one to measure a long pulse train. In addition, the arrangement should be reliable with a simple structure function. A prerequisite for a sufficiently accurate measurement of the pulse spacing is for such arrangements, that the frequency of the pulse train is significantly smaller than the comparison pulse frequency.
Nach der Erfindung wird diese Aufgabe dadurch gelöst daß die Steuerschaltung ein wenigstens zweistufiges rücksetzbares Schieberegister ist. dessen Dateneingang an eine dem Signalpegel entsprechende Gleichspannungsquelle angeschlossen .st, und an dessen Schiebetakteingang die Vorder- oder Rückflanke der ImDUlSe der zu messenden Impulsfrequenz jeweils den nächsten Schaltzustand des Schieberegisters einstellen, wen- am Rückstelleingang des Schieberegisters kein Signal anliegt, daß ferner die erste und die zweite Schiebestufe des Schieberegisters einen Ausgang aufweisen und die beiden Ausgänge zueinander invertiert sind und an die Freigabeeingänge der Vergleichsfrequenzanordnung angeschlossen sind. Diese Vergleichsanordnung kann in einer vorteilhaften Ausbildung der Erfindung eine Torschaltung sein, z. B. eine Und-Schaltung mit drei Eingängen, von denen zwei Eingänge die Freigabeeingä..ge sind und der dritte Eingang der Eingang für die Vergleichsimpulsfrequenz ist In einer anderen vorteilhaften Ausbildung der Erfindung ist die Vergleichsfrequenzanordnung ein ein- und ausschaltbarer Impulsgenerator.According to the invention, this object is achieved in that the control circuit is an at least two-stage resettable shift register. whose data input is connected to a DC voltage source corresponding to the signal level, and to its shift clock input the leading or trailing edge of the ImDU l S e of the pulse frequency to be measured set the next switching state of the shift register if there is no signal at the reset input of the shift register that further the first and the second shift stage of the shift register have an output and the two outputs are inverted to one another and are connected to the enable inputs of the comparison frequency arrangement. This comparison arrangement can be a gate circuit in an advantageous embodiment of the invention, for. B. an AND circuit with three inputs, two of which are the release inputs and the third input is the input for the comparison pulse frequency. In another advantageous embodiment of the invention, the comparison frequency arrangement is a pulse generator that can be switched on and off.
in vielen Fällen ist die Vergleichsimpulsfrequenz eine mehrfache Zehnerpotenz der Frequenzeinheit, z.B. 1000 Hz. Der Impulsabstand kann dann an der Anzeigevorrichtung in Bruchteilen einer Sekunde abgelesen werden, z. B. in Millisekunden. In anderen Fällen soll durch eine derartige Messung jedoch nur festgestellt werden, in welchen von einer Reihe festgelegter Frequenzbereiche die Frequenz eines Impulszuges fällt. Dazu ist es oft vorteilhaft, eine andere, nicht auf der Sekundenbasis beruhende Vergleichsimpulsfrequenz zu wählen.in many cases the comparison pulse frequency is a Multiple powers of ten of the frequency unit, e.g. 1000 Hz. The pulse spacing can then be based on the Display device can be read in fractions of a second, e.g. B. in milliseconds. In other Cases, however, should only be determined by such a measurement, in which of a series defined frequency ranges the frequency of a pulse train falls. To this end, it is often advantageous to use another, Comparison pulse frequency not based on the seconds to choose.
Mit einer Anordnung gemäß der Erfindung sind insbesondere folgende Vorteile zu erzielen:With an arrangement according to the invention, the following advantages in particular can be achieved:
Mit der Wegnahme des Sperrsignals am Rückstelleingang der Anordnung kann der Meßzeitpunkt beliebig gewählt werden. Der Impulszug, aus dem der Abstand zweier Impulse gemessen werden soll, kann beliebig lang sein Nach der Meßfreigabe löst der Impulszug den Meßvorgang selbsttätig aus und stoppt ihn auch wieder selbsttätig Als Schieberegister kann ein handelsübliches Bauelement von beliebiger Stufenzahl verwendet werden oder aber es kann aus ebenfalls handelsüblichen taktflankengesteuerten D-Flipflop gebildet werden.With the removal of the blocking signal at the reset input of the arrangement, the measurement time can be arbitrary to get voted. The pulse train from which the distance between two pulses is to be measured can be arbitrary long After the measurement has been released, the pulse train triggers the measurement process automatically and stops it again automatic A commercially available component with any number of stages can be used as the shift register or it can also be formed from commercially available clock edge-controlled D flip-flops.
In der nachfolgenden Beschreibung wird die Erfindung an Hand zweier Ausführungsbeispiele näher erläutert. In der Zeichnung zeigtIn the following description the invention will be described explained in more detail using two exemplary embodiments. In the drawing shows
Fig 1 eine zur Messung der Zeit zwischen zwei benachbarten Impulsen eines Impulszuges vorgesehene Anordnung gemäß der Erfindung mit einer Und-Schal-1 shows a measurement of the time between two adjacent pulses of a pulse train provided Arrangement according to the invention with an and-scarf
tung als Torschaltung für die Vergleichsimpulsfrequenz.device as a gate circuit for the comparison pulse frequency.
Fig.2 eine zur Messung der Zeit zwischen zwei benachbarten Impulsen eines Impulszuges vorgesehene Anordnung gemäß der Erfindung mit einem ein- und ausschaltbaren Generator für die Vergleichsimpulsfrequenz. Fig.2 one for measuring the time between two adjacent pulses of a pulse train provided arrangement according to the invention with one and Switchable generator for the comparison pulse frequency.
Die in Fig. 1 dargestellte Anordnung zur Messung zweier benachbarter Impulse aus einem Impulszug enthält ein zweistufiges Schieberegister 1, eine Und-Schaltung 2 als Torschaltung und einen Zähler 3 in bekannter Ausführung, dem eine Anzeigevorrichtung 4 nachgeschaltet ist Der Dateneingang D ist fest mit einer Gleichspannungsquelle 5 verbunden, deren Ausgangsspannung der Höhe des Signalpegels entspricht Der Ausgang einer zweiten Gleichspannungsquelle 6 ist über einen Schalter 7 mit dem Rückstellausgang R des Schieberegisters 1 verbunden und liefert in geschlossenem Zustand des Schalters 7 eine Sperrspannung an diesen Rückstelleingang R. The arrangement shown in Fig. 1 for measuring two adjacent pulses from a pulse train contains a two-stage shift register 1, an AND circuit 2 as a gate circuit and a counter 3 in a known design, which is followed by a display device 4. The data input D is fixed to a DC voltage source The output of a second DC voltage source 6 is connected via a switch 7 to the reset output R of the shift register 1 and, when the switch 7 is closed, supplies a blocking voltage to this reset input R.
Der Ausgang A 1 des Schieberegisters 1 ist der Ausgang der ersten Schiebestufe, der Ausgang A 2' ist der invertierte Ausgang der zweiten Schiebestufe. Im gesperrten Zustand des Schieberegisters, in dem rm Rückstelleingang Ädes Schieberegisters ein Sperrsignal liegt, tritt an allen normalen Ausgängen des Schieberegisters kein Ausgangssignal auf während an allen invertierten Ausgängen ein Signalpegel erscheint. Somit sind am ersten Ausgang A 1 des Schieberegisters kein Signalpegel und am zweiten Ausgang A T ein Signalpegel enthalten. Die Ausgänge des Schieberegisters sind mit je einem Eingang Ei und E2 der Und-Schaltung 2 verbunden. Am dritten Eingang E 3 der Und-Schaltung liegt eine Leitung 8, auf der die Impulsvergleichsfrequenz f\ vorhanden ist. Die Und-Schaltung 2 ist für die Vergleichsimpulsfrequenz /V als Torschaltung nur geöffnet wenn an den Freigabeeingängen £1 und E 2 der Und-Schaltung ein Signalpegel anliegt.The output A 1 of the shift register 1 is the output of the first shift stage, the output A 2 ' is the inverted output of the second shift stage. In the locked state of the shift register, in which there is a locking signal at the reset input A of the shift register, no output signal occurs at all normal outputs of the shift register, while a signal level appears at all inverted outputs. Thus, no signal level is contained at the first output A 1 of the shift register and a signal level is contained at the second output AT. The outputs of the shift register are each connected to an input Ei and E2 of the AND circuit 2. At the third input E 3 of the AND circuit there is a line 8 on which the pulse comparison frequency f \ is present. The AND circuit 2 is only open as a gate circuit for the comparison pulse frequency / V if a signal level is present at the enable inputs £ 1 and E 2 of the AND circuit.
Das Sperrsignal am Rückstelleingang R des Schieberegisters verhindert daß die an den Schiebetakteingang Tgelangenden Impulse des zu messenden Impulszuges 9 im Schieberegister eine Wirkung auslösen können. Sobald jedoch der Schalter 7 geöffnet wird und das Sperrsignal am Rückstelleingang R des Schieberegisters wegfällt, schaltet z. B. die Vorderflanke des nach der Entsperrung ankommenden Impulses des zu messenden Impulszuges das Schieberegister in den ersten Schaltzustand. Die erste Stufe des Schieberegisters übernimmt dabei den am Dateneingang D bestehenden Signalpegel an ihren Ausgang A 1 während der Zurtand der zweiten Stufe unverändert bleibt Beide Ausgänge A 1 und A 2' des Schieberegisters führen nun Signalpegel, der an die Freigabeeingänge Et und £"2 der Und-Schaltung gelangt und die Und-Schaltung für die Vergleichsimpulsfrequenz durchlässig macht Die Impulse der Vergleichsimpulsfrequenz gelangen nun in den Zähler 3. Die Vorderflanke des nächsten Impulses des zu messenden Impulszuges am Schiebetakteingang Γ des Schieberegisters 1 überführen den Zustand der ersten Stufe in die zweite Stufe des Schieberegisters, während die erste Stufe wieder den Zustand des Dateneinganges einnimmt. Dadurch führt nur noch der Ausgang A 1 der ersten Stufe einen Signalpegel, während am Ausgang A 2' der zweiten Stufe kein Signalpegel mehr auftritt. Das hat zur Folge, daß die Und-Schaltung 2 den Durchlaß der Impulse der Vergleichsimpulsfrequenz sperrt. Die Impulsflanken der folgenden Impulse des zu messenden Impulszuges lösen die gleichen Schiebevorgänge im Schieberegister aus wie die Impulsflanke des zweiten freigegebenen Impulses, so daß am Ausgang des Schieberegisters der bestehende Zustand erhalten bleibt Der Zähler 3 enthält die zwischen den beidenThe blocking signal at the reset input R of the shift register prevents the pulses of the pulse train 9 to be measured reaching the shift clock input T from being able to trigger an effect in the shift register. However, as soon as the switch 7 is opened and the locking signal at the reset input R of the shift register disappears, z. B. the leading edge of the pulse of the pulse train to be measured, arriving after the unlocking, puts the shift register in the first switching state. The first stage of the shift register takes over the existing at the data input D signal level at its output A 1 during the Zurtand the second stage remains unchanged Both outputs A 1 and A 2 'of the shift register now perform signal level to the enable inputs Et and £ "2 The AND circuit arrives and the AND circuit makes the comparison pulse frequency permeable.The pulses of the comparison pulse frequency now reach counter 3. The leading edge of the next pulse of the pulse train to be measured at the shift clock input Γ of the shift register 1 transfers the state of the first stage to the second stage of the shift register, while the first stage resumes the status of the data input. As a result, only output A 1 of the first stage carries a signal level, while no signal level occurs at output A 2 'of the second stage -Circuit 2 blocks the passage of the pulses of the comparison pulse frequency of the following pulses of the pulse train to be measured trigger the same shift processes in the shift register as the pulse edge of the second enabled pulse, so that the existing state is retained at the output of the shift register. The counter 3 contains the between the two
S ersten Impulsflanken durch die Und-Schaltung 2 übertragene Anzahl Impulse der Vergleichsimpulsfrequenz und zeigt diese in der Anzeigevorrichtung 4 an.S first pulse edges transmitted by the AND circuit 2 number of pulses of the comparison pulse frequency and displays them in the display device 4.
Mit dem Schließen des Schalters 7 gelangt wieder das Sperrsignal an den Rückstelleingang R des Schieberegisters, das dadurch wieder in den Anfangsschaltzustand gesetzt wird und für eine neue Messung befreit ist. Der Zustand des Zählers und damit der Anzeigevorrichtung bleibt bis zu einem neuerlichen Meßvorgang erhalten.When the switch 7 is closed, the blocking signal is sent again to the reset input R of the shift register, which is thereby set back to the initial switching state and is released for a new measurement. The state of the counter and thus of the display device is retained until a new measuring process is carried out.
Bei dem in F i g. 2 dargestellten Ausführungsbeispiel einer Anordnung zur Messung der Zeit zwischen zwei impulsen eines Impulszuges steuern die Ausgänge A 1 und A 2' des Schieberegisters 1 direkt einen ein- und ausschaltbaren Impulsgenerator 10 für die Vergleichsimpulsfrequenz fv. An den Ausgang des impulsgenera- tors ist wieder ein bekannter Zähler 3 mit einer nachgeschalteten Anzeigevorrichtung 4 angeschlossen. Der Impulsgenerator 10 schwingt nur, wenn an den beiden Freigabeeingängen Fl und £2 seiner vorgeschalteten Und-Schaltung 11 ein Signalpegel anliegt.In the case of the FIG. 2 illustrated embodiment of an arrangement for measuring the time between two pulses of a pulse train, the outputs A 1 and A 2 'of the shift register 1 directly control a pulse generator 10 for the comparison pulse frequency fv that can be switched on and off. A known counter 3 with a downstream display device 4 is again connected to the output of the pulse generator. The pulse generator 10 only oscillates when a signal level is applied to the two release inputs F1 and £ 2 of its upstream AND circuit 11.
Das Schieberegister 1 ist in dem dargestellten Ausführungsbeispiel aus zwei taktflankengesteuerten D-Flipflop 12 und 13 gebildet. Der Dateneingang D des ersten D-Flipflop 12 ist mit der Gleichspannungsquelle 5 verbunden, deren Ausgangsspannung dem Signalpegel entspricht. Am nicht invertierten Ausgang Q des ersten D-Flipflops 12 ist der Dateneingang D des zweiten D-Flipflops 13 und der Freigabeeingang £1 des Impulsgenerators 10 angeschlossen. Der zweite Freigabeeingang £2 des Impulsgenerators ist mit dem invertierten Ausgang Q' des zweiten D-Flipflops 13 verbunden. Die Rückstelleingänge R der beiden D-Flipflop liegen zueinander parallel über den Schalter 7 ebenfalls an der Gleichspannungsquelle 5. Die Impulse des zu messenden Impulszuges 9 schließlich gelangen an die parallelgeschalteten Takteingänge der beiden D-Flipflop 12 und 13.In the exemplary embodiment shown, the shift register 1 is formed from two edge-controlled D flip-flops 12 and 13. The data input D of the first D flip-flop 12 is connected to the DC voltage source 5, the output voltage of which corresponds to the signal level. The data input D of the second D flip-flop 13 and the release input £ 1 of the pulse generator 10 are connected to the non-inverted output Q of the first D flip-flop 12. The second release input £ 2 of the pulse generator is connected to the inverted output Q 'of the second D flip-flop 13. The reset inputs R of the two D flip-flops are parallel to each other via the switch 7, also at the DC voltage source 5.
Die Takteingänge T der D-Flipflop sind so lange gesperrt, so lange über den geschlossenen Schalter 7 die Spannung der Gleichspannungsquelle 5 als Sperrsignal an den Rückstelleingängen der D-Flipflop liegt. In diesem Zustand ist nur an den invertierten Ausgängen <?'der D-Flipflop ein Signalpegel vorhanden, so daß nur ein Freigabeeingang des Impulsgenerators 10 einen Signalpegel erhält und der Impulsgenerator ausgeschaltet ist. Desgleichen liegt nur am Dateneingang des ersten D-Flipflops 12 ein Signalpegel. Nach Aufhebung der Sperrung der D-Flipflop überträgt die Vorderflanke des ersten Impulses des zu messenden Impulszuges den Zustand am Dateneingang des ersten Impulsflipflops auf dessen nicht invertierten Ausgang Q. Dadurch führen beide mit den Freigabeeingängen des Impulsgenerators 10 verbundene Ausgänge der D-Flipflops ein Pegelsignal und schalten gemeinsam den Impulsgenerator ein. Da nun am Dateneingang des zweiten D-Flipflops ebenfalls ein Signalpegel liegt verschwindet nach der Vorderflanke des folgenden Impulses des zu messenden Impulszuges 9 das Pegelsignal am invertierten Ausgang Q' des zweiten D-Flipflop 13, wodurch nur noch an einem Freigabeeingang des Impulsgenerators ein Signalpegel anliegt und der Impulsgenerator in den schwingungslosen Zustand zurückgeschaltet wird. Der Zustand der D-Flipflops ändert sich durch die folgenden Impulse nicht mehr. Die Anzahl der Impulse, die vomThe clock inputs T of the D flip-flop are blocked as long as the voltage of the DC voltage source 5 is applied as a blocking signal to the reset inputs of the D flip-flop via the closed switch 7. In this state, a signal level is only present at the inverted outputs <? 'Of the D flip-flop, so that only one enable input of the pulse generator 10 receives a signal level and the pulse generator is switched off. Likewise, there is only a signal level at the data input of the first D flip-flop 12. After the disabling of the D flip-flop is canceled, the leading edge of the first pulse of the pulse train to be measured transmits the status at the data input of the first pulse flip-flop to its non-inverted output Q. As a result, both outputs of the D flip-flops connected to the release inputs of the pulse generator 10 carry a level signal and switch on the pulse generator together. Since there is also a signal level at the data input of the second D flip-flop, the level signal at the inverted output Q 'of the second D flip-flop 13 disappears after the leading edge of the following pulse of the pulse train 9 to be measured, which means that a signal level is only present at an enable input of the pulse generator and the pulse generator is switched back to the vibration-free state. The state of the D flip-flops does not change any more as a result of the following pulses. The number of pulses sent by the
Impulsgenerator 10 während dessen Schwingungszeit zwischen den Vorderflanken zweier benachbarter Impulse des zu messenden Impulszuges 9 erzeugt wurden, werden im Zähler 3 gezählt und in der Anzeigevorrichtung 4 angezeigtPulse generator 10 during its oscillation time between the leading edges of two adjacent ones Pulses of the pulse train 9 to be measured were generated, are counted in the counter 3 and in the Display device 4 displayed
Hierzu 1 Blatt Zeichnungen 1 sheet of drawings
Claims (4)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19752518090 DE2518090C2 (en) | 1975-04-23 | 1975-04-23 | ARRANGEMENT FOR MEASURING THE TIME BETWEEN TWO PULSES |
| AT216776A AT356009B (en) | 1975-04-23 | 1976-03-24 | CONTROL CIRCUIT TO MEASURE TIME BETWEEN TWO PULSES |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19752518090 DE2518090C2 (en) | 1975-04-23 | 1975-04-23 | ARRANGEMENT FOR MEASURING THE TIME BETWEEN TWO PULSES |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2518090B1 DE2518090B1 (en) | 1976-04-08 |
| DE2518090C2 true DE2518090C2 (en) | 1976-11-25 |
Family
ID=5944813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752518090 Expired DE2518090C2 (en) | 1975-04-23 | 1975-04-23 | ARRANGEMENT FOR MEASURING THE TIME BETWEEN TWO PULSES |
Country Status (2)
| Country | Link |
|---|---|
| AT (1) | AT356009B (en) |
| DE (1) | DE2518090C2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3231358A1 (en) * | 1982-08-24 | 1984-03-01 | Robert Bosch Gmbh, 7000 Stuttgart | Device for determining the transit time of objects through a prescribed measurement section |
-
1975
- 1975-04-23 DE DE19752518090 patent/DE2518090C2/en not_active Expired
-
1976
- 1976-03-24 AT AT216776A patent/AT356009B/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AT356009B (en) | 1980-04-10 |
| DE2518090B1 (en) | 1976-04-08 |
| ATA216776A (en) | 1979-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CH386559A (en) | Circuit arrangement for digital measurement of the phase angle between two oscillations of the same frequency | |
| DE2518090C2 (en) | ARRANGEMENT FOR MEASURING THE TIME BETWEEN TWO PULSES | |
| DE2608741A1 (en) | ARRANGEMENT AND PROCEDURE FOR INDICATING A TRANSITION FROM ONE LEVEL TO ANOTHER LEVEL IN A 2-LEVEL LOGIC SIGNAL | |
| DE2603694A1 (en) | Electronic counter for summing pulsed measurement values - operates with sources giving measurement values in different ranges using clock and address generators with coupled astable flip flops | |
| DE3226032C2 (en) | Gate circuit arrangement for an electronic counter | |
| DE2722981A1 (en) | Binary signal digital filter - has up=down delay counter responding to different binary input stages and blocking when given count is reached | |
| DE2748075A1 (en) | CIRCUIT ARRANGEMENT FOR REDUCING THE SINGLE-PHASE TIME OF A PHASE CONTROL LOOP TO THE PHASE POSITION OF INPUT SIGNALS | |
| DE3240891C2 (en) | Counting circuit for measuring time intervals | |
| DE2424816A1 (en) | Noise immunity cct. for circuits exposed to noise from contact chatter - has two bistable flip-flops to suppress noise during clock pulses | |
| DE2813451A1 (en) | Clock pulse controlled interrogation device for switches - has shift register storing switch states, connected to second register storing present and past states | |
| DE2142053A1 (en) | Time selection circuit | |
| DE2945998C3 (en) | Electronic measuring device for measuring the characteristic values of pulses and pulse trains as well as for comparing the characteristic values of simultaneously occurring pulse trains | |
| DE1141683B (en) | Circuit arrangement for testing pulse train generators in telecommunications technology, in particular number switches | |
| DE1217442B (en) | Method and device for subtracting pulse trains using forward counters | |
| DE2141555C (en) | Circuit arrangement for displaying the time intervals between recurring start and stop signals | |
| DE1566782B1 (en) | Procedure for testing pulse-operated circuits and circuit arrangements for its implementation | |
| DE2806703A1 (en) | Digital multiple pulse delay circuit - has input pulses applied via logic to shift register comprising two flip=flops and negator and clock input | |
| DE1168952B (en) | Circuit arrangement for monitoring a pulse train | |
| DE3042816C1 (en) | Program sequence control | |
| DE2828527A1 (en) | Digital phase multiplier circuit for control devices - has store and two counters, with comparator between store and second counter | |
| DE1299023B (en) | Electronic frequency divider with adjustable division ratio, to which pulse gate circuits are interposed to mask out one or more counting pulses | |
| DE1163446B (en) | Circuit arrangement for digital measurement of the phase angle between two oscillations of the same frequency | |
| DE2842350A1 (en) | Clock-pulse train monitoring circuit - compares input clock pulse train pattern with stored control train pattern to detect differences | |
| DE1448976B1 (en) | Process for preventing incorrect measurements in the digital azimuth measurement by phase comparison according to the start-stop method in the Tacan system and circuits for carrying out the process | |
| DD146212A1 (en) | CIRCUIT ARRANGEMENT FOR DIGITAL WALKING MEASUREMENT IN A CROWNED INTELLIGENT RANGE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E77 | Valid patent as to the heymanns-index 1977 | ||
| 8339 | Ceased/non-payment of the annual fee |