DE2722981A1

DE2722981A1 - Binary signal digital filter - has up=down delay counter responding to different binary input stages and blocking when given count is reached

Info

Publication number: DE2722981A1
Application number: DE19772722981
Authority: DE
Inventors: Werner Ing Grad Ernst
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-05-20
Filing date: 1977-05-20
Publication date: 1978-11-23
Also published as: JPS53145459A; DE2722981B2

Abstract

The digital filter, for binary signals, has a clocked counter delaying the input signal and produces an output signal when the input signal's duration is greater than the counter's delay time. The counter (ZRZ) is bidirectional, counting up for one binary input state and down for the other state. When a given count is reached, counting stops. Two changeover gates (KG) are connected between the counter's up and down inputs and the clock and input. A bistable flip flop (BK1) connects the counter's two outputs to a single output terminal.

Description

Digitales Filter für binäre SignaleDigital filter for binary signals

Die Erfindung betrifft ein digitales Filter gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a digital filter according to the preamble of claim 1.

Eine bekannte derartige Anordnung, die in der DT-AS 24 15 564 beschrieben ist, enthält als Zähler ein Schieberegister, dem die Taktimpulse als Schiebeimpulse zugeführt sind. Die Ausgänge der einzelnen Registerstufen sind über ein Koinzidenzglied verknüpft, das nur dann ein Ausgangssignal abgibt, wenn die Dauer der Eingangs impulse mindestens gleich der Verzögerungszeit des Schieberegisters ist. Eine solche Anordnung hat den Nachteil, daß die Eingangssignale um die Verzögerungszeit des Schieberegisters verkürzt werden und daß Störimpulse, welche in einen Impuls eingeblendet sind, die Unterdrückung des eesamten Nutzimpulses bewirken können.A known arrangement of this type, which is described in DT-AS 24 15 564 contains a shift register as a counter to which the clock pulses are used as shift pulses are supplied. The outputs of the individual register levels are via a coincidence element linked, which only emits an output signal if the duration of the input pulses is at least equal to the delay time of the shift register. Such an arrangement has the disadvantage that the input signals by the delay time of the shift register be shortened and that glitches which are superimposed in a pulse that Can cause suppression of the entire useful pulse.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein digitales Filter zu schaffen, das die Nachteile der bekannten Anordnung nicht aufweist und Störsignale zuverlässiger unterdrükken kann.The present invention is based on the object of a digital To create a filter that does not have the disadvantages of the known arrangement and Can suppress interfering signals more reliably.

Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnahmen gelöst. Die neue Anordnung arbeitet in der Weise, daß der Zweirichtungszähler nach einem Wechsel des Eingangssignals in einer bestimmten, von der Richtung des Signalwechsels abhängigen Richtung die Taktimpulse zäfit. Ist der Signalwechsel durch einen Störimpuls verursacht, dessen Dauer kürzer als die Zeit ist, in welcher sich der Zählerstand vom einen vorgegebenen Stand bis zum anderen ändert, das ist die Verzögerungszeit des Zählers, SO zahlt der Zähler nach dem Störimpuls in umgekehrter Richtung bis zum Erreichen des Ausgangsstandes. Auf diese Weise werden die Störimpulse nicht aufintegriert, sondern der Zähler läuft nach Beendigung des Störimpulses in seine Ausgangsstellung zurück.According to the invention, this task with the in the characterizing part of claim 1 specified measures solved. The new arrangement works in the Way that the bidirectional counter after a change of the input signal in a determined the direction of the clock pulses depending on the direction of the signal change zäfit. If the signal change is caused by an interference pulse whose duration is shorter than is the time in which the counter reading changes from a given reading to other changes, that is the delay time of the counter, SO the counter pays the interference pulse in the opposite direction until the starting point is reached. on In this way, the interference pulses are not integrated, but the counter runs after the end of the glitch back to its starting position.

Die Zählrichtung des Zweirichtungszählers kann unmittelbar mit dem Eingangssignal gesteuert sein. Vorteilhaft ist aber dem Zweirichtungszähler ein Umschalter vorgeschaltet, dem die Taktimpulse zugeführt sind und der vom Eingangssignal so gesteuert ist, daß die Taktimpulse im einen Signalzustand des Eingangssignals auf den Eingang des Zweirichtungszählers für Vorwärts zählen und im anderen Signalzustand auf den Eingang des Zweirichtungszählers für Rückwärtszählen zuführbar sind.The counting direction of the bidirectional counter can be set directly with the Input signal controlled. However, the bidirectional counter is advantageous Upstream changeover switch to which the clock pulses are fed and that of the input signal is controlled so that the clock pulses in a signal state of the input signal on the input of the bidirectional counter for counting up and in the other signal state can be fed to the input of the bidirectional counter for down counting.

Zweckmäßig gibt der Zähler bei Erreichen eines vorgegebenen Zählerstandes einen Impuls, z. B. einen Ubertragimpuls, ab, der als Sperrimpuls für den Zähler verwendet werden kann. Hierzu kann der Impuls dem Umschalter zugeführt werden und ihn in eine solche Stellung bringen, daß er die Taktimpulse sperrt.The counter expediently gives when a predetermined count is reached a pulse, e.g. B. a transmission pulse, which acts as a blocking pulse for the counter can be used. For this purpose, the pulse can be fed to the switch and put it in such a position that it blocks the clock pulses.

Den Umschalter wird man zweckmäßig mit elektronischen Bauelementen aufbauen, und zwar mit zwei Koinzidenzgliedern, denen jeweils die Taktimpulse und das Eingangssignal zugeführt sind. Beim einen binären Signalzustand ist das Eingangssignal ein Freigabesignal für das eine Koinzidenzglied, beim anderen Signalzustand für das andere Koinzidenzglied. Dies wird dadurch erreicht, daß das Eingangssignal dem einen Koinzidenzglied unmittelbar, dem anderen invertiert zugeführt wird. Ferner sind den Koinzidenzgliedern die Ausgangsimpulse des Zweirichtungszählers zugeführt, die dieser bei Erreichen der vorgegebenen Grenzzählerstände abgibt, und zwar derart, daß der Tmpuls, der nach Vorwärtszählen auftritt, das Koinzidenzglied sperrt, das dem Eingang für Vorwärtszählung vorgeschaltet ist, und der Impuls, der nach Rückwärtszählen auftritt, das andere Koinzidenzglied sperrt, das dem Eingang für Rückwärtszählen vorgeschaltet ist.The switch is expedient with electronic components build, with two coincidence elements, each of which the clock pulses and the input signal are supplied. In the case of a binary signal state, the input signal is an enable signal for one coincidence element, for the other signal state for the other coincidence term. This is achieved in that the input signal dem one coincidence element is fed directly, to the other in an inverted manner. Further the output pulses of the bidirectional counter are fed to the coincidence elements, which it emits when the specified limit counts are reached, in such a way that that the pulse that occurs after counting up blocks the coincidence element that upstream of the input for counting up, and the pulse after counting down occurs, the other coincidence element blocks the input for counting down is upstream.

Vorteilhaft sind an die Ausgänge des Zweirichtungszählers, an denen die Ubertragimpulse auftreten, die beiden Eingänge einer bistabilen Kippstufe angeschlossen. Diese verharrt jeweils in dm Schaltzustand, der mit einem an dem einen Ausgang des Zweirichtungszählers aufgetretenen Übertragimpuls eingestellt wurde, bis am anderen Ausgang des Zweirichtungszählers ein Ubertragim- X puls abgegeben wird. Am Ausgang der bistabilen Kippstufe erscheint das gefilterte, um die Verzögerungszeit des Zweirichtungszählers verzögerte Eingangssignal. It is advantageous to the outputs of the bidirectional counter where the transmission pulses occur, the two inputs of a bistable multivibrator are connected. This remains in the switching state associated with one at one output of the Bidirectional counter has been set until the other Output of the bidirectional counter a transmission pulse is emitted. At the exit the bistable multivibrator shows the filtered one by the delay time of the bidirectional counter delayed input signal.

Ein Nachteil des bisher beschriebenen Filters ist, daß die Verzögerungszeit unterschiedlich sein kann. Die Verzögerungszeit wird nämlich verlängert, wenn nach einem Eingangssignalwechsel und noch während der Verzögerungszeit des Zweirichtungszählers ein Störimpuls auftritt. Dieser Nachteil kann mit einem zweiten Zähler vermieden werden, der bei einem Eingangssignalwechsel gestartet wird und dann die Taktimpulse aufsummiert. Bei Erreichen eines vorgegebenen Standes wird der Stand des Zweirichtungszählers abgefragt. Je nachdem, ob dieser dann größer oder kleiner als ein vorgegebener Wert ist, nimmt das Ausgangssignal des Filters den einen oder den anderen der beiden binären Signalzustände ein.A disadvantage of the filter described so far is that the delay time can be different. The delay time is namely extended if after an input signal change and still during the delay time of the bidirectional counter a glitch occurs. This disadvantage can be avoided with a second counter which is started when the input signal changes and then the clock pulses summed up. When a given level is reached, the level of the bidirectional counter becomes queried. Depending on whether this is greater or less than a specified value the output of the filter takes one or the other of the two binary signal states.

Anhand der Zeichnung werden im folgenden die Erfindung sowie -weitere Vorteile und Ergänzungen näher beschrieben und erläutert.With reference to the drawing, the invention and others are described below Advantages and additions described and explained in more detail.

Es zeigen Figur 1 das Prinzipschaltbild eines Ausführungsbeispiels mit einem Zähler und Figur 2 das Schaltbild eines Ausführungsbeispiels, das zur Vermeidung von Signalverzerrungen einen zweiten Zähler enthält.FIG. 1 shows the basic circuit diagram of an exemplary embodiment with a counter and FIG. 2 shows the circuit diagram of an exemplary embodiment which is used for Contains a second counter to avoid signal distortion.

Der Anordnung nach Figur 1 wird über einen Eingang E das zu filternde Signal, und über einen Eingang T werden Taktimpulse zugeführt. Das Eingangssignal gelangt einerseits auf den einen Eingang eines als Koinzidenzglied arbeitenden NAND-Gliedes KG1 und andererseits auf den invertierenden Eingang eines Koinzidenzgliedes KG2. Anderen Eingängen der Koinzidenzglieder KG1 und J'C.9 sind die Taktimpulse zugeführt. Der Ausgang des I'oinzidcnzzledes 1;G1ist mit; e einem Eingang EV eines Zweirichtungszä.hlers Z,tZ verbunden. Jeder diesem Eingang EV zugeführte Taktimpuls erhöht den Stand des Zählers ZRZ um Eins. Demgegenüber erniedrigen die vom Hoinzidenzglied KG2 auf einen Eingang ER geschalteten Taktimpulse den Zählerstand jeweils um Eins. erden dem Eingang EV Taktimpulse zugeführt und erreicht der Stand des Zählers ZRZ einen vorgegebenen Grenzwert, z. B. die Zählkapazität, so gibt der Zähler ZRZ an einem Ausgang UV einen Ubertragimpuls ab. An einem zweiten Ausgang UR erscheint ein Ubertragimpuls, wenn dem Eingang ER Impulse zugeführt sind und ein zweiter vorgegebener Grenzwert erreicht wird. Die Ausgänge W und UR sind mit Eingängen der Koinzidenzglieder KG1 und KG2 verbunden, so daß beim Auftreten eines Ubertragimpulses das zugehörige Koinzidenzglied gesperrt wird. Der Zähler ZRZ bleibt daher bei den vorgegebenen Werten stehen.The arrangement of Figure 1 is an input E to be filtered Signal, and clock pulses are supplied via an input T. The input signal on the one hand arrives at one input of a NAND element working as a coincidence element KG1 and on the other hand to the inverting input of a coincidence element KG2. Other inputs of the coincidence elements KG1 and J'C.9 are the clock pulses fed. The output of the coincidence led 1; G1 is with; e one input EV one Bidirectional counter Z, tZ connected. Each clock pulse applied to this input EV increases the reading of the counter ZRZ by one. In contrast, the humiliation of the hoincidence member KG2 clock pulses switched to an input ER increase the count by one. ground clock pulses fed to the EV input and the counter reaches ZRZ a predetermined limit, e.g. B. the counting capacity, the counter indicates ZRZ a transmission pulse from an output UV. UR appears at a second output a carry pulse if the input ER pulses and a second predetermined one Limit value is reached. The outputs W and UR are with inputs of the coincidence elements KG1 and KG2 connected, so that when a carry pulse occurs, the associated Coincidence element is locked. The counter ZRZ therefore remains at the specified Values stand.

An die Ausgänge W und UR sind die beiden Eingänge 1, 2 einer bistabilen Kippstufe BK1 angeschlossen. Diese wird daher bei Auftreten eines Ubertragimpulses umgeschaltet. Auf einen Ausgang Al des Filters gibt sie das gefilterte, dem Eingang E zugeführte Signal.The two inputs 1, 2 of a bistable are connected to the outputs W and UR Flip-flop BK1 connected. This is therefore when a transmission pulse occurs switched. It gives the filtered input to an output A1 of the filter E supplied signal.

Zur Beschreibung der Funktion der Anordnung nach Figur 1 wird von einem Zustand ausgegangen, bei dem dem Eingang E "1"Signal zugeführt wird und am Ausgang Al "1"-Signal liegt. Das Ubertragsignal am Ausgang W des Zweirichtungszählers ZRZ ist log. "O", am Ausgang UR liegt "1"-Signal. Damit sind beide Koinzidenzglieder KG1 und KG2 gesperrt; das Koinzidenzglied KG1 wegen des Ubertragsignals vom Ausgang UV, das Koinzidenzglied KG2 wegen des Eingangssignals, das log. i ist. Wird das Eingangssignal "O", schaltet das Koinzidenzglied KG2 die Taktimpulse auf den Eingang ER durch und der Stand des Zählers ZRZ wird erniedrigt. Damit wird das Signal am Ausgang W log. "1"; dennoch bleibt das Koinzidenzglied KG1 gesperrt, da nun das Eingangssignal "O" ist.To describe the function of the arrangement according to FIG. 1, FIG assumed a state in which the input E "1" signal is supplied and on Output Al "1" signal is present. The carry signal at the output W of the bidirectional counter ZRZ is log. "O", there is a "1" signal at output UR. So both are coincidence terms KG1 and KG2 blocked; the coincidence element KG1 because of the carry signal from the output UV, the coincidence element KG2 because of the input signal, the log. i is. It will Input signal "O", the coincidence element KG2 switches the clock pulses to the input ER through and the reading of the counter ZRZ is decreased. So the signal is on Output W log. "1"; however, the coincidence element KG1 remains blocked, since now the Input signal is "O".

Nach Erreichen des unteren vorgegebenen Zählerstandes wird das Signal am Ausgang UR "O", das Koinzidenzglied KG2 wird gesperrt, die bistabile Kippstufe BK1 wird umgeschaltet und am Ausgang Al erscheint ebenfalls "O"-Signal. Wechselt das Eingangssignal von "C" nach "1", schaltet das Koinzidenzglied KG1 die Taktimpulse auf den Eingang EV durch, bis am Ausgang UV der Ubertragimpuls erscheint, so daß das Signal am Ausgang Ai log. 1 wird. Das dem Eingang E zugeführte Signal wird'daher stets auf den Ausgang Al mit einer Verzögerung geschaltet, die gleich der Verzögerungszeit des Zählers ZRZ ist. Diese Zeit ist gegeben durch das Produkt der Periodendauer der Taktimpulse T mit der Differenz der Grenzzählerstände. Tritt ein Störimpuls auf, der kürzer ist als diese Verzögerungszeit, so wird zwar eines der beiden Koinzidenzglieder KG1, KG2 freigegeben und der Stand des Zählers ZZ wird verändert. Nach Beendigung des Störimpulses wird jedoch die Zählrichtung umgekehrt, und der Zähler läuft in die Ausgangsstellung zurück. Es kann somit auch eine Vielzahl von kurzen Störimpulsen keine Änderung des Eingangssignals vortäuschen, solange der zeitliche Mittelwert der Puls-Pausen-Dauer der Störimpulse kleiner als 0,5 ist.After reaching the lower preset count, the signal at the output UR "O", the coincidence element KG2 is blocked, the bistable multivibrator BK1 is switched over and the "O" signal also appears at output A1. Changes the input signal from "C" to "1" switches the coincidence element KG1 the clock pulses to the input EV until the transmission pulse at the output UV appears so that the signal at the output Ai log. 1 will. The one fed to input E. Signal is therefore always switched to output A1 with a delay that is equal to the delay time of the counter ZRZ. That time is given by that Product of the period of the clock pulses T with the difference between the limit counters. If a glitch occurs that is shorter than this delay time, then one of the two coincidence elements KG1, KG2 released and the counter status Currently is being changed. After the end of the glitch, however, the counting direction is vice versa, and the counter runs back to the starting position. So it can too a large number of short interference pulses do not simulate a change in the input signal, as long as the time average of the pulse-pause duration of the interference pulses is less than 0.5 is.

Es wurde oben beschrieben, daß die Verzögerungszeit, nach der sich das Ausgangssignal auf eine Änderung des Eingangssignals ändert, gleich der Verzögerungszeit des Zählers ZRZ ist. Dies trifft nur für den Fall zu, daß nach einer Änderung des Eingang signals während der Durchlaufzeit des Zählers kein Störsignal auftritt. ist aber ein Störsignal vorhanden, so kehrt während dessen Dauer der Zähler ZRZ seine Zählrichtung um und setzt danach den Zählvorgang fort, so daß die Verzögerungszeit für das Eingangssignal um die doppelte Dauer des Störimpulses verlängert ist. Die dadurch entstehenden Signalverzerrungen können mit der Anordnung nach Figur 2 vermieden werden.It has been described above that the delay time after which the output signal changes to a change in the input signal, equal to the delay time of the counter ZRZ. This only applies in the event that after a change in the Input signal no interference signal occurs during the cycle time of the counter. but if an interfering signal is present, the counter ZRZ returns during its duration reverses its counting direction and then continues the counting process, so that the delay time for the input signal is extended by twice the duration of the interference pulse. the The resulting signal distortions can be avoided with the arrangement according to FIG will.

In Figur 2 sind wieder mit E und T die Eingänge bezeichnet, denen das Eingangssignal und die Taktimpulse zugeführt sind. Die Anordnung nach Figur 2 enthält dieselben Bauelemente, wie die Anordnung nach Figur 1, also zwei Koinzidenzglieder KG1 und Ka2, einen Zweirichtungszähler ZRZ und eine bistabile Kippstufe BK1, von der aber im Gegensatz zur Anordnung nach Figur 1 nicht das Ausgangssignal abgenommen wird, sondern der ein Antivalenzglied AV nachgeschaltet ist, welches das Ausgangssignal der bistabilen Kippstufe BK1 mit dem dem Eingang E zugeführten Signal vergleicht.In Figure 2, the inputs are again designated by E and T, which the input signal and the clock pulses are supplied. The arrangement according to figure 2 contains the same components as the arrangement according to FIG. 1, that is to say two coincidence elements KG1 and Ka2, a bidirectional counter ZRZ and a bistable multivibrator BK1, from which, however, in contrast to the arrangement according to FIG. 1, does not pick up the output signal is, but which is followed by an antivalence element AV, which is the output signal compares the bistable multivibrator BK1 with the signal fed to input E.

Im stationären Zustand der Anordnung besteht am Eingang E und am Ausgang der bistabilen Kippstufe BK1 der gleiche Signalzustand, so daß das Antivaienzglied AV Signal abgibt. Bei einer Änderung des Wingangssignals ist die Antivalenzbedingung erfüllt und das Antivalenzglied AV führt einem Eingang 3 einer zweiten bistabilen Kippstufe BK2 Signal zu, so daß diese in einen Schaltzustand versetzt wird, bei dem an einem Ausgang 5 "O"-Signal erscheint. Dieses gelangt auf einen Eingang 6 eines dritten Koinzidenzgliedes KG3, dessen zweitem Eingang 7 die Taktimpulse zugeführt sind. Diese gelangen daher auf den Eingang eines Zählers Z, der bei Erreichen seiner Zählkapazität einen Ubertragimpuls einerseits auf einen Eingang 4 der bistabilen Kippstufe BK2 gibt und diese damit zurücksetzt und andererseits eine bistabile Kippstufe BK3 ansteuert. Der Vorbereitungseingang dieser Kippstufe BK3 liegt an einem Ausgang 0D des Zweirichtungszählers ZRZ, an dem eine Signaländerung auftritt, bevor der Zähler ZRZ die vorgegebenen Grenzwerte erreicht. Sind z. B. die vorgegebenen Werte 0 und 15, so wird der Ausgang OD zweckmäßig so gewählt, daß bei den Zählwerten 0 bis 7 der eine binäre Signalzustand, im Ausführungsbeispiel log. "O", und bei den Zählwerten 8 bis 15 der andere Signalzustand, im Ausführungsbeispiel log. "1", auftritt. Der Signalzustand, der im Augenblick des ,Auf tretens des 0;bertragimpulses des Zählers Z vorhanden ist, wird in die bistabile Kippstufe BK3 übernommen und von dieser über einen Ausgang t2 abgegeben. Der Rücksetzeingang R des Zählers Z ist an den Ausgang eines NAND-Gliedes N angeschlossen, das die Ubertragimpulse nach einer ODER-Funktion verknüpft.In the steady state of the arrangement there is at the entrance E and am exit the bistable flip-flop BK1 the same signal state, so that the anti-aliasing element AV signal emits. The non-equivalence condition applies when the input signal changes fulfilled and the antivalence element AV leads to an input 3 of a second bistable Flip-flop BK2 signal closed so that it is put into a switching state at which appears at an output 5 "O" signal. This arrives at an input 6 a third coincidence element KG3, the second input 7 of which is supplied with the clock pulses are. These therefore arrive at the input of a counter Z, which when it reaches its Counting capacity a carry pulse on the one hand to an input 4 of the bistable There is flip-flop BK2 and thus resets it and, on the other hand, a bistable flip-flop BK3 controls. The preparation input of this flip-flop BK3 is at an output 0D of the bidirectional counter ZRZ at which a signal change occurs before the Counter ZRZ has reached the specified limit values. Are z. B. the specified values 0 and 15, the output OD is expediently selected so that the count values 0 to 7 of a binary signal state, log in the exemplary embodiment. "O", and at the Count values 8 to 15 the other signal state, in the exemplary embodiment log. "1" occurs. The signal state at the moment of occurrence of the 0; transmission pulse of the Counter Z is present, is transferred to the bistable multivibrator BK3 and from this output via an output t2. The reset input R of the counter Z is connected to the output of a NAND element N, which the carry pulses after linked to an OR function.

Es ist ersichtlich, daß die Zeitdauer von einem Wechsel des Eingangssignals bis zum dadurch verursachten Wechsel des Signals am Ausgang A2 nicht mehr von der Verzögerungszeit des Zählers ZRZ, sondern von der Verzögerungszeit des Zählers Z abhängt. Dieser zählt stets in derselben Richtung, unabhängig davon, ob während des Zählvorgangs ein Störimpuls auftritt oder nicht. Damit ist die Verzögerung für alle Taktimpulse dieselbe. Im allgemeinen wird man die Zählkapazität des Zählers Z etwas kleiner als die des Zählers ZRZ wählen.It can be seen that the length of time from a change in the input signal until the resultant change of the signal at output A2 no longer from the Delay time of the counter ZRZ, but rather on the delay time of the counter Z depends. This always counts in the same direction, regardless of whether during a glitch occurs or not during the counting process. So that is the delay for all clock pulses the same. In general one becomes the counting capacity of the counter Select Z slightly smaller than that of the counter ZRZ.

Der Zähler Z wird auch bei Auftreten von Störimpulsen gestartet.The counter Z is also started when interference pulses occur.

Diese führen aber nicht zu einer Änderung des Signals am Aus- gang A2, da kurze Störimpulse mit einem mittleren Puls-Pausen-Verhältnis von weniger als 0,5 keine Änderung des Signals am Ausgang OD des Zweirichtungszählers ZRZ zur Folge haben und daher auch die bistabile Kippstufe BK3 ihren Schaltzustand beibehält. Außerdem wird der Zähler Z jedesmal dann, wenn der Zweirichtungszähler ZRZ nach einem Störimpuls in die Anfangsstellung zurückläuft, mit den Ubertragimpulsen, die über ein NAND-Glied auf den Rücksetzeingang R des Zählers Z gelangen, zurückgesetzt. Das NAND-Glied N hat dabei eine ODER-Funktion.However, these do not lead to a change in the signal at the output corridor A2, because there are short glitches with an average mark-to-space ratio of less than 0.5 no change in the signal at the output OD of the bidirectional counter ZRZ for Have consequence and therefore the bistable flip-flop BK3 also maintains its switching state. In addition, the counter Z is every time the bidirectional counter ZRZ after a glitch runs back to the starting position, with the carry pulses that Reach the reset input R of the counter Z via a NAND gate, reset. The NAND element N has an OR function.

Die Erfindung wurde anhand von Beispielen beschrieben, die im Rahmen der Erfindung modifiziert werden können. Z. B. ist es nicht erforderlich, daß das Eingangssignal einen elektronischen Umschalter für die Taktsignale steuert, sondern es ist auch möglich, mit dem Eingangssignal unmittelbar die Zählrichtung des Zweirichtungszählers ZRZ zu steuern. Ferner können die Signalzustände anders gewählt werden, so daß z. B. für das Koinzidenzglied KG1 kein NAND-Glied, sondern ein UND-Glied oder ein NOR-Glied und für das Koinzidenzglied K2 ein entsprechendes Logikglied eingesetzt werden muß. Auch wird dann anstelle des Antivalenzgliedes AV gegebenenfalls ein UND-Glied verwendet werden können.The invention has been described by means of examples, which are included in the framework of the invention can be modified. E.g. it is not necessary that the Input signal controls an electronic switch for the clock signals, rather it is also possible to set the counting direction of the bidirectional counter directly with the input signal Control ZRZ. Furthermore, the signal states can be selected differently, so that, for. B. for the coincidence element KG1 no NAND element, but an AND element or a NOR element and a corresponding logic element must be used for the coincidence element K2. If necessary, an AND element is then used instead of the antivalence element AV can be.

LeerseiteBlank page

Claims

Claims 1. Digital filter for binary signals with a the counter delaying the input signal, to which clock pulses can be fed and the one Output signal emits when the duration of the input signal is greater than the delay time of the counter is that the counter is a The bidirectional counter (ZRZ) for the clock pulses is the one for a binary signal state of the input signal on previous figures and with the other binary signal state is controlled on backwashing counting and after reaching predetermined limit counts Is blocked.

2. Filter according to claim 1, characterized in that des, l bidirectional counter (ZRZ) a changeover switch (KG1, KG2) is connected upstream, to which the clock pulses are fed and which is controlled by the input signal so that the clock pulses in a signal state of the input signal to the input (EV) of the two-way counter (ZRZ) for up counting and in the other signal state to the input (ER) of the bidirectional counter (ZRZ) can be supplied for counting down.

3. Filter according to claim 2, characterized in that the changeover switch from the transfer pulses of the bidirectional counter (ZRZ) into one of the clock pulses Locking position is controlled.

4. Filter according to claim 2 or 3, characterized by the following features: a) The switch consists of two coincidence elements (KG1, KG2) with three inputs each.

b) The first coincidence element (KG1) are the clock pulses, which at Transmit pulses that occur count upwards as blocking pulses and the inverted ones or non-inverted input signal. Its exit is with the entrance (EV) for up counting of the bidirectional counter (ZRZ) connected.

c) The second coincidence element (KG2) are the clock pulses, which are at Down counting occurring transmission pulses as blocking pulses and that is not invested or inverted input signals supplied. Its exit is connected to the input for reverse counting of the bidirectional counter (ZRZ).

Filter according to one of Claims 1 to 4, characterized in that to the outputs of the bidirectional counter (ZRZ) at which the carry pulses occur, the two inputs (1, 2) of a bistable multivibrator (BK1) are connected, from which the filtered output signal is taken.

6. Filter according to one of claims 1 to 4, characterized by the following Features: a) To the two outputs (UV, UR) of the bidirectional meter (ZPZ) which the carry pulses occur are the two inputs of a bistable multivibrator (BK1) connected.

b) The output of the bistable multivibrator (BK1) is one input a comparator (AV) connected, the second input of which is supplied with the input signal is, at the output of which one input of a second bistable multivibrator (BK2) is connected and the second bistable multivibrator (BK2) in a first state switches when the input signal changes.

c) The second bistable multivibrator (BK2) is in the first switching state an enable signal to a second counter (Z), which is also supplied with the clock pulses are, at the output of the second input (4) of the second bistable multivibrator (BK2) is connected and which controls a third bistable multivibrator (BK3), prepared by a lower level (OD) of the bidirectional meter (ZRZ) and from which the output signal is taken.

7. Filter according to claim 6, characterized in that the two Outputs (W, UR) of the bidirectional counter (ZRZ) via an OR gate (N) to the Reset input (R) of the counter (Z).