DE2007335A1

DE2007335A1 - Device for controlling traffic light signals

Info

Publication number: DE2007335A1
Application number: DE19702007335
Authority: DE
Inventors: Tadao; Hosika Mituhisa; Kyoto Endo (Japan)· P G08g 1-12
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1969-02-21
Filing date: 1970-02-18
Publication date: 1970-10-08
Also published as: FR2032939A5; DE2007335B2; GB1259435A; US3652983A

Description

OMRON TATEISI ELECTRONICS CO., Kyoto, JapanOMRON TATEISI ELECTRONICS CO., Kyoto, Japan Einrichtung zum Steuern von VerkehrsampelsignalenDevice for controlling traffic light signals

Die Erfindung betrifft eine Einrichtung zum Steuern der Verkehrssignale der In einem größeren Gebiet, das in mehrere kleinere Bereiche unterteilt ist, angeordneten Verkehrsampelanlagen, mit mehreren ortHohen Steuerwerken zur Steuerung der Verkehresignale der Verkehrsampeln, die an verschiedenen Stellen in jedem der Bereiche angeordnet sind» und ein Bereiohssteuerwerk, da· für jedes der Bereiche zur Steuerung der ortIiohen Steuerwerke in jede» dieser Bereiohe vorgesehen ist.The invention relates to a device for controlling the Traffic signals of In a larger area that in several is divided into smaller areas, arranged traffic lights, with several location-high control units to control the traffic signals of the traffic lights, which are arranged at different points in each of the areas » and an area control unit, there · for each of the areas for Control of the local control units in each of these areas is provided.

Is gibt zahlreiche bekannte Einrichtungen, die die Signale mehrerer Verkehreampelanlegen innerhalb eines abgegrenzten Bereiche koordiniert steuern· Wenn die Signale der Verkehrsampelanlagen eines bestimmten Bereichs durch ein Bereiche-Steuerwerk koordiniert gesteuert und die Signale der Verkehrsampelanlagen eines benaohbarten Bereiohe ebenfalls von einem anderen Bereiohssteuerwerk gesteuert werden und zwischen diesen beiden BereioheSteuerwerken keine Verbindung besteht, besteht die Gefahr, dal der Verkehr in den Grenzbereichen zwischen den beiden benaohbarten Bereichen erheblioh gestört wird, so deJ die Wirkung der koordinierten VerkenrsampeXeignalsteuerung in den einzelnen Bereichen in Trage gestellt 1st,There are numerous well-known bodies that generate the signals several traffic lights within a delimited Controlling areas in a coordinated manner · If the signals from the traffic light systems in a certain area are controlled in a coordinated manner by an area control unit and the signals from the traffic light systems in a neighboring area are also controlled by controlled by another area control unit and there is no connection between these two area control units exists, there is a risk that the traffic in the border areas between the two neighboring areas will be significantly disrupted, so that the effect of the coordinated traffic control in the individual areas will be borne out placed 1st,

Der Erfindung liegt daher die Aufgabe zugrunde, eine Einrichtung anzugeben, die die Signale der VerkehreampelanlagenThe invention is therefore based on the object of specifying a device that generates the signals from the traffic light systems

009841/1089009841/1089

BAD ORIGINALBATH ORIGINAL

in einem größeren Gebiet, das in mehrere Bereiche aufgeteilt ist, derart koordiniert steuert, daß in und zwischen diesen Bereichen ein gleichmäßiger Verkehrsfluß gewährleistet ist.in a larger area, which is divided into several areas, controls coordinated in such a way that in and between an even flow of traffic is guaranteed in these areas.

Ausgehend von einer Steuereinrichtung der eingangs erwähnten Art, wird dies nach der Erfindung dadurch erreicht, daß ein einziges zentrales Steuerwerk die Bereichssteuerwerke steuert und eine Vorrichtung aur Erzeugung der gleichen Zyklu8impulse und der gleichen Synchroniaierimpulse, die allen Bereichssteuerwerken zugeführt werden, sowie eine Vorrichtung zur Erzeugung verschiedener Verschiebesignale enthält, die jeweils einer· der Bereichssteuerwerke zugeführt werden, daß jedes iJereiohssteuerwerk eine Vorrichtung zur Erzeugung weiterer Synchronieierimpulse, die gegenüber den zuerst erwähnten Synchronisierimpuleen üb die duroh da· Verschiebeeignal bestimmte Verschiebeeeit verschoben sind, und ein· die weiteren Synchronisierimpulse jedem der örtliohen Steuerwerke «ufUhrende Vorrichtung enthält, und daß j«d·· der örtliohen Steuerwerk· di· IhB «ugeordneten Verkehreeignale auf der Baeie dtr weiteren 8ynohroniei«rimpule· «teuert, di· ·· τοπ ein·» der Bereioheeteuerwerke erhalten hat·Based on a control device of the type mentioned, this is achieved according to the invention in that a single central control unit controls the area control units and a device for generating the same Zyklu8impulse and the same synchronization impulses that are supplied to all area control units, and contains a device for generating various shift signals, each of which is supplied to one of the area control units be that each iJereiohssteuerwerk a device for Generation of further synchronization pulses, which compared to the the first mentioned synchronizing pulses over which are shifted due to the fact that the shifting time is determined in a suitable manner, and a · the further synchronization pulses to each of the local Control units contains the device operating, and that j «d ·· the local control unit, which controls the traffic signals on the road, increases the rate of further traffic signals, di · ·· τοπ a · »who has received the Bereioheeteuerwerke ·

Naoh der Erfindung ist also ein verhältnismäßig großes Gebiet In mehrer· Bereich« aufgeteilt, für die jeweils «in Btr«ioh«at«uerwerk vorgtethen iet, da· mehrer· örtlioh· Steuerwerk· innerhalb dieeee Bereich« koordiniert steuert. Jed·· örtlich· Steuerwerk steuert di· Verkehresignal· einer V*rkehrsampolanlag·· All· Bereichssteuerwerke werden Ton «in«m eineigen zentralen Steuerwerk gesteuert. Das central· Steuerwerk führt allen Bereiohssteuerwerken die gleichen Zyklus- und Synchronisi«rimpul«· au. Zur koordinierten Steuerung der Verkehrssignal· benachbarter Serelohe führt da« ientrale Steuerwerk bei verschiedenen Ber iohssteuerwerken benachbarter Bereiche vereohieden· Verschiebungen ein· Jede· Bereiohaeteuerwerk erzeugt diejenigen Synohronieierimpulee, gegen- -According to the invention, a relatively large area is divided into several areas, for each of which it is provided that several local controls are coordinated within the area. Jed ·· locally · control unit controls the · traffic signal · of a traffic signal ·· all · area control units are sound «in« m controlled by some central control unit. The central control unit carries out all area control units the same cycle and synchronization. For coordinated control the traffic signal from neighboring Serelohe leads there Control unit in different area control units in neighboring areas undertake shifts in each area control unit generates those synchronization impulses über denen die vom zentralen Steuerwerk erhaltenen Synohro-over which the synohro-

00984 1/108900984 1/1089

BAD ORIGINALBATH ORIGINAL

20G733520G7335

nisierimpulse um die Verschiebezeit versetzt sind, die dem Bereichssteuerwerk vorgeschrieben ist , und führt diese Synchronisierimpulse dem örtlichen Steuerwerk zu, das dem Bereichseteuerwerk zugeordnet ist, so daß jedes örtliche Steuerwerk die Verkehrssignale seiner eigenen Verkehrsampelanlage in Abhängigkeit von diesen Synchronisierimpulsen steuert· Dadurch, daß verschiedenen Bereichen passend gewählte Verschiebezeiten zugeordnet werden, lassen sich die Verkehrssignale der Verkehrsampelanlagen in dem größeren Gebiet in Abhängigkeit von den tatsächlichen Verkehrsverhältnissen in den einzelnen kleineren Bereichen koordiniert steuern·nisierimpulse are offset by the shift time that the area control unit is prescribed, and leads these synchronization pulses to the local control unit, which the Area control is assigned so that each local Control unit the traffic signals of its own traffic light system depending on these synchronization pulses Controls · By assigning appropriately chosen shift times to different areas the traffic signals of the traffic lights in the larger area depending on the actual traffic conditions coordinated control in the individual smaller areas

Die Erfindung wird im folgenden anhand von Zeichnungen näher beschrieben, in denen ein bevorzugtes Ausführungsbeispiel, dargestellt ist. The invention is described in more detail below with reference to drawings, in which a preferred embodiment is shown.

Pig. 1 stellt ein schematisches Blockschaltbild der gesamten Einrichtung nach der Erfindung dar.Pig. 1 shows a schematic block diagram of the entire device according to the invention.

Pig. 2 stellt ein ausführlicheres Blockschaltbild eines Bereichssteuerwerks dar.Pig. Figure 2 depicts a more detailed block diagram of a range controller represent.

Pig. 3 stellt den zeitlichen Verlauf verschiedener Signale dar, die in der Schaltungsanordnung nach Pig. 2 auftreten, undPig. 3 shows the time course of various signals that are generated in the circuit arrangement according to Pig. 2 occur and

Pig. 4 stellt eine andere Ausführungsfora des Beroichssteuerwerks nach Pig. 2 in Form eines Blockschaltbilds dar.Pig. 4 shows another embodiment of the area control unit after Pig. 2 in the form of a block diagram.

Pig. 1 stellt zwar nur ein· Steuereinrichtung für zwei Bereiche dar, doch können in der Praxis soviele Bereichseteuerwerke vorgesehen sein, wie Bereiche vorhanden sind, wobei alle Bereichesteuerwerke in ähnlicher Weise von einem einzi-Pig. 1 represents only one control device for two areas , but in practice there are so many area control panels be provided as areas are available, with all area control units in a similar manner from a single

0 ο ^fl ° /« 1 / 1 ~ - 90 ο ^fl ° / «1/1 ~ - 9

20C733520C7335

gen zentralen Steuerwerk 1 gesteuert werden. Der eine der beiden Bereiche enthält zwei örtliche Steuerwerke 4 und 5 und der andere drei örtliche Steuerwerke 6, 7 und 8. Jeder Bereich kann jedoch soviel örtliche Steuerwerke enthalten, wie dies erforderlich ist. Die örtlichen Steuerwerke 4 und werden von einem Bereichssteuerwerk 2 gesteuert, und die örtlichen Steuerwerke 6, 7 und 8 werden von dem zweiten Bereichssteuerwerk 3 gesteuert. In der Praxis kann z.B. das gesamte Gebiet einer Stadt in soviele Bereiche unterteilt sein, wie dies erforderlich ist, deren örtliche jeweils an verschiedenen Stellen angeordnete Steuerwerke in jedem Bereich von einem Bereichssteuerwerk gesteuert werden.gen central control unit 1 are controlled. The one of the two areas contains two local control units 4 and 5 and the other three local control units 6, 7 and 8. Each However, area can contain as many local control units as required. The local control units 4 and are controlled by one area controller 2, and the local controllers 6, 7 and 8 are controlled by the second Area control unit 3 controlled. In practice, for example, the entire area of a city can be divided into so many areas be, as required, their local control units, which are arranged in different places in each area controlled by an area controller.

In jedem Bereich ist ein Verkehrsinformationsfühler 9, 10 vorgesehen, der die Verkehrsverhältniese in diesem Bereich feststellt. Das Bereichssteuerwerk 2 steuert die örtlichen Steuerwerke 4 und 5 koordiniert gemäß den Zwischenräumen und Verschiebungen, die das Bereichssteuerwerk in Abhängigkeit von der vom Fühler 9 erhaltenen Verkehrsinformation bestimmt, und das Bereichssteuerwerk 3 steuert die örtlichen Steuerwerke 6 und 7 koordiniert gemäß ihren Zwischenräumen und Verschiebungen, die vom Bereichssteuerwerk 3 in Abhängigkeit von der vom Fühler 10 erhaltenen Verkehrsinformation bestimmt werden.A traffic information sensor 9, 10 is provided in each area to monitor the traffic conditions in this area notices. The area control unit 2 controls the local control units 4 and 5 in a coordinated manner according to the intermediate spaces and shifts that the area control unit as a function of the traffic information received from the sensor 9 determined, and the area control unit 3 controls the local control units 6 and 7 coordinated according to their gaps and shifts generated by the area control unit 3 as a function of the traffic information received from the sensor 10 to be determined.

Die Bereichssteuerwerke 2 und 3 übertragen die von den Fühlern 9 und 10 empfangenen Verkehrsinformationen zum zentralen Steuerwerk 1, das den Zyklus aller Verkehrssignal· in dem System und die Verschiebungen der Bereichssteuerwerke 2 und 3 bestimmt.The area control units 2 and 3 transmit the traffic information received from the sensors 9 and 10 to the central control unit 1, which determines the cycle of all traffic signals in the system and the displacements of the area control units 2 and 3.

Wenn das zentrale Steuerwerk 1 den Signalzyklue festgelegt hat, erzeugt es entsprechend« Impulse (die nachstehend ale "Zyklusimpulse" bezeichnet werden) mit einer Frequenz, die umgekehrt proportional der Zykluslänge ist. Die Bereichssteuerwerke arbeiten im Takt der Zyklusimpulse, die sie vomIf the central control unit 1 has set the Signalzyklue, it generates corresponding "pulses (the ale referred to as" cycle pulses "are referred to) having a frequency which is inversely proportional to the cycle length. The area control units work in time with the cycle pulses they receive from

0 0 9 Γ- /. 1/10 8 90 0 9 Γ- /. 1/10 8 9

BAD ORIGINALBATH ORIGINAL

υ υ / ο ο α> υ υ / ο ο α>

zentralen Steuerwerk erhalten und übertragen die Zyklusimpulse zu den örtlichen Steuerwerken 4, 5, 6, 7 und 8.central control unit receive and transmit the cycle pulses to the local control units 4, 5, 6, 7 and 8.

Neben den Zyklusimpulsen führt das zentrale Steuerwerk 1 den Bereichssteuerwerken diejenigen Impulse zu, die mit jedem Signalzyklus synchronisiert sind (diese werden weiterhin "SMC-Synchronisierimpulse" genannt) und in deren Takt die Bereichssteuerwerke arbeiten, was noch ausführlicher Beschrieben wird. Das zentrale Steuerwerk führt den Bereichssteuerwerken auch Signale zu (weiterhin "SMC-Verschiebesignale" genannt), die verschiedene Verschiebungen vorschreiben, die durch die verschiedenen Bereichssteuerwerke vorgenommen werden sollen. Das Bereichssteuerwerk 2 erzeugt diejenigen Synchronisierimpulse (weiterhin "LC-Synchronisierimpulse" genannt), gegenüber denen die SMC-Synchronisierimpulse um die Verschiebezeit versetzt bzw. verschoben sind, die vom Bereichssteuerwerk 2 vorgeschrieben wird, und führt die IC-Synchronisierimpulse den örtlichen Steuerwerken 4 und 5 zu. Und das Bereichssteuerwerk 3 erzeugt LC-Synchronisierimpulse, gegenüber denen die SMC-Synchronisierimpulee um die unterschiedliche Verschiebezeit verschoben sind, die vom Bereichssteuerwerk 3 vorgeschrieben ist, und führt diese LC-Synchronisiersignale den örtlichen Steuerwerken 6-8 zu. Die örtlichen Steuerwerke 4 und 5 im ersten Bereich und die örtlichen Steuerwerke 6-8 im zweiten Bereich werden daher nicht durch die gleichen Synchroni ei er impulse gesteuert, sondern durch Synchronisierimpulee, die gegenüber den SMC-Synchronisierimpulsen um verschiedene Beträge verschoben sind, so daß die Verkehrssignale in den beiden Bereichen koordiniert gesteuert werden·In addition to the cycle pulses, the central control unit 1 to the area control units those pulses that are synchronized with each signal cycle (these continue to be "SMC synchronization pulses" called) and in whose cycle the range control units work, which is more detailed Is described. The central control unit also feeds signals to the area control units (still "SMC shift signals" called), which prescribe different shifts made by the different area controllers should be made. The area control unit 2 generates those synchronization pulses (still "LC synchronization pulses" called), compared to which the SMC synchronization pulses are offset or offset by the shift time. are shifted, which is prescribed by the area control unit 2, and leads the IC sync pulses to the local Control units 4 and 5 too. And the area control unit 3 generates LC synchronization pulses, compared to which the SMC synchronization pulses are shifted by the different shift times prescribed by the area control unit 3 and feeds these LC synchronization signals to the local control units 6-8. The local control units 4 and 5 in the first area and the local control units 6-8 in the second area are therefore not synchronized by the same controlled by impulses, but by synchronizing impulses, which are shifted with respect to the SMC synchronizing pulses by different amounts, so that the traffic signals be controlled in a coordinated manner in both areas

Pig. 2 zeigt Einzelheiten der Schaltungsanordnung jedes Bereichesteuerwerks nach Pig. 1. Das zentrale Steuerwerk führt drei Anschlüssen C1, C2 und C3 Zyklusimpulse mit verschiedener Prequenz zu. Im folgenden werden die Leitung oder ein Anschluß und das darüber geleitete Signal auch mit der glei-Pig. 2 shows details of the circuitry of each area controller after Pig. 1. The central control unit has three connections C1, C2 and C3 with different cycle pulses Frequency too. In the following, the line or a connection and the signal conducted over it are also described with the same

0 0 9841 / 10890 0 9841/1089

ORIGINAL INSPECTEDORIGINAL INSPECTED

chen Bezugszahl bezeichnet. Das Signal 01 hat eine Frequenz von 100 Impulsen pro Signalzyklus, das Signal 02eine geringere Frequenz von 100 Impulsen pro 1,25 Signalzyklen und das Signal C3 eine höhere Frequenz von 100 Impulsen pro 0,875 Signalzyklen. Die Signale C1, C2 und 03 werden jeweils einem Eingang von UND-Gliedern 11, 12 und 13 zugeführt« Eine tristabile Schaltung 25 führt ihre drei Ausgangssignale B1, B2 und B3 jeweils dem anderen Eingang der UND-Glieder 11, 12 und 13 zu, was noch ausführlicher beschrieben wird.designated reference number. The signal 01 has a frequency of 100 pulses per signal cycle, signal 02 a lower one Frequency of 100 pulses per 1.25 signal cycles and the C3 signal a higher frequency of 100 pulses per 0.875 Signal cycles. The signals C1, C2 and 03 each become one Input of AND gates 11, 12 and 13 supplied «A tristable circuit 25 carries its three output signals B1, B2 and B3 to the other input of the AND gates 11, 12 and 13, which will be described in more detail.

k Die Ausgangsimpulse der UND-Glieder 11-13 werden einem Impulszähler 15 über ein ODER-Glied 14 zugeführt. Der Zähler ist so ausgebildet, daß er jedesmal dann, wenn er 100 Impulse der ihm zugeführten Impulse gezählt hat, auf null zurückgestellt wird und gleichzeitig ein Signal über eine Leitung SOO abgibt und jedesmal dann, wenn er 50 und 90 Impulse gezählt hat, jeweils ein Signal über Leitungen S04, S50 und S90 abgibt. Mit anderen Worten,der Zähler 15 gibt über die Leitungen SOO, S04, S50 und S90 jeweils nach Ablauf einer Zeit von 0 %, 4 #, 50$ und 90 # der Signalzyklusdauer ein Signal ab. Diese Ausgangssignale stellen die LG-Synchronisiersignale dar, die den örtlichen Steuerwerken zugeführt werden, die durch das Bereichssteuerwerk gesteuert werden«k The output pulses of the AND gates 11-13 are a pulse counter 15 supplied via an OR gate 14. The counter is designed so that every time it receives 100 pulses the pulses supplied to it has counted, is reset to zero and at the same time a signal via a line SOO emits and each time it has counted 50 and 90 pulses, a signal via lines S04, S50 and S90 releases. In other words, the counter 15 gives about the Lines SOO, S04, S50 and S90 each on after a time of 0%, 4 #, 50 $ and 90 # of the signal cycle duration has elapsed Signal off. These output signals represent the LG synchronization signals which are fed to the local control units, which are controlled by the area control unit «

Das vom zentralen Steuerwerk erzeugte SMC-Verschiebesignal wird einem Anschluß SO binärdezimalkodiert zugeführt. Das kodierte Signal SO wird in einem 7-Bit-Register gespeichert, das in der Lage ist, Dezimalzahlen bis zu 100 zu speichern. Der bereits erwähnte Zähler 15 ist ähnlich ausgebildet wie das Register 16 und hat sieben Ausgangsleitungen· Die den sieben Bits des Registars 16 entsprechenden Ausgangssignale werden einer Koinzidenzschaltung 17 zugeführt, zu der auch die sieben, Ausgange leitungen des Zählers 15 führen. Die Schaltung 17 vergleicht den im Register 16 gespeicherten Wert mit dem Zählers land des Zählers 15 und erzeugt ein SignalThe SMC shift signal generated by the central control unit is fed to a terminal SO in binary decimal code. That encoded signal SO is stored in a 7-bit register capable of storing decimal numbers up to 100. The already mentioned counter 15 is designed similarly to the register 16 and has seven output lines Output signals corresponding to seven bits of the register 16 are fed to a coincidence circuit 17, to which also the seven, output lines of the counter 15 lead. the Circuit 17 compares the value stored in register 16 with the counter land of the counter 15 and generates a signal

0098A 1/10890098A 1/1089

ORIGINAL INSPECTEDORIGINAL INSPECTED

20C733520C7335

auf einer Leitung OS, wenn beide übereinstimmen_β Dieses Signal OS bildet das eine Eingangssignal von vier UND-Gliedern 21 bis 24.on a line OS, if both match _β This signal OS forms the one input signal of four AND gates 21 to 24.

Das zentrale Steuerwerk führt auch Anschlüssen MOO, M04, M50 und M90 SMC-Synchronisierimpulse zu. Das Signal MOO ist ein Impuls, der jedesmal nach Ablauf eines Signalzyklus erzeugt wird, und die Signale M04, M5Ö und M90 sind Impulse, die jeweils jedesmal nach Ablauf von 40 $, 50 $ und 90 $> jedes Signalzyklus nach der Erzeugung des Signals MOO erzeugt werden. Diese Signale MO - M90 sind jeweils in den Pig. 3 (a) - (e) dargestellt.The central control unit also supplies connections MOO, M04, M50 and M90 with SMC synchronization pulses. The signal MOO is a pulse that is generated each time after a signal cycle has elapsed, and the signals M04, M50 and M90 are pulses that are generated each time after the elapse of 40 $, 50 $ and 90 $> of each signal cycle after the generation of the signal MOO be generated. These signals MO - M90 are each in the Pig. 3 (a) - (e).

Das Signal M04 wird dem Setzeingang eines Flipflop 18 zugeführt, dessen Rücksetzeingang das Signal M90 zugeführt wird. Das Flipflop 18 bleibt daher während 4 % bis 90 $ der Dauer eines Signalzyklus gesetzt« Die Setz- und Rüeksetzausgangssignale des Flipflop 18 sind jeweils in den Fig. 3 (f) und (g) dargestellt. Das Signal M50 wird dem Setzeingang eines Flipflop 19 zugeführt, dessen Rücksetzeingang das Signal MOO zugeführt wird. Das Flipflop 19 bleibt daher während 50 <fo bis 100 io der Dauer eines Signalzyklus gesetzte Die Setz- und Rücksetzausgangssignale des Flipflop 19 sind jeweils in den Fig. 3 (h) und (i) dargestellt.The signal M04 is fed to the set input of a flip-flop 18, the reset input of which is fed to the signal M90. The flip-flop 18 therefore remains set for 4% to 90% of the duration of a signal cycle. The set and reset output signals of the flip-flop 18 are shown in FIGS. 3 (f) and (g), respectively. The signal M50 is fed to the set input of a flip-flop 19, the reset input of which is fed the signal MOO. The flip-flop 19 therefore remains set for 50 <fo to 100 io of the duration of a signal cycle. The set and reset output signals of the flip-flop 19 are shown in FIGS. 3 (h) and (i), respectively.

Das Setzausgangssignal des Flipflop 18 wird einem zweiten Eingang des UND-Gliedes 21 zugeführt, und dem dritten Eingang dieses UND-Gliedes 21 wird das Setzausgangssignal des Flipflop 19 zugeführt. Das UND-Glied 21 gibt daher nur dann ein Signal ab, wenn das Signal OS von der Koinzidenzschaltung 17 während der Zeit von 50^ bis 90 # der Dauer eines Signalzyklus erzeugt wird, wie es in Fig. 3 (j) dargestellt ist. Im folgenden werden Zeitspannen, wie "die Zeitspanne von 50 io bis 90 io der Dauer eines nignalzyklus" einfach "50 - 90 %-Zeitspanne" genannt. Das RüoksetzauGgangssifma]The set output signal of the flip-flop 18 is fed to a second input of the AND element 21, and the set output signal of the flip-flop 19 is fed to the third input of this AND element 21. The AND gate 21 therefore outputs a signal only when the signal OS is generated by the coincidence circuit 17 during the time from 50 ^ to 90 # of the duration of one signal cycle, as shown in Fig. 3 (j). In the following, periods of time such as "the period of time from 50 io to 90 io of the duration of a signal cycle" are simply referred to as "50-90% period of time". The RüoksetzauGgangssifma]

ORIGINAL INSPECTEDORIGINAL INSPECTED

20C733520C7335

des Flipflop 18 wird dem zweiten Eingang des UND-Gliedes 22 zugeführt. Das UND-Glied 22 gibt daher nur dann ein Signal ab, wenn das Signal OS während der 90-100^-Zeitspanne oder der 0-4$-Zeitspanne eines Signalzy^lus erzeugt wird, wie dies in Pig. 3 (k) dargestellt ist. Das Setzausgangssignal des Flipflop 18 wird einem zweiten Eingang des UND-Gliedes 23 zugeführt, während dem dritten Eingang dieses UND-Gliedes 23 das Rücksetzausgangssignal des Flipflop 19 zugeführt wird. Das UND-Glied 23 gibt daher, wie aus Fig. 3 (1) zu ersehen ist, daher nur dann ein Signal ab, wenn fc das Signal OS während der 4-5O$-Zeitspanne eines Signal- * zyklus erzeugt wird. Schließlich wird das Rücksetzausgangssignal des Flipflop 18 einem zweiten Eingang des UND-Gliedes 24 zugeführt, während das Setzausgangssignal des Flipflop dem dritten Eingang zugeführt wird. Das UND-Glied 24 gibt daher nur dann ein Signal ab, wie dies aus Fig. 3 (m) zu ersehen ist, wenn das Signal OS während der 90-100%-Zeitspanne eines Signalzyklus erzeugt wird.of the flip-flop 18 is fed to the second input of the AND gate 22. The AND gate 22 therefore only gives a signal off when the signal OS is during the 90-100 ^ period or the 0-4 $ time span of a signal cycle is generated, like this in Pig. 3 (k) is shown. The set output signal of the flip-flop 18 is a second input of the AND gate 23 is supplied, while the reset output signal of the flip-flop 19 is applied to the third input of this AND element 23 is fed. The AND gate 23 is therefore, as can be seen from Fig. 3 (1), therefore only from a signal when fc the signal OS during the 4-50 $ period of a signal * cycle is generated. Eventually it will be the reset output of the flip-flop 18 is fed to a second input of the AND gate 24, while the set output signal of the flip-flop is fed to the third input. The AND gate 24 therefore only emits a signal, as can be seen from FIG. 3 (m) is when the signal OS is during the 90-100% period of a signal cycle is generated.

Die Ausgangssignale der UND-Glieder 21 - 23 werden jeweils einem von drei Eingängen der tristabilen Schaltung 25 zugeführt. Wenn das Ausgangssignal des UND-Gliedes 21 einem Eingang F der Schaltung 25 zugeführt wird, gibt diese auf einer ' Leitung B1 ein Signal ab, wenn das Ausgangssignal des UND-Gliedes 22 einem Eingang S der Schaltung 25 zugeführt wird, gibt diese über eine Leitung B2 ein Signal ab, und wenn das Ausgangssignal des UND-Gliedes 23 einem Eingang T der Schaltung 25 zugeführt wird, gibt diese über eine Leitung B3 ein Signal ab. Es sei jetzt angenommen, daß dem Eingang S der Schaltung 25 nach Fig. 2 ein Signal zugeführt wird, so daß diese über die Leitung B2 ein Signal abgibt.The output signals of the AND gates 21-23 are each fed to one of three inputs of the tristable circuit 25. When the output of the AND gate 21 has an input F is fed to the circuit 25, this outputs a signal on a line B1 when the output signal of the AND element 22 is fed to an input S of the circuit 25, this outputs a signal via a line B2, and if that The output signal of the AND gate 23 is fed to an input T of the circuit 25, it enters this via a line B3 Signal off. It is now assumed that the input S of the circuit 25 of FIG. 2 is supplied with a signal so that this emits a signal via line B2.

Das Ausgangssignal ST des UND-Gliedes 24 wird einem Eingang des ODER-Gliedes H zugeführt. Solange wie das Auegangssignal ST dem Zähler 15 über das ODER-Glied U zugeführt wird, wird der Zähler 15 nicht weitergeschaltet, selbst wenn demThe output signal ST of the AND gate 24 becomes an input of the OR gate H supplied. As long as the output signal ST is fed to the counter 15 via the OR gate U, the counter 15 is not incremented, even if the

0 0 9 8 Μ / 1 0 8 90 0 9 8 Μ / 1 0 8 9

ORIGINAL INSPECTEDORIGINAL INSPECTED

Zähler 15 von irgendeinem der UND-Glieder 11-13 Impulse zugeführt werden.Counter 15 are supplied with pulses from any one of the AND gates 11-13.

Es sei jetzt angenommen, daß das zentrale Steuerwerk 1 in · Abhängigkeit von den ihm von den Fühlern 9 und 10 zugeführten Verkehrsinformationen entschieden hat, daß die Verschiebungen in den Bereichen geändert werden müssen, und mithin dem Register 16 des Bereichssteuerwerks 2 oder 3 das Signal SO, das eine neue Verschiebung darstellt, zur Speicherung zuführt, In diesem Augenblick wird der Zähler 15 durch die normalen Zyklusimpulse C2 weitergeschaltet, die ihm über das UND-Glied 12 und das ODER-Glied H zugeführt werden. Wenn der Zählerstand des Zählers 15 den Wert erreicht hat, der mit dem im Register 16 gespeicherten neuen Verschiebewert übereinstimmt, gibt die Koinzidenzschaltung 17 über die Leitung OS ein Signal ab, wie es bereits erwähnt wurde. Infolgedessen wird das Synchronisierverhältnis zwischen dem Signal OS und den SMC-Synchronisierimpulsen, die den Anschlüssen M04, M50, M90 und MOO zugeführt werden, gegenüber dem, das bestand, bevor die neue Verschiebung im Register 16 gespeichert wurde, geändert· It is now assumed that the central control unit 1 depends on the sensors 9 and 10 supplied to it Traffic has decided that the shifts must be changed in the areas, and therefore the register 16 of the area control unit 2 or 3 the signal SO, which represents a new shift, is fed to the storage. At this moment the counter 15 is replaced by the normal Cycle pulses C2 switched on, which are fed to him via the AND gate 12 and the OR gate H. When the count of counter 15 has reached the value that corresponds to the new shift value stored in register 16, the coincidence circuit 17 emits a signal via the line OS, as has already been mentioned. As a result, that will Synchronization ratio between the signal OS and the SMC synchronization pulses, fed to terminals M04, M50, M90 and MOO versus what was there before the new shift was saved in register 16, changed

Ee sei angenommen, daß das Signal OS während der 50-90$- Zeitspanne des Signalzyklus erzeugt wird. Dann erzeugt das UND-Glied 21 in dem Augenblick, in dem das Signal OS erzeugt wird, ein Signal, das dem Eingang 7 der tristabilen Schaltung 25 zugeführt wird, so daß das Ausgangssignal B1 dem UND-Glied 11 zugeführt wird. Der Zähler 15 beginnt dann, die ihm über den Anschluß 01 zugeführten Zyklusimpulse zu zählen. Da die Frequenz dieser Impulse C1 um 12,5 i» niedriger als die der normalen Zyklusimpulse 02 ist, benötigt der Zähler 15 eine um 12,5 # längere Zeit zum Zählen von 100 Impulsen, die ihm über den Anschluß 01 zugeführt werden, ale zum Zählen von 100 Impulsen, die ihm über den Anschluß 02 zugeführt werden. Mit anderen Worten, die Dauer eines Signalzyklue ist jetzt um 12,5 1· länger als die Dauer eineeAssume that the OS signal is generated during the $ 50-90 period of the signal cycle. Then the AND gate 21 generates a signal at the moment at which the signal OS is generated, which is fed to the input 7 of the tristable circuit 25, so that the output signal B1 is fed to the AND gate 11. The counter 15 then begins to count the cycle pulses supplied to it via the terminal 01. Since the frequency of these pulses C1 is 12.5 i » lower than that of the normal cycle pulses 02, the counter 15 needs a 12.5 # longer time to count 100 pulses that are fed to it via the terminal 01, all for Counting 100 pulses that are fed to it via connection 02. In other words, the duration of a signal cycle is now 12.5 1 · longer than the duration of one

00 98A1/108900 98A1 / 1089

ORIGINAL INSPECTEBORIGINAL INSPECTEB

\J \J\ J \ J

normalen Signalzyklus· Wenn dann dieser verlängerte Signalzyklus drei- oder viermal höchstens wiederholt wird, erscheint das Signal OS in der 90-100$- oder O-4$-Zeitspanne der normalen Dauer eines Signalzyklus, die durch die den Anschlüssen MOO - M90 zugeführten SMC-Synchronisierimpulse bestimmt ist.normal signal cycle · If then this extended signal cycle is repeated three or four times at most, the signal OS appears in the $ 90-100 or $ 4 time period the normal duration of a signal cycle generated by the SMC sync pulses applied to terminals MOO - M90 is determined.

Wenn das Signal OS in der 90-100%-Zeitspanne aufgetreten ist, gibt das UND-Glied 24 über die Leitung ST und das ODER-Glied 14 ein Signal an den Zähler 15 ab. Solange wie dem Zähler 15 das Signal ST zugeführt wird, wird er nicht weitergeschaltet. Während der 90-100$-Zeitspanne gibt das UND-Glied 22 ein Signal ab, so daß das Ausgangssignal B2 der Schaltung 25 dem UND-Glied 12 zugeführt wird. Dies bewirkt, daß die Impulse C2 dem Zähler 15 über das UND-Glied 12 und das ODER-Glied H zugeführt werden. Da jedoch das Signal ST noch dem Zähler 15 zugeführt wird, verhindert dieses, daß die Impulse C2 den Zahler 15 weiterschalten. Wenn jedoch die 90-100^-Zeitspanne abgelaufen ist, läßt das Signal MOO das Signal ST verschwinden, so daß der Zähler 15 jetzt mit dem Zählen der Zyklusimpulse C2 beginnt. Da in einem Zyklus normaler Dauer jeweils 100 Zyklusimpulse C2 erzeugt werden, wird der Zähler 15 nach Ablauf eines jeden normalen Zyklus auf null zurückgestellt. Der Unterschied zwischen dem SMC-Synchronisierimpuls MOO und dem LC-Synchronisierimpuls SOO wird daher gleich der neuen im Register gespeicherten Verschiebung. Von diesem Augenblick an erzeugt der Zähler 15 solange LC-Synchronisierimpulse auf der Basis der neuen Verschiebung, bis die Verschiebung erneut geändert wird.If the signal OS occurred in the 90-100% period is, the AND gate 24 outputs a signal to the counter 15 via the line ST and the OR gate 14. As long as that Counter 15 is supplied with the signal ST, it is not advanced. During the $ 90-100 period, the AND gate is there 22 from a signal, so that the output signal B2 of the circuit 25 is fed to the AND gate 12. This causes, that the pulses C2 are fed to the counter 15 via the AND gate 12 and the OR gate H. However, there the signal ST is still fed to the counter 15, this prevents the pulses C2 from switching the counter 15 further. But when the 90-100 ^ time span has expired, leaves the signal MOO the signal ST disappear, so that the counter 15 now begins counting the cycle pulses C2. There in a cycle of normal duration 100 cycle pulses C2 are generated, the counter 15 is after each normal cycle reset to zero. The difference between the SMC sync pulse MOO and the LC sync pulse SOO therefore becomes equal to the new offset stored in the register. Generated from that moment on the counter 15 as long as LC synchronization pulses on the basis of the new offset until the offset is changed again.

Wenn das Signal ST in der 0-4$-Zeitspanne aufgetreten ist, gibt das UND-Glied 22 aber die Leitung B2 ein Signal ab, woraufhin der Zähler 15 mit dem Zählen dtr Impulse C2 beginnt.If the ST signal occurred in the $ 0-4 time period, but the AND gate 22 sends a signal to the line B2, whereupon the counter 15 begins counting the pulses C2.

009841/1089009841/1089

ORiGINAL INSPECTEDORiGINAL INSPECTED

Nimmt man an, daß die Koinzidenzschaltung 17 das Signal OS während der 4-5O$-Zeitspanne des Signalzyklus erzeugt hat, dann führt das UND-Glied 23 dem Eingang T der tristabilen Schaltung 25 ein Signal zu, so daß die Schaltung 25 dem UND-Glied 13 über die Leitung B3 ein üignal zuführt. Dies bewirkt, daß der Zähler 15 die ihm über das ODER-Glied H zugeführten Zyklusimpulse C3 zählt. Da die Frequenz der Impulse 03 um 12,5 % höher als die Frequenz der normalen Impulse C2 ist, ist die Zeit, die der Zähler 15 zum Zählen von 100 Impulsen G3 benötigt, um 12,5 i° kurzer als die normale Dauer eines Signalzyklus. Daher erscheint das Signal OS, wenn der verkürzte Signalzyklus dreimal höchstens wiederholt worden ist, in der O-Afo- Zeit spanne des Signalzyklus, der durch die SMC-iiynchronisierimpulse bestimmt ist, oder wenn der verkürzte Signalzyklus viermal höchstens wiederholt wird, erscheint das Signal OS in der 90-100$-^eitspanne des normalen Signalzyklus. Das Ausgangssignal SOO des Zählers 15 ist dann gegenüber dem Signal MOO um die neue Verschiebung, die im Register 1b gespeichert ist, verschoben. Mit anderen Worten, der Zähler 15 erzeugt jetzt die LC-Synchronisiersignale auf der Basis der neuen Verschiebung.Assuming that the coincidence circuit 17 has generated the signal OS during the 4-50 $ time period of the signal cycle, then the AND gate 23 supplies a signal to the input T of the tristable circuit 25, so that the circuit 25 is connected to the AND Member 13 supplies a signal via line B3. This has the effect that the counter 15 counts the cycle pulses C3 supplied to it via the OR gate H. Since the frequency of the pulses 03 is higher than the frequency of normal pulses C2 by 12.5%, the time required for the counter 15 to count 100 pulses G3 to 12.5 ° i is shorter than the normal period of a signal cycle . Therefore, when the shortened signal cycle has been repeated three times at most, the signal OS appears in the 0-Afo period of the signal cycle determined by the SMC synchronizing pulses, or when the shortened signal cycle is repeated four times at most, the signal OS appears in the $ 90-100 time span of the normal signal cycle. The output signal SOO of the counter 15 is then shifted with respect to the signal MOO by the new shift which is stored in the register 1b. In other words, the counter 15 now generates the LC synchronizing signals based on the new shift.

Die LC-Synchronisiersignale SOO, S04, S50 und S90 werden den zu dem Bereichssteuerwerk gehörenden örtlichen Steuerwerken zugeführt. Das Bereichssteuerwerk legt eine Verschiebung für jedes der örtlichen Steuerwerke fest. Anhand der vom Bereichssteuerwerk empfangenen Verschiebung und LC-Synchronisiersignale erzeugt jedes örtliche Steuerwerk seine eigenen Synchronisiersignale zur Steuerung der ihm zugeordneten Verkehrssignale in an sich bekannter Weise.The LC synchronization signals SOO, S04, S50 and S90 are the local control units belonging to the area control unit. The area controller sets a shift for each of the local control works. Based on the displacement and LC synchronization signals received from the range controller each local control unit generates its own synchronization signals to control the traffic signals assigned to it in a manner known per se.

In Pig. 4 ist eine abgewandelte Ausführungsform des BereichBsteuerwerks nach Pig. 2 dargestellt. Hier sind dasIn Pig. Figure 4 is a modified embodiment of the area controller after Pig. 2 shown. Here are those

0 Ü ⁽;': / 1 / 1 ') 8 90 Ü ⁽ ; ': / 1/1 ') 8 9

, ; OFUGfNAL INSPECTED,; OFUGfNAL INSPECTED

Register 16 und die Koinzidenzschaltung 17 von Fig. 2 durch eine Schaltung mit einem reversierbaren Register ersetzt. In Mg. 4 sind diejenigen Teile, die denen nach Fig. 2 entsprechen, mit gleichen Bezugszeichen versehen, so daß die Beschreibung auf diejenigen Teile, die sich von denen nach Fig. 2 unterscheiden, beschränkt werden kann.Register 16 and the coincidence circuit 17 of FIG. 2 are replaced by a circuit with a reversible register. In Mg. 4 are those parts that correspond to those of Fig. 2 are given the same reference numerals, so that the description applies to those parts that are different from those differ according to Fig. 2, can be limited.

Das zentrale Steuerwerk führt einem Anschluß SO ein Verschiebesignal zu. Wie im Falle der Fig. 2 ist das Signal SO binärdezimalkodiert. Gleichzeitig mit der Zuführung des Signals SO führt das zentrale Steuerwerk einem Anschluß SOCThe central control unit leads a connection SO a shift signal to. As in the case of FIG. 2, the signal SO is coded in binary decimal. Simultaneously with the feeding of the Signals SO leads the central control unit to a connection SOC

k ein weiteres Signal zu. Dieses Signal SOC ist, im Gegensatz zum Signal SO, ein kontinuierliches Signal. Die beiden Signale SO und SOC werden einem UND-Glied 32 zugeführt, so daß das Signal SO einem reversierbaren Register 35» das eine Speicherkapazität von Dezimalzahlen bis zu 100 aufweist, über ein ODER-Glied 34 zugeführt wird. Der neue Verschiebewert, der in Form des Signals SO vom zentralen Steuerwerk abgegeben wird, wird also im Register 35 gespeichert. Das Register 35 kann das Signal SO nur dann speichern, wenn das Signal SOC als Dauersignal über eine Leitung SRC zugeführt wird. Wenn die vom ODER-Glied 34 abgegebenen Impulse dem Register 35 ohne das Steuereingangssignal SRC zugeführt werden, zieht das Register 35 einen Wert, der der Anzahl derk another signal to. This signal SOC is, in contrast to signal SO, a continuous signal. The two signals SO and SOC are fed to an AND gate 32, so that the signal SO to a reversible register 35 »which has a storage capacity of decimal numbers up to 100, is supplied via an OR gate 34. The new shift value in the form of the SO signal from the central control unit is released, is therefore stored in register 35. The register 35 can only store the signal SO if the Signal SOC is supplied as a continuous signal via a line SRC. If the output from the OR gate 34 pulses to the Register 35 are supplied without the control input signal SRC, the register 35 draws a value that corresponds to the number of

r vom ODER-Glied 34 abgegebenen Impulse entspricht (nachstehend als "Subtraktionsimpulee¹¹ bezeichnet), solange von dem im Register 35 gespeicherten Wert ab, bis der gespeicherte Wert null ist, woraufhin das Register 35 über eine Leitung OS ein Signal abgibt. Wenn das ODER-Glied 34 dem Register 35 danach weitere Subtraktionsimpulse zuführt, subtrahiert das Register 35 die zugeführten Subtraktionaimpulse von 100.r from the OR gate 34 corresponds to pulses (hereinafter referred to as "subtraction pulses ¹¹ ) from the value stored in the register 35 until the stored value is zero, whereupon the register 35 outputs a signal via a line OS. If the OR - Member 34 then supplies further subtraction pulses to register 35, register 35 subtracts the supplied subtraction pulses from 100.

Das vom Register 35 abgegebene Signal OS wird einem Eingang der UND-Glieder 21 - 24 zugeführt, ebenso wie bei demThe signal OS emitted by the register 35 is fed to an input of the AND gates 21-24, as is the case with the

0 0 Π R /, ) / 1 0 8 90 0 Π R /, ) / 1 0 8 9

ORIGINAL IhTSPECTEDORIGINAL IhTSPECTED

?0C7335? 0C7335

Ausführungsbeispiel nach Pig. 2 <> Die Subtraktionsimpulse, die dem Register 35 zugeführt werden, sind diejenigen Impulse, die ihm vom ODER-Glied 14 über ein UND-Glied 33 und das ODER-Glied 34 zugeführt werden. Das Rucksetzausgangssignal eines Flipflop 31 wird dem einen Eingang des UND-Gliedea 33 zugeführt. Das zuvor erwähnte Signal SOC wird dem Setzeingang des Flipflop 31 zugeführt, während das Ausgangssignal SOO des Zählers 15 dem Rücksetzeingang des Flipflop 31 zugeführt wird. Solange wie das Signal SOC vorhanden ist, gibt das UND-Glied 33 daher kein Signal ab, und wenn das Signal SOO verschwunden ist, erhält das Register 35 Subtraktionsimpulse, die von dem im Register 35 gespeicherten Wert zu subtrahieren sind. Wenn daher nach der Erzeugung des Signals SOO der neue im Register 35 gespeicherte Verschiebewert bis auf null verringert worden ist, d.h., wenn die durch das zentrale Steuerwerk gewählte neue Verschiebezeit abgelaufen ist, wird das Signal OS erzeugt. Die Wirkungsweise des Ausführungsbeispiels nach Fig. 4 ist nach der Erläuterung der Fig. 2 leicht zu verstehen, so daß sie hier nicht ausführlicher beschrieben wird.Embodiment according to Pig. 2 <> The subtraction pulses, which are fed to the register 35 are those pulses received from the OR gate 14 via an AND gate 33 and the OR gate 34 are supplied. The reset output signal a flip-flop 31 is fed to one input of the AND gate 33. The aforementioned signal SOC becomes fed to the set input of the flip-flop 31, while the output signal SOO of the counter 15 is fed to the reset input of the Flip-flop 31 is supplied. As long as the signal SOC is present, the AND gate 33 therefore emits no signal, and when the signal SOO has disappeared, the register 35 receives subtraction pulses from those stored in the register 35 Value to be subtracted. If, therefore, after the generation of the SOO signal, the new one stored in register 35 Shift value has been reduced to zero, i.e. when the new shift time selected by the central control unit has expired, the OS signal is generated. The mode of operation of the embodiment according to FIG. 4 is according to easy to understand the explanation of FIG. 2 so that it will not be described in further detail here.

ORIGINAL INSPECTEDORIGINAL INSPECTED

0098 41/ 10890098 41/1089

Claims

c- U υ / J ο \ j

-H--H-

Claims

(1.) Device for controlling the traffic signals of the in traffic lights arranged in a larger area, which is divided into several smaller areas several local control units to control the traffic signals of the traffic lights, which are at different Positions are arranged in each of the areas, and an area control unit, which is used to control each of the areas

management of the local control units in each of these areas is provided, characterized in that a single central control unit (1) the area control units (2, 3) controls and a device for generating the same cycle pulses and the same synchronizing pulses that all area control units are supplied as well as a device for generating various shift signals contains, which are each fed to one of the area control units, that each area control unit has a device for the generation of further synchronization pulses, which compared to the first-mentioned synchronization pulses the shift time determined by the shift signal are shifted, and a further synchronization

r pulse feeding each of the local control units (4-8) Device contains, and that each of the local control units, the traffic signals assigned to it on the basis which controls further synchronization pulses that it has received from one of the area control units.

2. Control device according to claim 1, characterized in that that each area control unit (2; 3) has a register (35; 16) for storing the shift signal (SO) which it from central control unit (1) receives a counter (15) which the cycle pulses emitted by the central control unit (1) (01, C2, C3) counts and the other synchronization pulses

0 0 9 Π .'. I / 1 0 8 90 0 9 Π. '. I / 1 0 8 9

ORIGINAL INSPECTEDORIGINAL INSPECTED

20C733G

emits when it has reached predetermined count values, and contains a circuit arrangement which controls the counter so that the time between the occurrence of the first-mentioned and the further synchronization pulses is equal to that in the Register is stored shift.

3. Control device according to claim 1, characterized in that each area control unit (2; 3) has a register (16) for storing the shift signal (SO), a counter (15) »which counts the cycle pulses (01, C2, C3) and the others Synchronizing pulses generated when it has reached predetermined count values, a coincidence circuit (17), which a Output signal (OS) emits when the count of the counter is equal to the shift value stored in register (16) is one of the difference between the timing of occurrences of the output signal (OS) of the coincidence circuit (17) and the first-mentioned synchronizing pulse detection and output signal generating device and one depending on the output signal responsive to the detecting device and changing the frequency of the cycle pulses supplied to the counter Device included

4. Control device according to claim 1, characterized in that each area control unit (2 | 3) one the cycle pulses (C1, G2, C3) counting counter (15), a shift signal (SO) storing register (35), which also receives cycle pulses and as a second counter the same counting capacity as the first counter (15) acts and emits a signal (OS) when it has a predetermined one Counter has reached the difference between the times of occurrence of the output from the second counter (35) A device which detects signals (OS) and the first-mentioned synchronizing pulses and emits an output signal as well as one which responds as a function of the last-mentioned output signal and the frequency of the first-mentioned one Device which changes the cycle pulses supplied to the counter contains. 0 0 9 Γ: /, 1/1 0 Π 9

BATH ORIGINAL