DE1271413B

DE1271413B - Electrical circuit arrangement made up of logic elements for distance measurement or position determination

Info

Publication number: DE1271413B
Application number: DEP1271A
Authority: DE
Inventors: Melvin R Mcelroy
Original assignee: Hughes Aircraft Co
Current assignee: Raytheon Co
Priority date: 1961-02-17
Filing date: 1962-02-16
Publication date: 1968-06-27

Description

Aus Logikelementen aufgebaute elektrische Schaltungsanordnung zur Wegmessung oder Positionsbestimmung Die Erfindung betrifft eine aus Logikelementen aufgebaute elektrische Schaltungsanordnung zur Wegmessung oder Positionsbestimmung, insbesondere in automatischen Werkzeugmaschinen, mit einem Impulsgeber, der in Abhängigkeit von der Meßbewegung zwei Arten von Impulsen, nämlich Richtigweg- und Falschwegimpulse erzeugt, und mit einem an den Geber angeschlossenen Impulszähler.Electrical circuit arrangement constructed from logic elements for Distance measurement or position determination The invention relates to a logic element built-up electrical circuit arrangement for distance measurement or position determination, especially in automatic machine tools, with a pulse generator that is dependent on two types of impulses from the measuring movement, namely correct path and incorrect path impulses generated, and with a pulse counter connected to the encoder.

Bei der Bewegung eines mechanischen Elementes in einer gewünschten Richtung kann es vorkommen, daß sich das Element infolge von Schwingungen od. dgl. kurzzeitig und in geringem Maße entgegengesetzt zu der gewünschten Richtung bewegt. Wenn von der Bewegung des Elementes zwei Arten von Impulsen abgeleitet werden, die für die beiden einander entgegengesetzten Bewegungsrichtungen charakteristisch sind, so werden außer den Impulsen, die die Bewegung des Elementes in der richtigen Bewegungsrichtung anzeigen, gelegentlich auch einige Impulse auftreten, die für die Bewegung des Elementes in der Gegenrichtung charakteristisch sind. Die erstgenannten Impulse werden in Zukunft als Richtigwegimpulse und die anderen als Falschwegimpulse bezeichnet.When moving a mechanical element in a desired Direction, it can happen that the element as a result of vibrations or the like. briefly and to a small extent moved in the opposite direction to the desired direction. If two kinds of impulses are derived from the movement of the element, the are characteristic of the two opposite directions of movement, so besides the impulses, the movement of the element is in the correct direction of movement show, occasionally some impulses occur which are responsible for the movement of the element are characteristic in the opposite direction. The first mentioned impulses are in Future referred to as correct path impulses and the others as incorrect path impulses.

Damit bei der Wegmessung oder Positionsbestimmung keine Fehler entstehen, muß die durch das Auftreten von Falschwegimpulsen angezeigte Rückbewegung des bewegten Elementes berücksichtigt werden. Es ist bekannt, zu diesem Zweck Zähler zu verwenden, die auf zwei verschiedene Impulsarten ansprechen und in Abhängigkeit von der einen Impulsart in der einen Richtung und in Abhängigkeit von der anderen Impulsart in der anderen Richtung zählen. Die Verwendung eines derartigen Zweirichtungszählers in einer Schaltungsanordnung, die von bistabilen Elementen Gebrauch macht, die ein Zählregister bilden, weist jedoch erhebliche Nachteile auf. Ein derartiger Zweirichtungszähler erfordert eine komplizierte Schaltung für jedes einzelne der bistabilen Elemente, die das Zählregister bilden. Weiterhin ist es im allgemeinen schwierig, die Information serienweise in jedes Element eines bistabilen Zählers einzuführen.So that no errors occur when measuring the distance or determining the position, must be the return movement of the moved, indicated by the occurrence of incorrect path pulses Element must be taken into account. It is known to use counters for this purpose, which respond to two different types of impulses and depending on the one Type of pulse in one direction and depending on the other type of pulse in count the other way. The use of such a bidirectional counter in a circuit arrangement that makes use of bistable elements, the one Form counting registers, however, has significant disadvantages. Such a bidirectional counter requires a complicated circuit for each of the bistable elements, which form the counting register. Furthermore, it is generally difficult to get the information to be introduced in series in each element of a bistable counter.

Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile der bekannten Schaltungen zu vermeiden und eine Schaltungsanordnung zu schaffen, die mit einem wesentlich geringeren Aufwand die Berücksichtigung von Falschwegimpulsen ermöglicht.The invention is based on these disadvantages of the known To avoid circuits and to create a circuit arrangement with a Much less effort enables incorrect path pulses to be taken into account.

Diese Aufgabe wird unter Verwendung eines einsinnig zählenden Impulszählers nach der Erfindung dadurch gelöst, daß dem einsinnig zählenden Impulszähler ein Gatter vorgeschaltet ist, das mit einer von den Richtigweg- und den Falschwegimpulsen gesteuerten Schaltanordnung gekoppelt ist, die bewirkt, daß das Gatter, dem nur Richtigwegimpulse zugeführt werden, ebenso viele Richtigwegimpulse unterdrückt wie Falschwegimpulse erzeugt werden.This task is performed using a unidirectional pulse counter solved according to the invention in that the unidirectional counting pulse counter Gate is connected upstream, with one of the correct path and the wrong path pulses controlled switching arrangement is coupled, which causes the gate to which only Correct path pulses are supplied, as many correct path pulses are suppressed as Wrong path pulses are generated.

Die Erfindung ermöglicht es also, einen nur in einer Richtung zählenden Zähler zu verwenden, der in Form eines Zählregisters auf sehr einfache Weise verwirklichbar ist. Die zur Unterdrückung der Falschwegimpulse benötigte Schaltanordnung erfordert einen wesentlich geringeren Aufwand als ein Zweirichtungszähler, dessen Einsatz nicht erforderlich ist, weil die zu berücksichtigenden Falschwegimpulse nur ausnahmsweise und in geringer Zahl auftreten und ihre genaue Anzahl nicht von Interesse ist.The invention thus makes it possible to only count in one direction To use counter, which can be implemented in a very simple manner in the form of a counting register is. The switching arrangement required to suppress the incorrect path pulses requires much less effort than a bidirectional meter, its use is not necessary, because the incorrect path pulses to be taken into account only in exceptional cases and occur in small numbers and their exact number is of no interest.

Bei einer bevorzugten Ausführungsform der Erfindung ist für jede der beiden, je einer Bewegungsrichtung zugeordneten Impulsarten dem Impulszähler ein Gatter vorgeschaltet, dem diese Impulsart als Richtigwegimpulse zugeführt wird, und es ist die Schaltanordnung so ausgebildet, daß sie das wahlweise Einschalten eines dieser beiden Gatter und die Behandlung der diesem Gatter zugeführten Impulsart als Richtigwegimpulse ermöglicht. Weitere Einzelheiten und Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Die Erfindung wird an Hand der in der Zeichnung dargestellten Ausführungsbeispiele näher beschrieben und erläutert. Es zeigt F i g. 1 das Schaltbild einer Schaltungsanordnung nach der Erfindung, die zwei aufeinanderfolgende Falschwegimpulse verarbeiten kann, F i g. 2 das Schaltbild einer weiteren Schaltungsanordnung nach der Erfindung, die Schaltelemente zur Verarbeitung von Überlaufwegimpulsen und zur Festlegung von einer beliebigen von zwei einander entgegengesetzten Bewegungsrichtungen als »richtige« Bewegungsrichtung aufweist, und F i g. 3 ein Schaltbild einer weiteren Ausführungsform der Erfindung, die sechs aufeinanderfolgende Falschwegimpulse verarbeiten kann.In a preferred embodiment of the invention, for each of the two types of pulses, each assigned to a direction of movement, to the pulse counter Upstream gate to which this type of pulse is fed as a correct path pulse, and the switching arrangement is adapted to selectively switch on one of these two gates and the treatment of the type of pulse applied to this gate as correct path impulses. Further details and configurations of the invention are characterized in the subclaims. The invention is on Hand of the embodiments shown in the drawing described in more detail and explained. It shows F i g. 1 the circuit diagram of a circuit arrangement according to the invention, which can process two consecutive incorrect path pulses, F i g. 2 the circuit diagram a further circuit arrangement according to the invention, the switching elements for processing of overflow path pulses and defining any of two each other has opposite directions of movement as the "correct" direction of movement, and F i g. 3 is a circuit diagram of another embodiment of the invention, the six can process successive incorrect path pulses.

In F i g.1 ist ein Schaltschema einer Ausführungsform der Erfindung dargestellt. Die Ausführungsform nach F i g. 1 kann zwei aufeinanderfolgende Falschwegimpulse innerhalb einer Folge von Richtigwegimpulsen verarbeiten. Die Schaltungsanordnung kann außerdem, nachdem eine Zeitlang Richtigwegimpulse angenommen worden sind, wieder zwei Falschwegimpulse ohne einen Fehler in der Zählung annehmen. In F i g. 1 ist als Block ein Zähler 10 dargestellt, bei dem es sich um einen einsinnig zählenden Zähler handelt, der mehrere bistabile Elemente oder Flip-Flops aufweist, die miteinander verbunden sind. Derartige Zählregister sind bekannt.In Fig. 1 is a circuit diagram of an embodiment of the invention shown. The embodiment according to FIG. 1 can have two consecutive wrong-way impulses process within a sequence of correct travel impulses. The circuit arrangement can also, after correct path pulses have been accepted for a period of time accept two incorrect path pulses without an error in the count. In Fig. 1 is A counter 10 is shown as a block, which is a unidirectional counting Counter acts, which has several bistable elements or flip-flops that interact with each other are connected. Such counting registers are known.

Ein derartiger bekannter Zähler ist so geschaltet, daß die Ausgangsklemmen der einzelnen Flip-Flops, die das Zählregister bilden, eine für jede einzelne Zahl der durch den Zähler 10 empfangenen Eingangsimpulse verschiedene charakteristische Spannungskonfigurationen annehmen. Der Zähler 10 empfängt die Impulse einer Eingangsklemme 12. Da der Zähler nur einsinnig zählt, ist es notwendig, daß nur Impulse einer ersten Art, also Richtigwegimpulse, an die Eingangsklemme 12 gelangen. Es soll jedoch angenommen werden, daß die Impulsfolge, die gezählt werden soll, sowohl Richtigwegimpulse Pp als auch gelegentlich Falschwegimpulse Np enthält. Weiter wird vorausgesetzt, daß die Richtigwegimpulse Pp und die Falschwegimpulse Np an verschiedenen Ausgängen eines Impulsgebers auftreten.Such a known counter is connected in such a way that the output terminals of the individual flip-flops which form the counting register assume a different characteristic voltage configuration for each individual number of the input pulses received by the counter 10. The counter 10 receives the pulses from an input terminal 12. Since the counter only counts in one direction, it is necessary that only pulses of a first type, that is, correct travel pulses, reach the input terminal 12 . It should be assumed, however, that the pulse train to be counted contains both correct path pulses Pp and occasionally incorrect path pulses Np. It is also assumed that the correct path pulses Pp and the wrong path pulses Np occur at different outputs of a pulse generator.

Bei der erfindungsgemäßen Schaltungsanordnung werden die Richtigwegimpulse Pp dem Eingang 12 des Zählers 10 zugeführt. Immer dann, wenn solche Impulse auftreten, ohne daß eine Korrektion infolge ; von aufgetretenen Falschwegimpulsen N, erforderlich ist, wird die Pp Impulsfolge unmittelbar an die Eingangsklemme 12 geführt.In the circuit arrangement according to the invention, the correct path pulses Pp fed to input 12 of counter 10. Whenever such impulses occur, without a correction as a result; of incorrect travel impulses N, required the Pp pulse train is fed directly to input terminal 12.

Die Schaltanordnung, die die Verarbeitung von Falschwegimpulsen ermöglicht, wird von zwei Flip-Flops 14 und 16 gebildet.The switching arrangement, which enables the processing of wrong-way impulses, is formed by two flip-flops 14 and 16.

Für die folgenden Ausführungen wird vorausgesetzt, daß ein Flip-Flop zwei Eingangsklemmen und zwei Ausgangsklemmen aufweist. Die Eingangsklemmen sind mit JQ und KQ und die Ausgangsklemmen mit Q und Q bezeichnet, und zwar ist Q die Wahr-Ausgangsklemme und Q die Falsch-Ausgangsklemme. Es sei ferner angenommen, daß ein Impuls, der an die Eingangsklemme JQ des Flip-Flops angelegt wird, das Flip-Flop so stellt, daß sein Q-Ausgang eine relativ hohe Spannung und sein Q-Ausgang eine relativ niedere Spannung aufweist. Ein an den KQ-Eingang des Flip-Flops angelegter Impuls soll das Fhp-Flop so stellen, daß der Q-Aus gang eine relativ niedere Spannung und der Q-Aus gang eine relativ hohe Spannung annimmt. Gleich zeitig an die Eingänge JQ und KQ angelegte Impuls( bewirken, daß das Flip-Flop seinen Zustand ändert d. h., wenn der Q-Ausgang hoch und der Q-Ausganl niedrig ist, schaltet bei gleichzeitig eintreffenden Im. pulsen das Flip-Flop so um, daß der Q-Ausgan@ niedrig und der -Q-Ausgang hoch wird. Wenn umgekehrt der Q-Ausgang niedrig und der Q-Aus. gang hoch ist, so wird bei gleichzeitigem Auftreten von Impulsen an beiden Eingängen der Q-Ausganf hoch und der -Q-Ausgang niedrig.For the following explanations it is assumed that a flip-flop has two input terminals and two output terminals. The input terminals are with JQ and KQ and the output terminals with Q and Q, namely Q is the True output terminal and Q the false output terminal. It is also assumed that a pulse that is applied to the input terminal JQ of the flip-flop, the flip-flop so that its Q output is a relatively high voltage and its Q output is a has relatively low voltage. One applied to the KQ input of the flip-flop Impulse should set the Fhp-Flop in such a way that the Q output has a relatively low voltage and the Q output assumes a relatively high voltage. Simultaneously to the entrances JQ and KQ applied pulse (cause the flip-flop to change state d. i.e. if the Q output is high and the Q output is low, it switches at the same time incoming Im. Pulse the flip-flop so that the Q output @ low and the -Q output goes high. Conversely, when the Q output is low and the Q output is low. gear up is, then if pulses occur at both inputs at the same time, the Q output high and the -Q output low.

Wenn eine relativ hohe Spannung an dem Q-Ausgang und gleichzeitig eine relativ niedere Spannung an dem -Q-Ausgang erscheint, so wird dies im folgenden als der Wahr-Zustand bezeichnet. Wenn dagegen eine relativ hohe Spannung an dem Q-Ausgang und zugleich eine relativ niedere Spannung an dem Q-Ausgang erscheint, so wird dies im folgenden als Falsch-Zustand des Flip-Flops bezeichnet.When a relatively high voltage at the Q output and at the same time If a relatively low voltage appears at the -Q output, this will be shown below referred to as the true state. If, on the other hand, a relatively high voltage is applied to the Q output and at the same time a relatively low voltage appears at the Q output, so this is referred to below as the false state of the flip-flop.

Die in der Zeichnung dargestellten Schaltungsanordnungen weisen UND- und ODER-Gatter auf. Derartige Gatter sind bekannt und enthalten beispielsweise als Schaltelemente hauptsächlich Dioden.The circuit arrangements shown in the drawing have AND- and OR gate on. Such gates are known and contain, for example mainly diodes as switching elements.

Da man wünscht, daß die Richtigwegimpulse P" nur dann durch die Anordnung hindurchgehen, wenn die Wahr-Ausgänge Q, und Q, der beiden Flip-Flops 14 und 16 beim Erscheinen eines Pp Impulses gleichzeitig hoch sind, sind die drei Signale Pp, Q, und Q, an die Eingangsklemmen eines UND-Gatters 18 angelegt. Der Ausgang des UND-Gatters 18 ist mit der Eingangsklemme 12 des Zählers 10 verbunden.Since it is desired that the correct path pulses P "only then through the arrangement go through if the true outputs Q, and Q, of the two flip-flops 14 and 16 are high at the same time when a Pp pulse appears, the three signals are Pp, Q, and Q, applied to the input terminals of an AND gate 18. The exit of AND gate 18 is connected to input terminal 12 of counter 10.

Es ist noch erforderlich, die Wirkungsweise der Flip-Flops 14 und 16 zu erläutern, die das Durchlaufen der Richtigwegimpulse Pp derart steuern, daß dann, wenn Falschwegimpulse N, auftreten, der Durchtritt von Richtigwegimpulsen Pp aufgehalten wird, so daß der Zähler eine geeignete Konfiguration annimmt. Es leuchtet ein, daß bei jedem Auftreten eines Falschwegimpulses Np ein Richtigwegimpuls Pp gesperrt werden muß, wenn der Zähler richtig zählen soll.It is still necessary to understand the operation of the flip-flops 14 and 16 to explain, which control the passage of the correct path pulses Pp such that then, when incorrect path pulses N occur, the passage of correct path pulses Pp is held up so that the counter assumes an appropriate configuration. It It is clear that every time a wrong path pulse Np occurs, a correct path pulse is generated Pp must be blocked if the counter is to count correctly.

Die Flip-Flops 14 und 16 sind so miteinander verbunden, daß sie eine Schaltanordnung bilden, die die Form eines einfachen Zählers aufweist. Es sei angenommen, daß bei Beginn der Zählung ein sogenanntes »Stell«-Signal die Flip-Flops 14 und 16 in ihren Wahr-Zustand schaltet, bei dem also Qs und Q, hoch sind. Der erste Impuls Pp, der empfangen wird, läuft zum Zähler und wird vom Zähler registriert. Hierauf werden Richtigwegimpulse Pp so lange an den Zähler angelegt, wie die Ausgänge Q, und Q, der beiden Flip-Flops 14 und 16 hoch bleiben. Solange also, bis ein Falschwegimpuls Np empfangen wird, wird jeder Richtigwegimpuls Pp dem Zähler 10 zugeführt.The flip-flops 14 and 16 are connected to each other that they one Form circuitry which has the form of a simple counter. Suppose that at the beginning of counting a so-called "set" signal the flip-flops 14 and 16 switches to its true state where Qs and Qi are high. The first impulse Pp that is received goes to the meter and is registered by the meter. On that correct path pulses Pp are applied to the counter as long as the outputs Q, and Q, of the two flip-flops 14 and 16 stay high. So until a wrong path impulse Np is received, each correct path pulse Pp is fed to the counter 10.

Sobald ein Falschwegimpuls N auftritt, werden beide Flip-Flops 14 und 16 in ihren Falsch-Zustand umgeschaltet, so daß die Ausgänge Q, und Q, hoch werden. Der nächste Impuls Pp wird daher nicht dem Zähler 10 zugeführt, und es wird dieser Zählerbetrag, wie erwünscht, unterdrückt. Dieser Pp Impuls stellt jedoch die Flip-Flops 14 und 16 wieder zurück, so daß der folgende Richtigwegimpuls Pp wieder zu dem Zähler 10 zugeführt wird. Der Falschwegimpuls N, hat daher einen Richtigwegimpuls Pp ausgelöscht, und da keiner der beiden Impulse den Zähler erreicht hat, entsteht kein Fehler.As soon as a wrong path pulse N occurs, both flip-flops 14 and 16 toggled to their false state so that the outputs Q, and Q, are high will. The next pulse Pp is therefore not supplied to the counter 10 and it will this counter amount is suppressed as desired. This Pp pulse represents however the flip-flops 14 and 16 back again, so that the following correct path pulse Pp is fed back to the counter 10. The wrong path pulse N, therefore has a correct path pulse Pp obliterated, and since neither of the two pulses reaches the counter there is no error.

Wenn zwei aufeinanderfolgende Falschwegimpulse N, auftreten, so stellt der erste Impuls die Flip-Flops 14 und 16 in ihren Falsch-Zustand, der zweite Impuls setzt Q, hoch, wogegen der Ausgang Q, niedrig bleibt. Der nächste Richtigwegimpuls Pp schaltet Q, niedrig und Q, hoch. Der nächstfolgende Richtigwegimpuls schaltet Q, hoch, wogegen Q5 hoch bleibt. Es wird also keiner dieser ersten beiden Pp-Impulse dem Zähler zugeführt. Da hierauf die beiden Flip-Flops 14 und 16 in ihrem Wahr-Zustand sind, wird der nächste Richtigwegimpuls Pp wieder gezählt. Die zwei Falschwegimpulse Np haben daher zwei Richtigwegimpulse Pp ausgelöscht, so daß kein Fehler in der Zählung entsteht.If two consecutive incorrect path pulses N, occur, the first pulse sets the flip-flops 14 and 16 in their false state, the second pulse sets Q, high, while the output Q, remains low. The next correct path pulse Pp switches Q, low and Q, high. The next correct path pulse switches Q, high, while Q5 remains high. So none of these first two Pp pulses are fed to the counter. Since the two flip-flops 14 and 16 are then in their true state, the next correct path pulse Pp is counted again. The two incorrect path pulses Np have therefore canceled two correct path pulses Pp, so that there is no error in the counting.

Die Flip-Flops 14 und 16 bilden zusammen mit den mit ihnen verbundenen Schaltkreisen eine Schaltanordnung, die den Durchgang von Richtigwegimpulsen Pp in der Weise verhindert, wie es zu einer genauen Zählung erforderlich ist. Die damit verbundenen Schaltkreise sind in F i g. 1 dargestellt und enthalten ein ODER-Gatter 20, dessen erste Eingangsklemme mit der Impulsquelle für die Richtigwegimpulse Pp, nämlich der Klemme 54 des Impulsgebers 52, verbunden ist. Eine zweite Eingangsklemme des ODER-Gatters 20 ist mit einem Impulserzeuger verbunden, der ein Signal erzeugt, wenn das Zählen beginnen soll. Dieses Signal wird Stellsignal genannt und wird auch dazu verwendet, den Zähler 10 in eine gewünschte Ausgangsstellung zu setzen. Der Ausgang des ODER-Gatters 20 ist mit dem JQS Eingang des Flip-Flops 14 verbunden. Sein KQ,- Eingang ist mit der Klemme 56 des Impulsgebers 52 verbunden, an der die Falschwegimpulse N" erscheinen. Das Flip-Flop 16 wird von einem ODER-Gatter 22 gesteuert, dessen eine Eingangsklemme mit der die Pp Impulse liefernden Klemme des Impulsgebers verbunden ist. Eine zweite Eingangsklemme dieses Gatters 22 ist mit der die NP- Impulse liefernden Klemme des Impulsgebers und eine dritte Eingangsklemme mit der die Stellimpulse liefernden Impulsquelle verbunden. Der Ausgang des ODER-Gatters 22 ist mit der JQ,- Eingangsklemme des Flip-Flops 16 verbunden. Die KQ,- Eingangsklemme des Flip-Flops 16 ist mit dem Ausgang eines ODER-Gatters 24 verbunden, dessen einerEingangwiederum vomImpulsgeberN"-Impulse empfängt und dessen zweiter Eingang mit dem Ausgang eines UND-Gatters 26 verbunden ist. Das UND-Gatter 26 hat eine erste Eingangsklemme, die mit der die P" Impulse liefernden Klemme des Impulsgebers verbunden ist, und eine zweite Eingangsklemme, die mit der Falsch-Ausgangsklemme Q, des Flip-Flops 14 verbunden ist.The flip-flops 14 and 16 form together with those associated with them Circuits provide a circuit arrangement which enables the passage of correct path pulses Pp prevented in the manner necessary for an accurate count. The one with it Associated circuits are shown in FIG. 1 and contain an OR gate 20, the first input terminal of which is connected to the pulse source for the correct path pulses Pp, namely the terminal 54 of the pulse generator 52 is connected. A second input terminal of the OR gate 20 is connected to a pulse generator which generates a signal when the counting is supposed to start. This signal is called the control signal and is also used to set the counter 10 in a desired starting position. Of the The output of the OR gate 20 is connected to the JQS input of the flip-flop 14. Its KQ, input is connected to terminal 56 of the pulse generator 52, to which the Wrong path pulses N "appear. The flip-flop 16 is controlled by an OR gate 22, one input terminal of which with the terminal of the pulse generator that supplies the Pp pulses connected is. A second input terminal of this gate 22 is with which the NP- Pulse-supplying terminal of the pulse generator and a third input terminal with the connected to the pulse source delivering the actuating pulses. The output of the OR gate 22 is connected to the JQ, - input terminal of the flip-flop 16. The KQ, input terminal of flip-flop 16 is connected to the output of an OR gate 24, one input of which in turn vomImpulsgeberN "-pulses and its second input with the output of a AND gate 26 is connected. The AND gate 26 has a first input terminal, the is connected to the terminal of the pulse generator that supplies the P "pulses, and one second input terminal, which is connected to the false output terminal Q, of the flip-flop 14 is.

Die folgenden Gleichungen definieren das Zählsignal, das im allgemeinen aus einer Impulsfolge bestehen wird, die an die Eingangsklemme 12 des Zählers 10 angelegt wird. Die Gleichungen definieren auch die Eingangssignale der Flip-Flops 14 und 16. Zählen = P" - Q, - QS, JQ, = Pp -I- Stellen, KQ, = Np, JQ, = Pp -I- Np -I- Stellen, KQ, = Np -I- Pp - Q,. Dabei bedeutet »Zählen« eine aufeinanderfolgende Anzahl von Impulsen, die den Eingang für den Zähler 10 bilden, JQs das Wahr-Eingangssignal für das Flip-Flop 14, KQ, das Falsch-Eingangssignal für das Flip-Flop 14, JQo das Wahr-Eingangssignal für das Flip-Flop 16, KQ, das Falsch-Eingangssignal für das Flip-Flop 16, Pp die Richtigwegimpulsfolge, N, die Falschwegimpulsfolge, Q_, das Wahr-Ausgangssignal des Flip-Flops 14, @S das Falsch-Ausgangssignal des Flip-Flops 14, Q, das Wahr-Ausgangssignal des Flip-Flops 16, @" das Falsch-Ausgangssignal des Flip-Flops 16 und »Stellen« das Signal, das anzeigt, daß eine Zähloperation beginnen soll. Das Signal »Zählen«, das bereits definiert wurde, kann aus den vorstehenden Gleichungen in Übereinstimmung mit den früheren Ausführungen gedeutet werden, d. h., ein Zählimpuls wird nur dann registriert, wenn zur Zeit des Eintreffens eines Richtigwegimpulses Pp die beiden Flip-Flops 14 und 16 gleichzeitig hoch oder im Wahr-Zustand sind.The following equations define the count signal, which will generally consist of a pulse train that is applied to the input terminal 12 of the counter 10. The equations also define the input signals of the flip-flops 14 and 16. Counting = P " - Q, - QS, JQ, = Pp -I- places, KQ, = Np, JQ, = Pp -I- Np -I- places , KQ, = Np -I- Pp - Q,. "Counting" means a consecutive number of pulses that form the input for the counter 10, JQs the true input signal for the flip-flop 14, KQ, the false- Input signal for the flip-flop 14, JQo the true input signal for the flip-flop 16, KQ, the false input signal for the flip-flop 16, Pp the correct path pulse sequence, N, the wrong path pulse sequence, Q_, the true output signal of the flip -Flops 14, @S the false output signal of flip-flop 14, Q, the true output signal of flip-flop 16, @ "the false output signal of flip-flop 16 and" set "the signal that indicates that start a counting operation. The "counting" signal, which has already been defined, can be interpreted from the above equations in accordance with the previous explanations, ie a counting pulse is only registered if the two flip-flops 14 and 16 are high or true at the same time.

Die Erfordernisse der Steuerung sind ebenfalls berücksichtigt, denn das Flip-Flop 14 wird bei Erscheinen eines P" Impulses hoch und bei Erscheinen eines N,-Impulses niedrig geschaltet. Wenn ein Stellsignal angelegt wird, wird das Flip-Flop 14 ebenfalls in den hohen oder Wahr-Zustand geschaltet. Das Flip-Flop 16 wird hoch geschaltet beim Auftreten sowohl eines Pp Impulses, N"-Impulses oder eines Stellimpulses, und es wird niedrig geschaltet beim Auftreten eines N"-Impulses oder dem Auftreten eines P" Impulses bei gleichzeitigem Falsch-Zustand des Flip-Flops 14, also bei Us.The control requirements are also taken into account, because flip-flop 14 goes high when a P "pulse appears and goes high when a N, pulse switched low. When a control signal is applied, the flip-flop becomes 14 also switched to the high or true state. The flip-flop 16 goes high switched when both a Pp pulse, an N "pulse or an actuating pulse occurs, and it is switched low upon the occurrence of an N "pulse or the occurrence of a P "pulse with the simultaneous false state of the flip-flop 14, ie at Us.

F i g. 2 zeigt ein Schaltschema einer Schaltung, die Falschwegimpulse in der schon beschriebenen Weise kompensiert und weitere vorteilhafte Eigenschaften der vorliegenden Erfindung erkennen läßt, nämlich die einfache Verarbeitung eines Überlaufweges und die einfache Einrichtung einer Möglichkeit zur Wahl der Zählrichtung.F i g. Figure 2 shows a circuit diagram of a circuit that uses false travel pulses compensated in the manner already described and other advantageous properties the present invention can be seen, namely the simple processing of a Overflow path and the simple establishment of a way to choose the counting direction.

Wenn der Zähler in einem System verwendet wird, z. B. in Verbindung mit einem Gerät zur gesteuerten mechanischen Bewegung eines Elementes, sind die obengenannten Eigenschaften von großer Bedeutung. Wenn nämlich das sich bewegende Element, dessen Bewegung die Pp und N.-Impulsfolgen erzeugt, nicht schnell genug anhalten kann, wenn das Zählregister in seine Ausgangsposition zurückgezählt hat, kann ein zusätzlicher Impuls erzeugt werden. Diese beim Überlaufen der Endstellung stattfindende Erzeugung eines zusätzlichen Impulses zu einer Zeit, zu der der Zähler einen solchen Impuls nicht mehr annehmen kann, verursacht oft einen Fehler, der in der nächstfolgenden Operation erscheint. Die Erfindung erlaubt es, ebenso wie einen Falschwegimpuls auch einen solchen Zusatzimpuls zu speichern und daher einen Fehler zu korrigieren.When the meter is used in a system, e.g. B. in connection with a device for the controlled mechanical movement of an element, are the The above properties are of great importance. If namely the moving Element whose movement produces the Pp and N pulse trains not fast enough can stop when the counting register has counted back to its starting position, an additional pulse can be generated. This when overflowing the end position taking place generation of an additional pulse at a time when the counter no longer such an impulse can assume often causes one Error that appears in the next operation. The invention allows as well as storing such an additional pulse as well as a wrong path pulse and therefore correct a mistake.

Außerdem ist es oft notwendig, eine Möglichkeit vorzusehen, um eine von zwei Bewegungsrichtungen eines mechanischen Elementes, das sich in zwei einander entgegengesetzten Richtungen bewegen kann, als die »richtige« Richtung auszuwählen.In addition, it is often necessary to provide a way to manage a of two directions of movement of a mechanical element that turns into two each other move in opposite directions than to choose the "right" direction.

Um diese beiden erwähnten Eigenschaften zu verwirklichen, sind einige Änderungen an der in F i g. 1 dargestellten Schaltung erforderlich. Sobald das Zählregister in Verbindung mit der Steuerung eines beweglichen Elementes verwendet wird, kann das Zählregister zu Beginn auf einen eine Dimension darstellenden Wert eingestellt werden. Wenn das Element in der gewünschten Dimension sich bewegt, zählt das Zählregister auf einen bestimmten Wert herunter, z. B. auf den Wert »Null«, bei dessen Erreichen das Element dann angehalten werden muß.In order to achieve these two properties mentioned, there are a few Changes to the in F i g. 1 required circuit shown. As soon as the counting register used in connection with the control of a movable element the counting register is initially set to a value representing one dimension will. When the element moves in the desired dimension, the counting register counts down to a certain value, e.g. B. to the value "zero" when it is reached the element must then be stopped.

Da sich die sich bewegenden Elemente im allgemeinen in jeder von zwei entgegengesetzten Richtungen bewegen können, so ist es im allgemeinen notwendig, daß jede Bewegungsrichtung als »Richtigweg«-Richtung bezeichnet werden kann, und es ist auch dann erforderlich, daß ein überschreiten der Nullage ebenso wie ein Nichterreichen der Nulllage keinen Fehler in dem System verursachen.Since the moving elements generally move in either of two can move in opposite directions, it is generally necessary to that every direction of movement can be described as a "correct path" direction, and it is also necessary that a crossing of the zero position as well as a Failure to reach the zero position will not cause any errors in the system.

Zunächst ist es notwendig, daß ein Flip-Flop 27 hinzugefügt wird, das die gewünschte oder »richtige« Bewegungsrichtung anzeigt. Wenn bei dem dargestellten Ausführungsbeispiel der Wahr-Ausgang Qd des Flip-Flops 27 hoch ist, sind die Pp Impulse Richtigwegimpulse, und wenn der Falsch-Ausgang Z#d hoch ist, sind die N"-Impulse Richtigwegimpulse. Das Zählsignal muß nun für zwei Möglichkeiten vorgesehen werden. Wenn Pd hoch ist, muß ein Zählsignal erzeugt werden, wenn beim Auftreten von Pp Impulsen die Qö und Q, -Ausgänge der Flip-Flops 14 und 16 gleichzeitig hoch sind. Die andere Bedingung für die Erzeugung von Zählimpulsen ist die, daß beim Auftreten von N" Impulsen Ud hoch ist und gleichzeitig hohe Spannungen an den Ausgängen Q, und Q, der Flip-Flops 14 und 16 erscheinen.First it is necessary that a flip-flop 27 is added, that shows the desired or "correct" direction of movement. If with the one shown Embodiment the true output Qd of the flip-flop 27 is high, the Pp Pulses right-travel pulses, and when the false output Z # d is high, the N "pulses are Correct travel impulses. The counting signal must now be provided for two possibilities. When Pd is high, a count signal must be generated if when Pp Pulses the Q6 and Q, outputs of flip-flops 14 and 16 are high at the same time. The other condition for the generation of counts is that when they occur of N "pulses Ud is high and at the same time high voltages at the outputs Q, and Q, the flip-flops 14 and 16 appear.

Die Steuer-Flip-Flops sind nicht »gestellt«, wenn eine neue Zahl in das Zählregister eingeführt wird. Um ein Überschreiten zu kompensieren, ist es notwendig, als Nullzustand für das Zählregister den Stand 00 ... 01 zu definieren. Zusätzlich ist es notwendig, zu veranlassen, daß das Signal, das die Register auf Null zurückstellt, zugleich das Flip-Flop 16 in den Falsch-Zustand schaltet. Bei der in F i g. 2 dargestellten Ausführungsform ist das Signal, das das Register auf Null zurückstellt, entweder ein Pp-oder ein N.-Impuls, je nachdem, welche Bewegungsrichtung die »richtige« ist. Wenn also das Zählregister auf 00 ... 02 steht, ist es einer dieser Impulse, der das Zählregister in den Null-Zustand zurückführt, also in den Zustand 00 .. . 01, und dieses Signal muß also auch das Flip-Flop 16 in den Falsch-Zustand umschalten. Wenn die Impulse Pp als Richtigwegimpulse gewählt sind, kann ein Zählsignal nur dann erzeugt werden, wenn beide Flip-Flops 14 und 16 gleichzeitig im Wahr-Zustand sind. Bei Beginn der nächsten Zähloperation wird daher der erste Pp Impuls kein »Zähl«-Signal erzeugen, sondern er wird die Flip-Flops 14 und 16 in den Wahr-Zustand umschalten. Daher wird also ein Zählsignal unterdrückt werden und damit fehlen. Wie jedoch oben erwähnt, kompensiert das Zurückführen des Registers auf den Null-Zustand 00 ... 01 diesen Verlust eines Pp-Impulses.The control flip-flops are not "set" when a new number is introduced into the counting register. In order to compensate for exceeding, it is necessary to define 00 ... 01 as the zero state for the counting register. In addition, it is necessary to cause the signal which resets the registers to zero at the same time to switch the flip-flop 16 to the false state. In the case of the in FIG. In the embodiment shown in FIG. 2, the signal that resets the register to zero is either a Pp or an N. pulse, depending on which direction of movement is the "correct" one. If the counting register is set to 00 ... 02, it is one of these pulses that returns the counting register to the zero state, i.e. to the 00 ... state. 01, and this signal must also switch the flip-flop 16 to the false state. If the pulses Pp are selected as correct path pulses, a counting signal can only be generated if both flip-flops 14 and 16 are simultaneously in the true state. When the next counting operation begins, the first Pp pulse will therefore not generate a "count" signal, but will switch flip-flops 14 and 16 to the true state. A counting signal will therefore be suppressed and thus be absent. However, as mentioned above, returning the register to the zero state 00 ... 01 compensates for this loss of a Pp pulse.

Wenn jedoch, während das Zählregister zurückgestellt wird, ein zusätzlicher Pp Impuls empfangen wird, hindert die Tatsache, daß das Zählregister den Zählimpuls nicht annehmen kann, nicht die Flip-Flops 14 und 16, auf den zusätzlichen Pp Impuls in den Wahr-Zustand überzugehen, und in diesem Fall wird der erste Pp Impuls gezählt. Das überschreiten ist also durch zweimaliges Zählen des ersten Impulses Pp kompensiert. Ein Falschwegimpuls, der während des Zurückstellens des Zählers empfangen wird, wird ebenfalls durch die Tatsache kompensiert, daß der zusätzliche Falschwegimpuls das Flip-Flop 14 in den Falsch-Zustand und das Flip-Flop 16 in den Wahr-Zustand umschaltet. Der erste empfangene Pp Impuls schaltet daher das Flip-Flop 14 in den Wahr-Zustand und das Flip-Flop 16 in den Falsch-Zustand. Der zweite Impuls Pp schaltet das Flip-Flop 16 in den Wahr-Zustand. Da beide Flip-Flops 14 und 16 dann im Wahr-Zustand sind, wird der dritte Pp Impuls gezählt werden. So wird also ein Pp Impuls, der gezählt werden sollte, ignoriert, und das Nichterreichen der Nullage ist korrigiert worden.If, however, while the count register is being reset, an additional one Pp pulse is received, the fact that the count register prevents the count pulse can't accept flip-flops 14 and 16, on the extra Pp pulse go true, in which case the first Pp pulse is counted. Exceeding this is compensated for by counting the first pulse Pp twice. A wrong-way pulse received while the counter is being reset, is also compensated for by the fact that the additional wrong path pulse the flip-flop 14 in the false state and the flip-flop 16 in the true state switches. The first Pp pulse received therefore switches the flip-flop 14 into the True state and the flip-flop 16 in the false state. The second pulse Pp switches the flip-flop 16 to the true state. Since both flip-flops 14 and 16 are then in the true state the third Pp pulse will be counted. So there is a Pp impulse that should be counted, ignored, and the failure to reach the zero position is corrected been.

Wenn Np Impulse als Richtigwegimpulse ausgewählt worden sind, ergibt sich der gleiche Verlauf der Operation mit der Ausnahme, daß es nun notwendig ist, die Funktion der Ausgänge Q, und ZIs des Flip-Flops 14 umzukehren, da jeder N"-Impuls das Flip-Flop 14 in den Falsch-Zustand versetzt anstatt in den Wahr-Zustand, wie das der Fall ist, wenn die Pp-Impulse die Richtigwegimpulse sind. Die unten angegebenen Gleichungen beschreiben die Operation folgendermaßen: Zählen = PP: Qd ' Q, `Q, -i- N, # Ud - Q. - -Q. " JQS = Pp J KQS = Np, JQo = Pp -f- Np, KQo = Pp (Z2, -f- »00 ... 02« Qd) -I- Np (Q, -I- »00 ... 02« Qd), wobei die Symbole die gleichen Bedeutungen haben wie in den Gleichungen, die in Verbindung mit der Ausführungsform nach F i g. 1 angegeben wurden, und weiterhin JQd das Wahr-Eingangssignal für das Flip-Flop 27 und KQ, das Falsch-Eingangssignal für das Flip-Flop 27 ist.If Np pulses have been selected as the correct path pulses, the course of the operation is the same with the exception that it is now necessary to reverse the function of the outputs Q and ZIs of the flip-flop 14, since every N "pulse causes the flip-flop to be reversed. Flop 14 is false instead of true, as is the case when the Pp pulses are the correct path pulses. The equations below describe the operation as follows: Counting = PP: Qd ' Q, `Q, -i- N, # Ud - Q. - -Q. " JQS = Pp J KQS = Np, JQo = Pp -f- Np, KQo = Pp (Z2, -f-» 00 ... 02 « Qd) - I- Np (Q, -I- "00 ... 02" Qd), where the symbols have the same meanings as in the equations which are used in connection with the embodiment according to FIG. 1, and furthermore JQd is the true input signal for the flip-flop 27 and KQ, the false input signal for the flip-flop 27.

Die Einzelheiten der Schaltung der Ausführungsform nach F i g. 2 werden im folgenden beschrieben. Das Zählsignal wird durch das ODER-Gatter 30 erzeugt, dessen Ausgang mit dem Eingang des Zählers 10 verbunden ist. Dieses ODER-Gatter hat zwei Eingangsklemmen; die eine ist mit der Ausgangsklemme eines UND-Gatters 32 und die andere mit dem Ausgang eines UND-Gatters 34 verbunden. Jedes dieser UND-Gatter 32 und 34 ist mit vier Eingangsklemmen versehen. Die Eingangsklemmen des UND-Gatters 32 sind mit dem die Richtigwegimpulse Pp liefernden Ausgang des Impulsgebers 52, der Wahr-Ausgangsklemme des Flip-Flops 27, der Wahr-Ausgangsklemme des Flip-Flops 16 und der Wahr-Ausgangsklemme des Flip-Flops 14 verbunden. Die Eingangsklemmen des UND-Gatters 34 sind mit dem die Falschwegimpulse Np liefernden Ausgang des Impulsgebers der Falsch-Ausgangsklemme des Flip-Flops 27, der Wahr-Ausgangsklemme des Flip-Flops 16 und der Falsch-Ausgangsklemme des Flip-Flops 14 verbunden. Das Zählsignal erfüllt also die obenerwähnten Erfordernisse und ist entsprechend der vorerwähnten logischen Gleichungen gebildet.The details of the circuit of the embodiment of FIG. 2 become described below. The counting signal is generated by the OR gate 30, the output of which is connected to the input of the counter 10. This OR gate has two input terminals; one is to the output terminal of an AND gate 32 and the other connected to the output of an AND gate 34. Each of these AND gates 32 and 34 has four input terminals. The input terminals of the AND gate 32 are the correct path impulses Pp supplying output of the Pulse generator 52, the true output terminal of flip-flop 27, the true output terminal of the flip-flop 16 and the true output terminal of the flip-flop 14 are connected. The input terminals of the AND gate 34 are connected to the output of the pulse generator which supplies the false path pulses Np the false output terminal of the flip-flop 27, the true output terminal of the flip-flop 16 and the false output terminal of the flip-flop 14 connected. The counting signal met thus the above-mentioned requirements and is corresponding to the above-mentioned logical Equations formed.

Wie schon in Verbindung mit F i g. 1 beschrieben worden ist, bilden die Flip-Flops 14 und 16 zusammen mit den entsprechenden Stromkreisen eine Schaltanordnung, die den Durchgang von Richtigwegimpulsen verhindert, wenn dies zur Aufrechterhaltung der Zählgenauigkeit erforderlich ist.As in connection with Fig. 1 has been described the flip-flops 14 and 16 together with the corresponding circuits form a switching arrangement, which prevents the passage of correct path pulses, if this is to maintain the counting accuracy is required.

Der Wahr-Eingangsklemme des Flip-Flops 14 werden die Richtigwegimpulse Pp zugeführt, wogegen seiner Falsch-Eingangsklemme die Falschwegimpulse Np zugeführt werden. Das Flip-Flop 16 ist mit der bereits oben beschriebenen Schaltung verbunden. Diese zugehörige Schaltung enthält ein ODER-Gatter 36, dessen Ausgangsklemme mit der Wahr-Eingangsklemme JQo des Flip-Flops 16 verbunden ist. Die eine der beiden Eingangsklemmen dieses ODER-Gatters 36 ist mit der die Richtigwegimpulse Pp und die zweite Eingangsklemme mit .der die Falschwegimpulse N, liefernden Klemme des Impulsgebers verbunden. Die Ausgangsklemme eines ODER-Gatters 38 ist mit der Falsch-Eingangsklemme KQo des Flip-Flops 16 verbunden. Die beiden Eingangsklemmen des ODER-Gatters 38 sind mit den Ausgangsklemmen von UND-Gattern 40 und 42 verbunden. Das UND-Gatter 40 hat zwei Eingangsklemmen, von denen die eine Richtigwegimpulse Pp zugeführt bekommt und die andere mit der Ausgangsklemme eines ODER-Gatters 44 verbunden ist. Das UND-Gatter 42 hat ebenfalls zwei Eingangsklemmen. Die eine Eingangsklemme erhält Falschwegimpulse Np, während die zweite Eingangsklemme mit der Ausgangsklemme eines ODER-Gatters 46 verbunden ist. Die eine Eingangsklemme des ODER-Gatters 44 ist mit der Falsch-Ausgangsklemme des Flip-Flops 14 und seine zweite Eingangsklemme mit der Ausgangsklemme eines UND-Gatters 48 verbunden. Die eine Eingangsklemme des ODER-Gatters 46 ist mit der Wahr-Ausgangsklemme des Flip-Flops 14 und seine zweite Eingangsklemme mit der Ausgangsklemme eines UND-Gatters 50 verbunden. Die erste Eingangsklemme des UND-Gatters 48 ist mit der Wahr-Ausgangsklemme des Flip-Flops 27 und seine zweite Eingangsklemme mit dem Signal »00...02« verbunden, dessen Erzeugung unten beschrieben wird. Die erste Eingangsklemme des UND-Gatters 50 ist mit der Falsch-Ausgangsklemme des Flip-Flops 27 und die zweite Eingangsklemme mit dem Signal »00 ... 02« verbunden.The correct path pulses Pp are fed to the true input terminal of the flip-flop 14, while the incorrect path pulses Np are fed to its false input terminal. The flip-flop 16 is connected to the circuit already described above. This associated circuit includes an OR gate 36, the output terminal of which is connected to the true input terminal JQo of the flip-flop 16. One of the two input terminals of this OR gate 36 is connected to the terminal of the pulse generator which supplies the correct path pulses Pp and the second input terminal to the terminal of the pulse generator which supplies the incorrect path pulses N. The output terminal of an OR gate 38 is connected to the false input terminal KQo of the flip-flop 16. The two input terminals of the OR gate 38 are connected to the output terminals of AND gates 40 and 42. The AND gate 40 has two input terminals, one of which is supplied with correct path pulses Pp and the other is connected to the output terminal of an OR gate 44. The AND gate 42 also has two input terminals. One input terminal receives incorrect path pulses Np, while the second input terminal is connected to the output terminal of an OR gate 46. One input terminal of the OR gate 44 is connected to the false output terminal of the flip-flop 14 and its second input terminal is connected to the output terminal of an AND gate 48. One input terminal of the OR gate 46 is connected to the true output terminal of the flip-flop 14 and its second input terminal is connected to the output terminal of an AND gate 50. The first input terminal of the AND gate 48 is connected to the true output terminal of the flip-flop 27 and its second input terminal to the signal "00 ... 02", the generation of which is described below. The first input terminal of the AND gate 50 is connected to the false output terminal of the flip-flop 27 and the second input terminal to the signal "00 ... 02".

In der vorstehenden Beschreibung ist ein Impulsgeber 52 angegeben, der zwei Ausgangsklemmen aufweist, die die Impulsfolgen Pp und N, je nach Bedarf abgibt. Eine Ausgangsklemme 54 gibt also Richtigwegimpulse Pp und eine zweite Ausgangsklemme 56 Falschwegimpulse Np ab. Wenn also in der vorhergehenden Beschreibung erwähnt ist, daß Impulse Pp zugeführt werden, so ist damit vorausgesetzt, daß eine elektrische Verbindung mit der Klemme 54 besteht. Wenn Np-Impulse zugeführt werden, so ist vorausgesetzt, daß eine elektrische Verbindung mit der Klemme 56 besteht.In the above description, a pulse generator 52 is specified, which has two output terminals, which the pulse trains Pp and N, as required gives away. An output terminal 54 therefore gives correct path pulses Pp and a second output terminal 56 incorrect travel impulses Np. So if mentioned in the previous description is that pulses Pp are supplied, so it is assumed that an electrical There is a connection to terminal 54. If Np pulses are supplied, it is assumed that that there is an electrical connection to terminal 56.

Es ist schon erwähnt worden, daß das Flip-Flop 27 anzeigt, ob die Pp Impulse Richtigwegimpulse oder Falschwegimpulse sind. Dieses Flip-Flop kann selbstverständlich entweder von Hand durch Verwendung eines Schalters oder aber selbsttätig unter Verwendung eines Steuersignals oder eines beispielsweise auf einem Magnetband oder Lochstreifen gespeicherten Signals gesteuert werden.It has already been mentioned that the flip-flop 27 indicates whether the Pp impulses are correct travel impulses or incorrect travel impulses. This flip-flop can of course either manually using a switch or automatically using it a control signal or, for example, on a magnetic tape or punched tape stored signal can be controlled.

Im folgenden wird nun die Erzeugung eines »00 ... 02«-Signals beschrieben. Es sei angenommen, daß der Zähler 10 mehrere Flip-Flops enthält, die in der bei Zählern bekannten Weise miteinander ver= bunden sind. Der Zähler 10 weist auch ein UND-Gatter auf, das den »00 ... 02«-Zustand des Zählers 10 anzeigt, wie dies in F i g: 2 dargestellt ist. Wenn man die Flip-Flops des Zählers 10 mit Q1, Q2 - - . Qn _ 1, Qn bezeichnet, so wird das »00 ... 02«-Signal mit Hilfe des UND-Gatters 58 erhalten, das so viele Eingangsklemmen hat, wie in dem Zähler Flip-Flops enthalten sind. Dabei sind die Falsch-Ausgangsklemmen jedes Flip-Flops ;mit je einer Eingangsklemme des UND-Gatters 58 verbunden, mit Ausnahme des Flip-Flops Q2, das dem zweitkleinsten Zahlenwert zugeordnet ist.. Mit der noch übrigbleibenden Eingangsklemme des -UND-Gatters 58 ist die Wahr-Ausgangsklemme des Flip-Flops Q2 verbunden. An der Ausgangsklemme des UND-Gatters 58, die in der oben beschriebenen Weise mit den Schaltkreisen verbunden ist, kann dann das »00 ... 02«-Signal abgenommen werden.The following describes the generation of a "00 ... 02" signal. It is assumed that the counter 10 contains a plurality of flip-flops which are connected to one another in the manner known from counters. The counter 10 also has an AND gate which indicates the "00 ... 02" status of the counter 10, as shown in FIG. If you compare the flip-flops of counter 10 with Q1, Q2 - -. Qn _ 1, Qn, the "00 ... 02" signal is obtained with the aid of the AND gate 58, which has as many input terminals as there are flip-flops in the counter. The false output terminals of each flip-flop are each connected to an input terminal of the AND gate 58, with the exception of the flip-flop Q2, which is assigned to the second smallest numerical value connected to the true output terminal of flip-flop Q2. The "00 ... 02" signal can then be picked up at the output terminal of the AND gate 58, which is connected to the circuit in the manner described above.

In der in F i g. 3 dargestellten Ausführungsform der Erfindung ist eine Schaltung dargestellt, die bis zu sechs Falschwegimpulse annimmt und kompensiert. Zu diesem Zweck ist das Flip-Flop 16 nach F i g. 1 durch zwei Flip-Flops 60 und 62 ersetzt. Die Ausführungsform nach F i g. 3 arbeitet in ähnlicher Weise wie die Ausführungsformen nach den F i g. 1 und 2, jedoch mit der Ausnahme,. daß es zur Erzeugung eines Signals, das in dem Zähler 10 gezählt wird, erforderlich ist, daß zugleich mit dem Auftreten eines Richtigwegimpulses P" die Ausgangsklemmen der Flip-Flops 14; @ 60 und 62 auf hohen Spannungen liegen. Das Flip-Flop 14 arbeitet in der gleichen Weise, wie es in Verbindung mit F i g. 1 beschrieben wurde, mit der Ausnahme, daß dann, wenn die Falsch-Ausgangsklemme des Flip-Flops 62 auf hoher Spannung liegt, keine Änderung des Zustandes des Flip-Flops 14 durch Falschwegimpulse N, oder Richtigwegimpulse Pp eintritt.In the in F i g. The embodiment of the invention shown in FIG. 3 shows a circuit which accepts and compensates for up to six incorrect path pulses. For this purpose, the flip-flop 16 is shown in FIG. 1 replaced by two flip-flops 60 and 62. The embodiment according to FIG. 3 operates in a similar manner to the embodiments according to FIGS. 1 and 2, but with the exception. that in order to generate a signal which is counted in the counter 10 it is necessary that the output terminals of the flip-flops 14; @ 60 and 62 are at high voltages at the same time as a correct path pulse P "occurs. The flip-flop 14 operates in the same manner as described in connection with Fig. 1, except that when the false output terminal of flip-flop 62 is high, no change in the state of flip-flop 14 occurs Incorrect travel pulse N or correct travel pulse Pp occurs.

Die Flip-Flops 60 und 62 sind so miteinander verbunden, daß sie eine einfache binäre Zählschaltung bilden, die die Möglichkeit hat, in beiden Richtungen zu zählen. Das Flip-Flop 60 wird in den Wahr-Zustand mit hochliegender Klemme Q, 1 geschaltet, wenn entweder ein Richtigwegimpuls Pp oder ein Falschwegimpuls Np erscheint und er vorher im Falsch-Zustand war.The flip-flops 60 and 62 are interconnected to form a simple binary counting circuit capable of counting in both directions. The flip-flop 60 is switched to the true state with the terminal Q, 1 high when either a correct path pulse Pp or a wrong path pulse Np appears and it was previously in the false state.

Das Flip-Flop 60 schaltet in einen Falsch-Zustand um, wenn es zuvor im Wahr-Zustand war und zu einer Zeit, zu der das Flip-Flop 14 oder das Flip-Flop 62 im Falsch-Zustand ist, entweder einen 1V" -Impuls oder einen Pp Impuls empfängt. Das Flip-Flop 62 wird in den Wahr-Zustand geschaltet, wenn es zuvor im Falsch-Zustand war und entweder ein positiver Impuls zu seiner Wahr-Eingangsklemme geleitet wird, wenn gleichzeitig die Zustände Q, und Q, 1 vorhanden sind, oder wenn ein Falschwegimpuls N, empfangen wird, wenn die e" und Q, 1 vorhanden sind. Das Flip-Flop 62 wird in den Falsch-Zustand Q50 2 geschaltet, wenn es im Wahr-Zustand ist und entweder einen Richtigwegimpuls bei gleichzeitigem Auftreten der Zustände Q8 und Jlo i empfängt oder aber einen Falschwegimpuls N, bei gleichzeitigem Auftreten der Zustände Q6 und LYo i erhält.The flip-flop 60 switches to a false state if it was previously in the true state and at a time at which the flip-flop 14 or the flip-flop 62 is in the false state, either a 1V "- Pulse or a Pp pulse. The flip-flop 62 is switched to the true state if it was previously in the false state and either a positive pulse is passed to its true input terminal if the states Q, and Q, 1 are present, or if a wrong path pulse N i is received when the e "and Q, 1 are present. The flip-flop 62 is switched to the false state Q50 2 when it is in the true state and either receives a correct path pulse when the states Q8 and Jlo i occur at the same time or a false path pulse N when the states Q6 and LYo occur at the same time i receives.

Das Auftreten des Ausdruckes Q0 2 in der logischen Schaltung rührt daher, daß der durch die Flip-Flops 14, 60 und 62 gebildete Zähler etwas von dem üblichen Aufbau abweicht und nicht in der üblichen binären Weise arbeitet. Das Ausgangssignal des Flip-Flops 14 kann nämlich als Vorzeichensignal betrachtet werden, und es bedeutet der Wahr-Zustand QS ein Plus-Zeichen und der Falsch-Zustand US. ein Minus-Zeichen.The occurrence of the expression Q0 2 in the logic circuit is due to the fact that the counter formed by the flip-flops 14, 60 and 62 deviates somewhat from the usual structure and does not work in the usual binary manner. The output signal of the flip-flop 14 can namely be regarded as a sign signal, and the true state QS means a plus sign and the false state US. a minus sign.

Diese Betriebsweise, die sich bei der dargestellten bevorzugten Ausführungsform der Erfindung ergibt, wurde gewählt, weil sie für ein System zur Steuerung eines beweglichen Gliedes besonders gut geeignet ist. Der durch die Flip-Flops 14, 60 und 62 gebildete Zähler könnte jedoch gleich gut so ausgeführt sein, daß er in der üblichen binären Weise arbeitet. Da jedoch eine etwas speziellere Operation erwünscht ist, war es notwendig, einige besondere Schaltungsterme in der Ausführungsform nach F i g. 3 zu verwirklichen. Falls das Verständnis der Natur und der Verwendung derartiger Schaltungsterme schwierig sein sollte, wird die Zuhilfenahme einer üblichen Funktionstabelle empfohlen, wie sie allgemein für die Erläuterung der Operation von Vorrichtungen und Schaltungen verwendet wird, die bei binären Rechenoperationen benutzt werden. Folgende Gleichungen beschreiben die Ausführungsform nach Fig. 3.This mode of operation, which results in the illustrated preferred embodiment of the invention, was chosen because it is particularly well suited for a system for controlling a movable member. The counter formed by the flip-flops 14, 60 and 62 could equally well be designed so that it operates in the usual binary manner. However, since a more specific operation is desired, it was necessary to use some specific circuit terms in the embodiment of FIG. 3 to be realized. If it is difficult to understand the nature and use of such circuit terms, it is recommended that a conventional function table be used to explain the operation of devices and circuits used in binary arithmetic operations. The following equations describe the embodiment according to FIG. 3.

Zähler = Pp - Q5 - Qoi - Q'21 JQS = Pp' U02, KQs = Np - -Q"21 JQoi = Pp + Np, KQa1 - Pp - (Q. + _Q02) + 7N@p, JQ02 Pp QI Q01 + Np - S@s - Q01 KQo2 = Pp'7C32oi +Np-Qs-2nie wobei die Definitionen die gleichen sind wie die im Zusammenhang mit der Beschreibung der Ausführungsform nach F i g. 1 und 2 gegebenen Definitionen JQ01 das Wahr-Eingangssignal für das Flip-Flop 60, KQ01 das Falsch-Eingangssignal für das Flip-Flop 60, JQ02 das Wahr-Eingangssignal für das Flip-Flop 62 und KQ02 das Falsch-Eingangssignal für das Flip-Flop 62 ist. Die Einzelheiten des Aufbaues der Ausführungsform nach F i g. 3 werden im folgenden beschrieben.Counter = Pp - Q5 - Qoi - Q'21 JQS = Pp 'U02, KQs = Np - -Q "21 JQoi = Pp + Np, KQa1 - Pp - (Q. + _Q02) + 7N @ p, JQ02 Pp QI Q01 + Np - S @ s - Q01 KQo2 = Pp'7C32oi + Np-Qs-2nie where the definitions are the same as the definitions JQ01 given in connection with the description of the embodiment of FIGS the flip-flop 60, KQ01 is the false input to the flip-flop 60, JQ02 is the true input to the flip-flop 62, and KQ02 is the false input to the flip-flop 62. The details of the construction of the embodiment shown in FIG Fig. 3 are described below.

Bei der Ausführungsform nach F i g. 3 ist die Ausgangsklemme des UND-Gatters 64 mit der Eingangsklemme des Zählers 10 verbunden. Das UND-Gatter 64 weist vier Eingangsklemmen auf, von denen je eine mit der Klemme des Impulsgebers für die Richtigwegimpulse Pp, der Wahr Ausgangsklemme des Flip-Flops 14, der Wahr-Ausgangsklemme des Flip-Flops 60 und der Wahr-Ausgangsklemme des Flip-Flops 62 verbunden ist. Das Ausgangssignal des UND-Gatters 64 bildet das Zählsignal für den Zähler 10. In the embodiment according to FIG. 3, the output terminal of the AND gate 64 is connected to the input terminal of the counter 10 . The AND gate 64 has four input terminals, one of which is connected to the terminal of the pulse generator for the correct path pulses Pp, the true output terminal of the flip-flop 14, the true output terminal of the flip-flop 60 and the true output terminal of the flip-flop Flops 62 is connected. The output signal of AND gate 64 forms the counting signal for counter 10.

Die Wahr-Eingangsklemme des Flip-Flops 14 ist mit der Ausgangsklemme eines UND-Gatters 66 verbunden. Die eine Eingangsklemme des UND-Gatters 66 ist mit der die Richtigwegimpulse Pp abgebenden Klemme des Impulsgebers und die andere Eingangsklemme mit der Falsch-Ausgangsklemme 'Q02 des Flip-Flops 62 verbunden. Die Falsch-Eingangsklemme des Flip-Flops 14 ist mit der Ausgangsklemme eines UND-Gatters 68 verbunden. Die eine Eingangsklemme des UND-Gatters 68 ist mit der Falschwegklemme des Impulsgebers und seine zweite Eingangsklemme mit der Falsch-Ausgangsklemme des Flip-Flops 62 verbunden.The true input terminal of flip-flop 14 is connected to the output terminal of an AND gate 66. One input terminal of the AND gate 66 is connected to the terminal of the pulse generator which emits the correct path pulses Pp, and the other input terminal is connected to the false output terminal Q02 of the flip-flop 62 . The false input terminal of the flip-flop 14 is connected to the output terminal of an AND gate 68 . One input terminal of AND gate 68 is connected to the false path terminal of the pulse generator and its second input terminal is connected to the false output terminal of flip-flop 62.

Die Wahr-Eingangsklemme des Flip-Flops 60 ist mit dem Ausgang eines ODER-Gatters 70 verbunden, von dessen Eingangsklemmen die eine mit der die Richtigwegimpulse Pp und die andere mit der die Falschwegimpulse Np abgebenden Klemme des Impulsgebers verbunden ist. Die Falsch-Eingangsklemme des Flip-Flops 60 ist mit der Ausgangsklemme eines ODER-Gatters 72 verbunden, das drei Eingangsklemmen aufweist. Die erste Eingangsklemme dieses ODER Gatters 72 ist mit der Ausgangsklemme eines UND-Gatters 74 verbunden. Das UND-Gatter 74 hat zwei Eingangsklemmen, die mit der Klemme für die Richtigwegimpulse Pp des Impulsgebers bzw. mit der Falsch-Ausgangsklemme des Flip-Flops 14 verbunden sind. Die zweite Eingangsklemme des UND-Gatters 72 ist mit der Ausgangsklemme eines UND-Gatters 76 verbunden, das zwei Eingangsklemmen aufweist, die mit der Klemme des Impulsgebers für die Richtigwegimpulse Pp bzw. der Falsch-Ausgangsklemme des Flip-Flops 62 verbunden sind. Die dritte Eingangsklemme des ODER-Gatters 72 ist mit der Klemme des Impulsgebers für die Falschwegimpulse Np verbunden.The true input terminal of the flip-flop 60 is connected to the output of an OR gate 70 , one of whose input terminals is connected to the correct path pulses Pp and the other to the terminal of the pulse generator which emits the incorrect path pulses Np. The false input terminal of the flip-flop 60 is connected to the output terminal of an OR gate 72 which has three input terminals. The first input terminal of this OR gate 72 is connected to the output terminal of an AND gate 74 . The AND gate 74 has two input terminals which are connected to the terminal for the correct path pulses Pp of the pulse generator and to the false output terminal of the flip-flop 14 . The second input terminal of the AND gate 72 is connected to the output terminal of an AND gate 76, which has two input terminals which are connected to the terminal of the pulse generator for the correct path pulses Pp and the false output terminal of the flip-flop 62. The third input terminal of the OR gate 72 is connected to the terminal of the pulse generator for the incorrect path pulses Np.

Die Wahr-Eingangsklemme des Flip-Flops 62 ist reit der Ausgangsklemme eines ODER-Gatters 78 verbunden, dessen Eingangsklemmen je mit einem UND-Gatter 80 bzw. 82 verbunden sind. Das UND-Gatter 80 hat drei Eingangsklemmen, von denen je eine mit der Klemme des Impulsgebers der Richtigwegimpulse Pp, der Wahr-Ausgangsklemme des Flip-Flops 14 und der Wahr-Ausgangsklemme des Flip-Flops 60 verbunden ist. Das UND-Gatter 80 hat drei Eingangsklemmen, von denen eine mit der Klemme für die Falschwegimpulse N", der Falsch-Ausgangsklemme des Flip-Flops 14 und der Wahr-Ausgangsklemme des Flip-Flops 60 verbunden sind. Die Falsch-Eingangsklemme des Flip-Flops 62 ist mit der Ausgangsklemme eines ODER-Gatters 84 verbunden, das zwei Eingangsklemmen aufweist, die je mit der Ausgangsklemme eines UND-Gatters 86 bzw. 88 verbunden sind. Das UND-Gatter 86 hat drei Eingangsklemmen, die mit der Klemme des Impulsgebers für die Richtigwegimpulse Pp, der Falsch-Ausgangsklemme des Flip-Flops 14 bzw. der Falsch-Ausgangsklemme des Flip-Flops 60 verbunden sind. Das UND-Gatter 88 hat drei Eingangsklemmen, von denen je eine mit der die Falschwegimpulse Np liefernden Klemme, der Wahr-Ausgangsklemme des Flip-Flops 14 und der Falsch-Ausgangsklemme des Flip-Flops 60 verbunden ist.The true input terminal of the flip-flop 62 is connected to the output terminal of an OR gate 78, the input terminals of which are each connected to an AND gate 80 and 82 , respectively. The AND gate 80 has three input terminals, one of which is connected to the terminal of the pulse generator of the correct path pulses Pp, the true output terminal of the flip-flop 14 and the true output terminal of the flip-flop 60 . The AND gate 80 has three input terminals, one of which is connected to the terminal for the false path pulses N ", the false output terminal of the flip-flop 14 and the true output terminal of the flip-flop 60. The false input terminal of the flip-flop 60 is connected. Flops 62 is connected to the output terminal of an OR gate 84 which has two input terminals which are each connected to the output terminal of an AND gate 86 and 88. The AND gate 86 has three input terminals which are connected to the terminal of the pulse generator for the correct path pulses Pp, the false output terminal of the flip-flop 14 and the false output terminal of the flip-flop 60. The AND gate 88 has three input terminals, one of which is connected to the terminal supplying the false path pulses Np, the true Output terminal of flip-flop 14 and the false output terminal of flip-flop 60 is connected.

In der oben beschriebenen Schaltungsanordnung hat der Impulsgeber 52 zwei Ausgangsklemmen, die die Impulse Pp und Np liefern. Eine Ausgangsklemme 54 liefert daher die Richtigwegimpulse Pp und eine zweite Ausgangsklemme 56 die Falschwegimpulse Np. Wen also in der vorhergehenden Beschreibung erwähnt ist, daß Impulse Pp zugeführt werden, wird vorausgesetzt, daß eine elektrische Verbindung zu der Klemme 54 besteht. Wenn erwähnt ist, daß Impulse N" zugeführt werden, wird vorausgesetzt, daß eine elektrische Verbindung mit der Klemme 56 besteht.In the circuit arrangement described above, the pulse generator has 52 two output terminals that supply the pulses Pp and Np. An output terminal 54 therefore supplies the correct path pulses Pp and a second output terminal 56 the Wrong travel impulses Np. So whoever is mentioned in the preceding description that Pulses Pp are supplied, it is assumed that there is an electrical connection to the terminal 54 exists. When it is mentioned that pulses N "are supplied, will provided that there is an electrical connection to terminal 56.

Claims

Claims: 1. Electrical circuit arrangement built up from logic elements for distance measurement or position determination, in particular in automatic machine tools, with a pulse generator which, depending on the measuring movement, generates two types of pulses, namely correct path and incorrect path pulses, and with a pulse counter connected to the sensor, characterized in that the unidirectional counting pulse counter (10) is preceded by a gate (18) which is coupled to a switching arrangement (14, 16) controlled by the correct path (P.) and incorrect path (N ") pulses which has the effect that the gate (18), to which only correct path pulses are fed, suppresses as many correct path pulses as wrong path pulses are generated.

2. Circuit arrangement according to claim 1, characterized in that the dem Counter (10) upstream gates (64) controlling switching arrangement in the manner of a up and down counting counter is formed and this switching arrangement the Correct path and wrong path pulses are supplied in such a way that the wrong path pulses an increase and the correct path impulses cause the counter reading to decrease, and that only when the count is zero is the gate connected upstream of the counter for the correct path pulses is permeable.

3. Circuit arrangement according to Claims 1 and 2, characterized in that that the circuit arrangement comprises a number of flip-flops (14, 16 and 62) forming the counter, each having an output connected to an input of the gate (64), and further gates for supplying the correct path and incorrect path pulses to the flip-flops includes.

4. Circuit arrangement according to claims 1 to 3, characterized in that the gate (18) is formed by an AND gate and the switching arrangement contains two flip-flops (14 and 16), each one with one of the inputs of the AND -Gate connected output (Q, or- Qo), and that the control arrangement has a first OR gate (20), the correct path pulses (Pp) the one (JQs) of two inputs of the first (14) of the two flip-flops supplies, the other input (KQ $) of which the wrong path pulses (N,) are fed, a second OR gate (22) that feeds the correct path pulses (P,) and also the wrong path pulses (N.) to one (JQo) of two inputs of the second flip-flop (16), a third OR gate (24) which feeds the false path pulses (N ") to the other input (KQo) of the second flip-flop (16) , and a further AND gate (26 ) comprises that the correct path pulses (Pp) and the output signal (Q $) of the first flip-flop (14) via the third OR gate (24) to the and eren input (KQo) of the second flip-flop (16).

5. Circuit arrangement according to one of the preceding claims, characterized characterized in that for each of the two, each associated with a direction of movement Types of pulses The pulse counter is preceded by a gate (32 or 34) to which this gate Type of pulse is supplied as Richtigwegimpulse, and the switching arrangement is optional Activation of one of these two gates and the treatment of the one supplied to this gate Impulse type enabled as correct path impulses.

6. Circuit arrangement according to one of the preceding claims, characterized in that to take into account overflow travel pulses with successive position determinations of the switching arrangement from the counter (10) a zero signal is supplied, which suppresses a predetermined number caused by correct path impulses, so that the traversed for position determination Distance of the sum of the number of counted and the known number of suppressed Impulses, regardless of whether the uncounted impulses are considered overflow impulses before entering the next counter value or after entering it as a correct path pulse appear. Publications considered: German utility model No. 1817 544.