DE2722981B2

DE2722981B2 - Digital filter for binary signals

Info

Publication number: DE2722981B2
Application number: DE19772722981
Authority: DE
Inventors: Werner Ing.(Grad.) 6662 Contwig Ernst
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-05-20
Filing date: 1977-05-20
Publication date: 1980-10-02
Also published as: DE2722981A1; JPS53145459A

Description

Die Erfindung betrifft ein digitales Filter gemäß dem Oberbegriff des Anspruchs 1. In der DE-AS 2415564 ist ein Filter beschrieben, das ein Schieberegister enthält, dem Taktimpulse als Schiebeimpulse zugeführt sind, Dje Ausgänge der einzelnen Registrierstufen sind über ein Koinzidenzglied verknüpft, das nur dann ein Ausgangssignal abgibt, wenn die Dauer der Eingangsimpulse mindestens gleich der Verzögerungszeit des Schrieberegisters ist. Eine solche Anordnung hat den Nachteil, daß die Eingangssignale um die Verzögerungszeit des Schieberegisters verkürzt werden und daß Störimpulse, weiche in einenThe invention relates to a digital filter according to the preamble of claim 1. In DE-AS 2415564 describes a filter that has a shift register contains, the clock pulses are fed as shift pulses, Dje outputs of the individual registration stages are linked via a coincidence element that only emits an output signal when the The duration of the input pulses is at least equal to the delay time of the write register. Such Arrangement has the disadvantage that the input signals to the delay time of the shift register be shortened and that glitches, soft in one

tu Impuls eingeblendet sind, die Unterdrückung des gesamten Nutzimpulses bewirken können.tu impulse are faded in, the suppression of the whole Can cause useful pulse.

Aus der DE-AS 2407195 ist eine Schaltungsanordnung zur Erkennung von unipolaren Gleichstromzeichen bekannt, die eine aus zwei Zählern besteis hende Zähleinrichtung enthält. Je nach binärem Zustand des Eingangssignals gelangen die Impulse eines Taktgebers auf den einen oder den anderen Zähler. An die beiden Zähler sind die Eingänge einer bistabilen Kippstufe angeschlossen, die somit von denDE-AS 2407195 discloses a circuit arrangement for the detection of unipolar direct current characters known, which contains a counting device consisting of two counters. Depending on the binary In the state of the input signal, the pulses from a clock are sent to one or the other counter. The inputs of a bistable multivibrator are connected to the two counters

Übertragimpulsen geschaltet wird und von der die Ausgangssignale abgenommen werden. Die Übertragimpulse sind ferner auf die Rücksetzeingänge der Zähler rückgeführt. Die Verwendung einer solchen Schaltungsanordnung als Filter hat den Nachteil, daßTransfer pulses is switched and from which the output signals are picked up. The carry pulses are also fed back to the reset inputs of the counters. The use of such Circuit arrangement as a filter has the disadvantage that

Störimpulse, die in einem längeren Nutzimpuls in Zeitabständen auftreten, die kürzer als die Verzögerungszeit des einen Zählers sind, im anderen Zähler aufsummiert werden und schließlich zu einem Ausgangsstörimpuls führen, dessen Dauer mindestensInterference pulses that occur in a longer useful pulse at intervals that are shorter than the delay time of one counter are added up in the other counter and finally to an output glitch lead, its duration at least

gleich der Verzögerungszeit der Zähler ist.equals the delay time of the counters.

In der DE-AS 2052600 ist ein Impulsbreitendiskriminator beschrieben, welcher unabhängig von der Größe der Intervalle zwischen den Eingangsimpulsen nur für Eingangsimpulse, deren Breite größer als eineIn DE-AS 2052600 a pulse width discriminator is described which is independent of the Size of the intervals between the input pulses only for input pulses whose width is greater than one

vorgegebene Zeitdauer ist, Ausgangsimpulse mit gleicher Breite wie die der Eingangsimpulse abgibt. Die Eingangsimpulse geben eine Torschaltung für Taktimpulse frei, an die der Eingang eines Zählers angeschlossen ist. Die Übertragimpulse dieses Zählers schalten eine bistabile Kippstufe, vc-j der das Ausgangssignal abgenommen ist. Kippstufe und Zähler werden mit den Rückflanken des Eingangsimpulses zurückgesetzt. Damit der Ausgangsimpuls gleiche Dauer wie die Eingangsimpulse haben, ist ein zweiter Zähler vorgesehen, der dieselbe Zählkapazität wie der erste Zahler hat. Mit drm Rücksetzen der bistabilen Kippstufe wird eine zweite Kippstufe gesetzt, die den zweiten Zähler für die Taktimpulse freigibt und deren Ausgangssignal ebenfalls auf den Ausgang geschaltetgiven time duration, it emits output pulses with the same width as the input pulses. the Input pulses enable a gate circuit for clock pulses to which the input of a counter is connected is. The carry pulses from this counter switch a bistable multivibrator, vc-j which is the output signal is removed. Flip-flop and counter are activated with the trailing edges of the input pulse reset. So that the output pulse has the same duration as the input pulse, a second one is required Provided counter that has the same counting capacity as the first counter. With the resetting of the bistable Flip-flop a second flip-flop is set, which the enables the second counter for the clock pulses and its output signal is also switched to the output

so wird. Erreicht der zweite Zähler seine Zählkapazität, wird die zweite Kippstufe zurückgesetzt und das Ausgangssignal verschwindet. Diese bekannte Schaltung unterdrückt zwar Störimpulse positiver Polarität, sofern deren Dauer kleiner ist als die Verzögerungszeit der Zähler, doch werden Störimpulse negativer Polarität ungeachtet ihrer Dauer zum Ausgang durchgeschaltet. so will. When the second counter reaches its counting capacity, the second flip-flop is reset and the output signal disappears. This known circuit suppresses glitches of positive polarity, provided that the duration of which is shorter than the delay time of the counters, but interference pulses of negative polarity are generated switched through to the output regardless of their duration.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein digitales Filter zu schaffen, das die Nach-The present invention is based on the object of creating a digital filter that

M) teile der bekannten Anordnung nicht aufweist und Störsignalc beider Polarität zuverlässig unterdrückt, indem die Störimpulse nicht aufintegriert werden.M) does not have parts of the known arrangement and Interference signals of both polarity are reliably suppressed by not integrating the interference pulses.

Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenenAccording to the invention, this object is given in the characterizing part of claim 1

es Maßnahmen gelöst. Die neue Anordnung arbeitet in der Weise, daß der Zweirichtungszählcr nach einem Wechsel des Eingangssignals in einer bestimmten, von der Richtung des Signalwcchscls abhängigen Richtungit resolved action. The new arrangement works in the way that the bidirectional counter after a change of the input signal in a certain, of the direction of the signal change dependent direction

die Taktimpulse zählt. Ist der Signalwechsel durch einen Störimpuls verursacht, dessen Dauer kürzer als die Zeit ist, in welcher sich der Zählerstand von einem vorgegebenen Stand bis zum anderen ändert, das ist die Verzögerungszeit des Zählers, so zählt der Zähler nach dem Störimpuls in umgekehrter Richtung bis zum Erreichen des Ausgangsstandes. Auf diese Weise werden die Störimpulse nicht aufintegriert, sondern der Zähler läuft nach Beendigung des Störimpulses in seine Ausgangsstellung zurück.the clock pulse counts. Is the signal change by a Interfering pulse causes the duration of which is shorter than the time in which the counter reading of a the specified value changes until the other, that is the delay time of the counter, so the counter counts after the interfering pulse in the opposite direction until the starting point is reached. In this way the interference pulses are not integrated, but the counter runs after the interference pulse has ended back to its original position.

Der aus den beiden Koinzidenzgliedern bestehende Umschalter ist zweckmäßig mit elektronischen Bauelementen aufgebaut. Beim einen binären Signalzustand ist das Eingangssignal ein Freigabesignal für das eine Koinzidenzglied, beim anderen Signalzustand für das andere Koinzidenzglied. Dies wird dadurch erreicht, daß das Eingangssignal dem einen Koinzidenzglied unmittelbar, dem anderen invertiert zugeführt ist. Ferner sind den Koinzidenzgliedern die Ausgangsimpulse des Zweirichtungszählers zugeführt, die dieser bei Erreichen der vorgegebenen Grenzzählerstände abgibt, und zwar derart, daß üer Impuls, der nach Vorwärtszählen auftritt, das Koinzidfrazglieu sperrt, das dem Eingang für Vorwärtszählen vorgeschaltet ist, und der Impuls, der nach Rückswärtszählen auftritt, das andere Koinzidenzglied sperrt, das dem Eingang für Rückwärtszählen vorgeschaltet ist.The changeover switch consisting of the two coincidence elements is expedient with electronic components built up. In the case of a binary signal state, the input signal is an enable signal for the one coincidence element, with the other signal state for the other coincidence element. This is achieved by that the input signal is fed directly to one coincidence element and inverted to the other is. Furthermore, the output pulses of the bidirectional counter are fed to the coincidence elements when the predetermined limit counts are reached, in such a way that üer pulse, the occurs after counting up, the Koinzidfragenzieu blocks, which is connected upstream of the input for counting up is, and the pulse that occurs after counting down blocks the other coincidence element that upstream of the input for counting down.

Die an die Ausgänge des Zweirichtungszählers angeschlossene bistabile Kippstufe verharrt jeweils in dem Schaltzustand, der mit einem an dem einen Ausgang des Zweirichtungszählers aufgetretenen Übertragimpuls eingestellt wurde, bis am anderen Ausgang des Zweirichtungszählers ein Übertragimpuls abgegeben wird. Am Ausgang der bistabilen Kippstufe erscheint das gefilterte, um die Verzögerungszeit des Zweirichtungszählers verzögerte Eingangssignal.The bistable multivibrator connected to the outputs of the bidirectional counter remains in the switching state that occurred with a carry pulse that occurred at one output of the bidirectional counter has been set until a carry pulse is emitted at the other output of the bidirectional counter will. At the output of the bistable multivibrator, the filtered to the delay time of the appears Bidirectional counter delayed input signal.

Ein Nachteil des bisher beschriebenen Filters ist, daß die Verzögerungszeit unterschiedlich sein kann. Die Verzögerungszeit wird nämlich verlängert, wenn nach einem Eingangssignalwechsel und noch während der Verzögen:ngszeit des Zweirichtungszählers ein Störimpuls auftritt. Dieser Nachteil kann mit einem zweiten Zähler vermieden werden, der bei einem Eingangssignalwechsel gestartet wird und dann die Taktimpulse aufsummiert. Bei Erreichen eines vorgegebenen Standes wird der Stand des Zweirichtungszählers abgefragt. Je nachdem, ob dieser dtnn größer oder kleiner als ein vorgegebener Wert ist, nimmt das Ausgangssignal des Filters den einen oder den anderen der beiden binären Signalzustände ein.A disadvantage of the filter described so far is that the delay time can be different. The delay time is lengthened if after an input signal change and still during the delay time of the bidirectional counter a glitch occurs. This disadvantage can be attributed to a second counter can be avoided, which is started with an input signal change and then the clock pulses summed up. When a given level is reached, the level of the bidirectional counter becomes queried. Depending on whether this dtnn is greater or less than a specified value, the output signal increases of the filter one or the other of the two binary signal states.

Anhand der Zeichnung werden im folgenden die Erfindung sowie weitere Vorteile und Ergänzungen näher beschrieben und erläutert. Es zeigtThe invention and further advantages and additions are described below with reference to the drawing described and explained in more detail. It shows

Fig. 1 das Prinzipschaltbild eines Ausfühningsbeispiels mit einem Zähler, und1 shows the basic circuit diagram of an exemplary embodiment with a counter, and

Fig. 2 das Schallbild eines Ausführungsbeispiels, das zur Vermeidung von Signal Verzerrungen einen zweiten Zähler enthält.2 shows the sound image of an exemplary embodiment, which contains a second counter to avoid signal distortions.

Der Anordnung nach Fig. 1 wird über einen Eingang E das zu filternde Signal, und über einen Eingang T werden Taktimpulse zugeführt. Das Eingangssignal gelangt einerseits auf den einen Eingang eines als Koinzidenzglied arbeitenden NAND-Gliedes KGl und andererseits auf den invertierenden Eingangeines Koinzidciizgliedes KGl. Anderen Eingängen der Koinzidenzglieder KGi und K(/2 sind die Taktimpulse zugefühit. Der Ausgang des Koinzidenzglicdes KGl ist mit einer ■· Eingang EV eines Zweirichtungszählers ZRZ verbunden. Jeder diesem Eingang ßFzugefühite Taktimpuls erhöht den Stand des Zählers ZRZ um Eins, Demgegenüber erniedrigen die vom Koinizidenzglied KGl auf einen Eingang ER The arrangement according to FIG. 1 receives the signal to be filtered via an input E , and clock pulses are supplied via an input T. The input signal arrives on the one hand at one input of a NAND element KG1 operating as a coincidence element and on the other hand at the inverting input of a coincidence element KG1. Other inputs of the coincidence gates KGi and K (/ 2 clock pulses are zugefühit. The output of the Koinzidenzglicdes KGL is connected to a ■ · input EV of a bidirectional counter ZRZ. Every this input ßFzugefühite clock pulse increments the count of the counter ZRZ by one the other hand, lower the from Coinicide member KGl to an input ER

s geschalteten Taktimpulse den Zählerstand jeweils um Eins. Werden dem Eingang EV Taktimpulse zugeführt und erreicht der Stand des Zählers ZRZ einen vorgegebenen Grenzwert, z. B. die Zählkapazität, so gibt der Zähler ZRZ an einem Ausgang UV einen s switched clock pulses the counter reading by one. If clock pulses are fed to the input EV and the status of the counter ZRZ reaches a predetermined limit value, e.g. B. the counting capacity, the counter ZRZ is at an output UV

κι Ubertragimpuls ab. An einem zweiten Ausgang UR erscheint ein Übertragimpuls, wenn dem Eingang ER Impulse zugeführt sind und ein zweiter vorgegebener Grenzwert erreicht wird. Die Ausgänge UV und UR sind mit Eingängen der Koinzidenzglieder KGl undκι transmission pulse from. A carry pulse appears at a second output UR if the input ER pulses and a second predetermined limit value is reached. The outputs UV and UR are with inputs of the coincidence elements KGl and

is KGl verbunden, so daß beim Auftreten eines Übertragimpulses das zugehörige Koinzidenzglied gesperrt wird. Der Zähler ZRZ bleibt daher bei den vorgegebenen Werten stehen.is KGl connected, so that when a carry pulse occurs , the associated coincidence element is blocked. The counter ZRZ therefore remains at the specified values.

An die Ausgänge i/Fund UR sind die beiden Eingänge 1, 2 einer bistabilen Kippstufe BKl angeschlossen. Diese wird daher bei Auftreten eines Übertragimpulses umgeschaltet. Auf einew Ausgang Al des Filters gibt sie das gefilterte, dem Eingang E zugeführte Signal.The two inputs 1, 2 of a bistable multivibrator BK1 are connected to the outputs i / Fund UR. This is therefore switched over when a carry pulse occurs. In a W output Al of the filter outputs the filtered, the input E supplied signal.

Zur Beschreibung der Funktion der Anordnung nach Fig. 1 wird von einem Zustand ausgegangen, bei dem dem Eingang E »1«-Signal zugeführt wird und am Ausgang Al »1 «-Signal liegt. Das Übertragsignal am Ausgang UV des Zweirichtungszählers ZRZ istTo describe the function of the arrangement according to FIG. 1, a state is assumed in which the input E is supplied with a “1” signal and the output Al is a “1” signal. The carry signal at the output UV of the bidirectional counter ZRZ is

3« log. »0«, am Ausgang UR liegt»1 «-Signal. Damit sind beide Koinzidenzglieder KGl und KGI gesperrt; das Koinzidenzglied KGl wegen des Übertragsignals vom Ausgang UV, das Koinzidenzglied KGl wegen des Eingangssignals, das log.»1«ist. Wird das Eingangssignal »0«, schaltet das Koinzidenzglied KGl die Taktimpulse auf den Eingang ER durch, und der Stand des Zählers ZRZ wird erniedrigt. Damit wird das Signal am Ausgang UV log. »1«; dennoch bleibt das Koinzidenzglied KGl gesperrt, da nun das Eingangssignal »0« ist. Nach Erreichen des unteren vorgegebenen Zählerstandes wird das Signal am Ausgang UR »0«, das Koinzidenzglied KGl wird gesperrt, die bistabile Kippstufe BKl wird umgeschaltet und »m Ausgang Al erscheint ebenfalls »(!«-Signal. Wechselt das Eingangssignal von »0« nach »1«, schaltet das Koinzidenzglied KGl die Taktimpulse auf den Eingang EV durch, bis am Ausgang UV der Überlragimpuls erscheint,so daß das Signal am Ausgang Al log. »1« wird. Das dem Eingang E zugeführte Signal wird daher stets auf den Ausgang Al mit einer Verzögerung geschaltet, die gleich der Verzögerungszeit des Zählers ZRZ ist. Diese Zeit ist gegeben durch das Produkt der Periodendauer der Taktimpulse T mit der Differenz der Grenzzählerstände. Tritt ein Störimpuls auf, der kürzer ist als diese Verzögerungszeit, so wird zwar eines der beiden Koinzidenzglieder KGi, KGl freigegeben und der Stand des Zählers ZRZ wird verändert. Nach Beendigung des Störimpulses wird jedoch die Zählrichtung umgekehrt, und der Zähler läuft in3 «lied. »0«, there is a »1« signal at output UR. This means that both coincidence elements KGl and KGI are blocked; the coincidence element KGl because of the carry signal from the output UV, the coincidence element KGl because of the input signal, which is a logical "1". If the input signal is "0", the coincidence element KG1 switches the clock pulses through to the input ER , and the count of the counter ZRZ is decreased. This means that the signal at the output UV is log. "1"; nevertheless, the coincidence element KG1 remains blocked, since the input signal is now "0". After reaching the lower predefined counter reading the signal at the output UR "0", the coincidence element KGL is blocked, is the flip-flop COS is switched and "m starting Al also appears" ( "- signal If the input signal from" 0 "to. "1", the coincidence member KGL switches the clock pulses on the input EV by until the output UV of Überlragimpuls appears, so that the signal at the output of Al log. "1" will be. the input e supplied signal is, therefore, always to the output Al switched with a delay which is equal to the delay time of the counter ZRZ . This time is given by the product of the period duration of the clock pulses T with the difference in the limit counter readings. If an interference pulse occurs that is shorter than this delay time, one of the both coincidence elements KGi, KGl are released and the count of the counter ZRZ is changed

wi die Ausgangsstellung zurück. Es kann somit auch eine Vielzahl von kurzen Störimpulsen keine Änderung des Eingangssignals vortäuschen, solange der zeitliche Mittelwert der Puls-Pausen-Dauer der Stöiimpulsc kleiner als 0,5 ist.wi return to the starting position. It can therefore also be a Numerous short glitches do not simulate a change in the input signal as long as the temporal one Mean value of the pulse-pause duration of the disturbance pulse is less than 0.5.

Λ5 Es wurde oben beschrieben, daß die Verzögerungszeit, nach der sich das Ausgangssignals auf eine Änderung des Eingangssignals ändert, gleich der Verzögerungszeit des Zählers ZRZ ist. Dic.i trifft nur für denΛ5 It was described above that the delay time after which the output signal changes to a change in the input signal is equal to the delay time of the counter ZRZ . Dic.i only hits for the

Fall zu, daß nach einer Änderung des Eingangssignals während der Durchlauf/eit des Zählers kein Störsignal auftritt. Ist aber ein Störsignal vorhanden, so kehrt während dessen Dauer der Zähler ZRZ seine Zählrichtung um und setzt danach den Zähl Vorgang fort, so daß die Verzögerungszeit für das Eingangssignal um die doppelte Dauer des Störimpulses verlängert ist. Die dadurch entstehenden Signalverzerrungen können mit der Anordnung nach Fig. 2 vermieden werden.It is the case that after a change in the input signal while the counter is running, no interference signal occurs. If, however, an interfering signal is present, the counter ZRZ reverses its counting direction during its duration and then continues the counting process, so that the delay time for the input signal is lengthened by twice the duration of the interfering pulse. The resulting signal distortions can be avoided with the arrangement according to FIG.

In Fig. 2 sind wieder mit E und T die Eingänge bezeichnet, denen das Eingangssignal und die Taktimpulse zugeführt sind. Die Anordnung nach Fig. 2 enthält dieselben Bauelemente wie die Anordnung nach Fig. 1, also zwei Koinzidenzglicdcr AlCI und KGl, einen Zweirichtungszähler ZRZ und eine bistabile Kippstufe BKl. von der aber im Gegensatz zur Anordnung nach Fig. 1 nicht das Ausgangssignal abgenommen wird, sondern der ein Antivalenzglied A V nachgeschaltet ist, welches das Ausgangssignal der bistabilen Kippstufe BKX mit dem dem Eingang E zugeführten Signal vergleicht. Im stationären Zustand der Anordnung besteht am Eingang E und am Ausgang der bistabilen Kippstufe BKl der gleiche Signalzustand, so daß das Antivalenzglied AV'»\«-Signal abgibt. Bei einer Änderung des Eingangssignals ist die Antivalenzbedingung erfüllt und das Antivalenzglied A V führt einem Eingang 3 einer zweiten bistabilen Kippstufe BKl »O«-Signal zu, so daß diese in einen Schaltzustand versetzt wird, bei dem an einem Ausgang 5 »O«-Signal erscheint. Dieses gelangt auf einen Eingang 6 eines dritten Koinzidenzgliedes KG3, dessen zweitem Eingang 7 die Taktimpulse zugeführt sind. Diese gelangen daher auf den Eingang eines Zählers Z, der bei Erreichen seiner Zählkapazität einen Übertragimpuls einerseits auf einen Eingang 4 der bistabilen Kippstufe BKl gibt und diese damit zurücksetzt und andererseits eine bistabile Kippstufe BKi ansteuert. Der Vorbereitungseingang dieser Kippstufe BK3 liegt an einem Ausgang Qo des Zweirichtungszählers ZRZ, an dem eine Signaländerung auftritt, bevor der Zähler ZRZ die vorgegebenen Grenzwerte erreicht. Sind z. B. die vorgegebenen Werte 0 und 15, so wird der Ausgang Q₀ zweckmäßig so gewählt, daß bei den Zählwerten 0 bis 7 der eine binäre Signalzustand, im Ausführungsbeispiel log. »0«, und bei den Zählwerten 8 bis 15 der andere Signalzustand, im Ausführungsbeispiel log. »1«, auftritt.In Fig. 2, E and T again denote the inputs to which the input signal and the clock pulses are fed. The arrangement according to FIG. 2 contains the same components as the arrangement according to FIG. 1, that is to say two Koinzidenzglicdcr AlCI and KGl, a bidirectional counter ZRZ and a bistable multivibrator BKl. will depend on the but in contrast to the arrangement of FIG. 1 is not removed but the output signal of the exclusive OR gate an AV is connected downstream, which compares the output signal of the bistable multivibrator BKX with the input E supplied signal. In the steady state of the arrangement, there is the same signal state at the input E and at the output of the bistable multivibrator BK1 , so that the antivalence element AV ' emits a "\" signal. In a variation of the input signal, the Antivalenzbedingung is fulfilled and the exclusive OR gate AV to an input 3 of a second bistable flip-flop COS "O" signal to so that it is brought into a switching state, appears at an output 5 "O" signal wherein . This arrives at an input 6 of a third coincidence element K G3, the second input 7 of which is supplied with the clock pulses. These therefore arrive at the input of a counter Z which, when it reaches its counting capacity, sends a carry pulse to an input 4 of the bistable multivibrator BK1 and thus resets it and, on the other hand, controls a bistable multivibrator BKi . The preparation input of this flip-flop BK3 is at an output Qo of the bidirectional counter ZRZ, at which a signal change occurs before the counter ZRZ reaches the predetermined limit values. Are z. B. the specified values 0 and 15, the output Q _{0 is} expediently selected so that the one binary signal state for the count values 0 to 7, in the exemplary embodiment log. "0", and the other signal state for the count values 8 to 15, log in the exemplary embodiment. "1" occurs.

Der Signalzustand, der im Augenblick des Auftretens des Übertragimpulses des Zählers Z vorhanden ist, wird in die bistabile Kippstufe BKi übernommen und von dieser über einen Ausgang Al abgegeben. Der Rücksetzeingang R des Zählers Z ist an den Ausgang eines NAND-Gliedes N angeschlossen, das die Übertragimpulse nach einer ODER-Funktion verknüpft. The signal state which is present at the moment of occurrence of the carry pulse from the counter Z is transferred to the flip-flop BKi and delivered therefrom via an output Al. The reset input R of the counter Z is connected to the output of a NAND element N , which links the carry pulses according to an OR function.

Es ist ersichtlich, daß die Zeitdauer von einemIt can be seen that the period of one

κι Wechsel des Eingangssignals bis zum dadurch verursachten Wechsel des Signals am Ausgang Al nicht mehr von der Verzögerungszeit des Zählers ZRZ, sondern von der Verzögerungszeit des Zählers Z abhängt. Dieser zählt stets in derselben Richtung, unabhängig davon, ob während des Zählvorgangs ein Störimpuls auftritt oder nicht. Damit ist die Verzögerung für alle Taktimpulse dieselbe. Im allgemeinen wird man die Zählkapazität des Zählers Z etwas kleiner als die des Zählers ZRZ wählen.κι change of the input signal up to the resulting change in the signal at the output Al no longer depends on the delay time of the counter ZRZ, but on the delay time of the counter Z depends. This always counts in the same direction, regardless of whether a glitch occurs during the counting process or not. This means that the delay is the same for all clock pulses. In general, the counting capacity of the counter Z will be chosen to be somewhat smaller than that of the counter ZRZ .

2Ii Der Zähler Z wird auch bei Auftreten von Störimpulsen gestartet. Diese führen aber nicht zu einer Änderung des Signals am Ausgang Al, da kurze Störimpulse mit einem mittleren Puls-Pausen-Vcrhältnis von weniger als 0,5 keine Änderung des Signals am Ausgang Q₁, des Zweirichtungszählers ZRZ zur Folge haben und daher auch die bistabile Kippstufe BK3 ihren Schaltzustand beibehält. Außerdem wird der Zähler Z jedesmal dann, wenn der Zweirichtungszähler ZRZ nach einem Störimpuls in die Anfangsstellung2Ii The counter Z is also started when interference pulses occur. However, these do not lead to a change in the signal at output A1, since short interference pulses with an average pulse-pause ratio of less than 0.5 do not change the signal at output Q _{1 of} the bidirectional counter ZRZ and therefore also the bistable Flip-flop BK3 maintains its switching state. In addition, the counter Z is every time the bidirectional counter ZRZ is in the initial position after a glitch

.in zurückläuft, mit den Übertragimpulsen, die über ein NAND-Glied auf den Rücksetzeingang R des Zählers Z gelangen, zurückgesetzt. Das NAND-Glied N hat dabei eine ODER-Funktion..in runs back, with the carry pulses that reach the reset input R of the counter Z via a NAND gate, reset. The NAND element N has an OR function.

Die Erfindung wurde anhand von Beispielen beschrieben, die im Rahmen der Erfindung modifiziert werden können. Zum Beispiel ist es nicht erforderlich, daß das Eingangssignal einen elektronischen Umschalter für die Taktsignale steuert, sondern es ist auch möglich, mit dem Eingangssignal unmittelbar dieThe invention has been described on the basis of examples which have been modified within the scope of the invention can be. For example, it is not necessary that the input signal have an electronic switch for the clock signals controls, but it is also possible to directly use the input signal

4(i Zählrichtung des Zweirichtungszählers ZRZ zu steuern. Ferner können die Signalzustände anders gewählt werden, so daß z. B. für das Koinzidenzglied KGl kein NAND-Glied, sondern ein UND-Glied oder ein NOR-Glied und für das Koinzidenzglied Kl ein entsprechendes Logikglied eingesetzt werden muß. Auch wird dann anstelle des Antivalenzgliedes A V gegebenenfalls ein UND-Glied verwendet werden können. 4 (to control the counting direction of the bidirectional counter ZRZ . Furthermore, the signal states can be selected differently so that, for example, there is no NAND element for the coincidence element KG1, but an AND element or a NOR element and a corresponding one for the coincidence element Kl An AND element can then also be used instead of the antivalence element AV if necessary.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1.Digital filter for binary signals with a counting device which delays the input signal, to which clock pulses can be fed and which emits an output signal if the duration of the input signal is greater than the delay time of the counter, with a switch connected upstream of the counting device, which consists of two or three There are coincidence elements having inputs to which the clock pulses, the inverted or non-inverted input signal and a control signal derived from the carry pulses of the counting device are fed and to whose outputs an input of the counting device is connected, and with a bistable multivibrator controlled by the carry pulses of the counting device, characterized in that the counting device contains a bidirectional counter (ZRZ) whose input (EV) for Vorwäriszählung is connected to the first coincidence element (KGi) , to which the carry pulses occurring during up counting are fed as blocking pulses, and d eat input (ER) for down counting is connected to the second coincidence element (KGl) , to which the carry pulses that occur during down counting are fed as blocking pulses, and that the two inputs of a bistable to the outputs of the bidirectional counter (ZRZ) where the carry pulses occur . Flip-flop (BKl) are connected.

2. Filter according to claim 1, characterized by the following features:

a) The output of the bistable multivibrator (BKi) is connected to one input of a comparator (AV) , the second input of which is supplied with the input signal, to whose output one input of a second bistable multivibrator (BK2) is connected and the second bistable Flip-flop ( BKl) switches to a first state when the input signal changes.

b) The second bistable flip-flop ( BKl) gives in the first switching state an enable signal aul a second counter (Z), which is also supplied with the clock pulses, to whose output the second input (4) of the second bistable flip-flop (BKl) is connected and the controls a third bistable multivibrator (BKi) which is prepared by a lower-order stage (Qd) of the bidirectional counter (ZRZ) and from which the output signal is taken.

3. Filter according to claim 2, characterized in that the two outputs ( UV, UR) of the bidirectional counter (ZRZ) via an OR element (N) to the reset input (R) of the counter (Z) are performed.