DE2505285B2

DE2505285B2 - Schaltungsanordnung zum einstellen der information bei einem programmierbaren ecl-festwertspeicher

Info

Publication number: DE2505285B2
Application number: DE19752505285
Authority: DE
Inventors: Ingo DipL-Ing 8000 München Gröger
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-02-07
Filing date: 1975-02-07
Publication date: 1977-12-01
Also published as: DE2505285A1; FR2300397A1; DE2505285C3; FR2300397B1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwertspeicher, bei dem zwischen den Zeilen- und Spaltenleitungen die aus einem Schaltelement und einem unterbrechbaren; Widerstand bestehenden Speicherelemente angeordnet sind, bei dem die Unterbrechung der Widerstände durch einen von außen vorgegebenen Strom erfolgt, und bei dem für jede Zeilenleitung ein Zeilenschalter aus einem Differenzverstärker mit von Adressensignalen gesteuerten, parallelgeschalteten Steuertransistoren und einem Referenztransistor und aus einem an die Κο,κ-ktoren der Steuertransistoren und an eine Zeilenleitung angeschlossener Emitterfolger vorgesehen ist.

Bei programmierbaren Festwertspeichern in ECL-Technik sind Speicherelemente zwischen Zeilenleitungen und Spaltenleitungen maxtrixförmig angeordnet. Die Speicherelemente bestehen aus einem Schaltelement und einem unterbrechbaren Widerstand. Das Schaltelement kann z. B. ein Transistor oder eine Diode sein. Der unterbrechbare Widerstand besteht z. B. aus NiCr. Soil der programmierbare Festwertspeicher eingestellt werden, dann müssen die Widerstände (Speicherwiderstände) entsprechend der einzuspeichernden Information unterbrochen werden. Zum Beispiel entspricht einem unterbrochenen Widerstand eine binäre »1«, einem nicht unterbrochenen Widerstand eine binäre »0«. Die Unterbrechung der Widerstände erfolgt dadurch, daß durch sie ein entsprechend großer, von außen vorgegebener Strom

4ii geschickt wird. Dies wird dadurch ermöglicht, daß an die Speicherelemente eine entsprechend große Spannung angelegt wird und die Schaltelemente durchgeschaltet werden.

Zur Einstellung des programmierbaren Festwertspei-

4"> chers ist darum eine besondere Schaltungsanordnung erforderlich. Sind die Speicherelemente zum Beispiel durch einen Transistor (Speichertransistor) und einem in dem Emitterzweig liegenden Speicherwiderstand realisiert, dann wird mit Hilfe der Schaltungsanordnung zum

^r>o Einstellen der Information an die Basis des Speichertransistors eine solche Spannung angelegt, daß über die Kollektor-Emitter-Strecke der zum Unterbrechen de: Speicherwiderstandes erforderliche Strom fließen kann Nachdem der programmierbare Festwertspeicher ein

■V) gestellt ist, ist die Aufgabe dieser Schaltungsanordnung beendet. Sie muß also so ausgeführt sein, daß dei Aufwand an zusätzlich erforderlichen Bauelementer gering ist und daß durch ihr Vorhandensein der Betriet des Festwertspeichers nicht beeinträchtigt wird.

ho Die der Erfindung zugrunde liegende Aufgabe lieg darum darin, eine Schaltungsanordnung zum Einsteller der Information bei einem programmierbaren ECL Festwertspeicher anzugeben, die mit wenigen zusätzli chen Bauelementen auskommt und die den Betrieb de:

b"> einmal eingestellten Festwertspeichers nicht mehl beeinträchtigt. Diese Aufgabe wird bei einer Schal tungsanordnung der oben angegebenen Art dadurcl gelöst, daß ein zweiter Zeilenschalter vorgesehen isi

2(1

Hessen Steuereingang mit dem Referenztransistor rbunden ist, dessen gesteuerte Strecke zwischen einer "mschaltbaren Betriebsspannungsquelle und der Zeilen-J¹ j_(ung angeordnet ist, daß die umschaltbare Betriebs-₅pannungsquelle beim Lesevorgang einen ersten Wert h t bei dem die Zeilenleitung von dem Schalter nicht h influßt wird, und daß die umschaltbare Betriebsspansquelle _bei_m Einstellen der Information einen "weiten Wert hat, der den zur Unterbrechung der Widerstände der Speicherelemente erforderlichen Strom ermöglicht.

Bei der Schaltungsanordnung wird also der beim

esen sowieso notwendige Zeilenschalter mit herange-

„en Der Zeilenschalter steuert nämlich die Schal-

\ nesanordung.und zwar mit dem beim normalen Lesen

nicht benutzten Zweig des Differenzverstärkers.

Weiterbildungen der Erfindung ergeben sich aus den Interansprüchen.

Anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter

^p¹JgI ein Blockschaltbild des programmierbaren Festwertspeichers,
pig 2 eine Speichermatrix,

Fe 3 einen Zeilenschalter zusammen mit der r> erfindungsgemäßen Schaltungsanordnung zur Einstellung der Informationen,
ρ-,g 4 einen Leseverstärker,

Fi g 5 eine Schaltungsanordnung zum Vorbereiten des Leseverstärkers, ^!l

Fie 6 eine schaltbare Schaltungsanordnung zur Erzeugung des zur Unterbrechung der Speicherwider-Qtände erforderlichen Stromes,
F j g. 7 eine umschaltbare Betriebsspannung, F i s 8 eine schaltbare Auswahlspannung, ι

ρ ig. 9 eine Schaltungsanordnung zur Erzeugung einer Referenzspannung,

Fig 10 eine Schaltungsanordnung zur Erzeugung einer weiteren Referenzspannung.

l_npjg ι ist die Speichermatrix mit SMA bezeichnet, \ Die Speichermatrix besteht aus zwischen Zeilenleituneen und Spaltenleitungen angeordneten Speicherelementen SE Die Zeilenleitungen sind mit ZL bezeichnet, die Spaltenleitungen mit SL An den Kreuzungspunkten zwischen den Zeilenleitungen ZL und den Spaltenleituneen SL sind die Speicherelemente angeordnet. Diese bestehen im Ausführungsbeispiel aus einem Speichertransistor ST und einem in den Emitterzweig eingeschalteten Speicherwiderstand RS. Der Speicherwiderstand RSist z. B. ein NiCr-Widerstand. 7ur Auswahl der Zeilenleitungen bzw. Spaltenleitungen werden dem Festwertspeicher Adressensignale A 0 bis A 7 zugefilhrt Die Adressensignale für die Zeilenleitungen werden in einem Adressenverstärker ADVl verstärkt. Die verstärkten Adressensignale werden dann den Zeilenschaltern ZS zugeführt. In diesen werden die Adressensignale auch decodiert. Entsprechend werden die Adressensignale für die Spaltenleitungen in e.nem Adressenverstärker ADV2 verstärkt und dann einer SeSSialtung DS zugeleite,. Mit der Decoderschaltung DS sind vier Spaltenschaltergruppen SS verbunden. Die Speichermatrix ist nämlich so aufgebaut, daß jeweils eine bestimmte Anzahl von Spaltenle.tuneen zu einer Bank zusammengefaßt sind. Je eine Gruppe von Spaltenschaltern bedient eine Bank von apa.tcnlcitungen. An die Spaltenleitungen sind auch die Leseverstärker LV angeschlossen, wobei jeder Bank von Spaltenleitungen ein Leseverstärker zugeordnet ist.

Am Ausgang der Leseverstärker LV erscheinen die verstärkten Lesesignale. Dem Speicherbaustein wird noch ein Signal ~CE zugeleitet, durch das der Baustein ausgewählt wird. Das Signal CE wird über eine Vorbereitungsschaltung KS den Leseverstärkern zugeführt. Schließlich ist noch die Schaltungsanordnung zur Einstellung der Information FS vorgesehen, an der die umschaltbare Betriebsspannungsquelle VCP angelegt wird.

Eine genauere Ausführung der Speichermatrix mit den unmittelbar mit den Zeilen- und Spaltenleitungen verbundenen Schaltkreisen ist in Fig. 2 gezeigt. Die Speichermatrix des programmierbaren ECL-Speicherbausteins besteht im Ausführungsbeispiel aus zwei Zeilenleitungen ZL 1 und ZL 2 und zwei Bänken mit jeweils zwei Spaltenleitungen SL 11 und SL 12 bzw. SL 21 und SL 22. Die Speicherelemente, die aus einem Speichertransistor ST und einem Speicherwiderstand RS bestehen, sind jeweils zwischen Zeilenleitungen ZL und Spaltenleitungen SL angeordnet. Die Basis des Speichertransistors ST ist mit einer Zeilenleitung ZL verbunden. Der unterbrechbare Speicherwiderstand RS liegt zwischen dem Emitter des Speichertransistors ST und einer Spaltenleitung SL. Der Kollektor des Transistors ST ist mit der umschaltbaren Betriebsspannungsquelle VCPverbunden.

Die Zeilenleitungen ZL sind an der einen Seite mit einem Zeilenschalter ZS und der Schaltungsanordnung zum Einstellen der Information FS verbunden. Das heißt, mit der Zeilenleitung ZL 1 ist der Zeilenschalter ZSI und eine Schaltungsanordnung FSI, mit der Zeilenleitung ZL 2 der Zeilenschalter ZS 2 und eine Schaltungsanordnung FS 2 verbunden.

Die einen Enden der Spaltenleitungen SL sind über Spaltenschaltertransistoren TR 5, TR 6 bzw. TR 7, TR 8 mit einer weiteren Konstantstromquelle S3 bzw. S4 verbunden. Die Spaltenschalter TR 5, TR 6 bzw. TR 7, TR 8 sind weiterhin an die Decodierschaltung DS1 und DS 2 angeschlossen. Je zwei Spaltenleitungen sind über ι die Spaltenschalteremitter zu einer Bank ß zusammengefaßt, z. B. sind die Spaltenleitungen SL 11 und SL 12 zu der Bank öl und die Spaltenleitungen SL21 und SL 22 zu der Bank B 2 zusammengefaßt. Die Emitter der Spaltenschaltertransistoren jeder Bank sind miteinan^r> der verbunden und führen für die Bank ß 1 zu dem Kollktor eines Transistors TR 9 bzw. für die Bank B 2 zu dem Kollektor eines Transistors TR_10, deren Emitter mit dem Bausteinauswahleingang CE verbunden sind. Die Basisanschlüsse der Transistoren TR 9 und TR 10 ,ο werden mit Hilfe eines Widerstandes und eines Transistors ZD angesteuert, der so geschaltet ist, daß er bei Erreichen einer bestimmten Sperrspannung öffnet.

An die Spaltenleitungen SL sind auch Leseverstärkei LVI und LV2 angeschlossen, und zwar wird an einei ν, Bank von Spaltenleitungen jeweils ein Leseverstärkei angeschlossen. Die Ankopplung eines Leseverstärker: LV an eine Spaltenleitung SL erfolgt über einei Lesetransistor LT. Zum Beispiel ist der Leseverstärke LVl über den Lesetransistor LTl mit der Spaltenlei mi tung SLW und über den Lesetransistor LT2 mit de Spaltenleitung SL 12 verbunden. Entsprechend ist de Leseverstärker LV2 über den Lesetransistor LT3 m der Spaltenleitung SL 2 und über den Lesetransistc LT4 mit der Spaltenleitung SL 22 verbunden. Ii (■■■·, Kollektorzweig der einer Bank von Spaltenleitunge zugeordneten Transistoren LTis'. jeweils ein Lastwide stand RL eingefügt. Die Basisanschlüsse der Lesetrans stören LTliegen an einer Referenzspannung Vß4. De

Leseverstärkern L Vwird das Auswahlsignal Püber eine Vorbereitungsschaltung KS(Fig. 5) zugeführt. Außerdem sind die Leseverstärker LVl bzw. LV2 mit den Punkten DA X bzw. DA 2 der Transistoren ZD verbunden. Dies ist erforderlich, um beim Einstellen der -, Information die Transistoren TR 9 bzw. TR 10 über die Ausgänge DX bzw. D2 der Leseverstärker LVl bzw. L V2 ansteuern zu können.

Die Konstantstromquellen S sind alle gleichartig und in bekannter Weise aufgebaut. Sie werden von einer κ, Spannung Vf? 2 gesteuert. VSS ist eine weitere Betriebsspannung.

Aus Fig. 3 ergibt sich der Aufbau eines Zeilenschalters und der Schaltungsanordnung FS zur Einstellung der Informationen. ι

Der Zellenschalter besteht aus einem Differenzverstärker und aus einem an den Differenzverstärker angeschlossenen Emitterfolger. Der Differenzverstärker ist aus parallel angeordneten, von Adressensignalen T4, T5, 76 gesteuerten Steuertransistoren TR 1, TR 2, ji TR 3 und einem Referenztransistor RT. einer Konstantstromquelle Sl und einem Kollektorwiderstand RCX aufgebaut. Dem Referenztransistor wird an der Basis die Referenzspannung VB X zugeführt. An die Kollektoren der Steuertransistoren TR X, TR 2 und TR3 ist die > Basis des Emitterfolgertransistors TEX angeschlossen. Sein Emitter führt zu der Zeilenleitung ZL Er ist außerdem mit einer weiteren Konstantstromquelle S 2 verbunden. Beide Konstantstromquellen werden durch die Spannung VÖ2 eingestellt. Da der Aufbau des ι Zeilenschalters bekannt ist, braucht auf ihn nicht weiter eingegangen zu werden. Die Decodierung der Adressensignale erfolgt mit Hilfe des Differenzverstärkers. Der Zellenschalter kann für mehr als zwei Zeilenleitungen verwendet werden.

Die Schaltungsanordnung zur Einstellung der Information im Festwertspeicher besteht aus einem Schalttransistor TR 4 und drei in Kette geschalteten Emitterfolgerstufen TE2, TE3, TE4. Der Kollektor des Referenztransistors /?7des Differenzverstärkers ist mit der Basis des Schalttransistors TR 4 verbunden, außerdem mit einem zu der umschaltbaren Bet.riebsspannungsquelle VCP führenden Widerstand R X und einem als Diode geschalteten Transistor DX. Der Schalttransistor TR 4 hat in seinem Kollektorzweig einen Widerstand RC2, der außerdem mit der umschaltbaren Betriebsspannungsquelle VCP verbunden ist. Der Transistor der ersten Emitterfolgerstufe TE2 ist mit dem Kollektor des Schalttransistors TR 4 verbunden. Die folgenden Emitterstufen sind jeweils an den Emitter der Emitterfolgertransisioren der vorhergehenden F.riv.tterstufe angeschlossen. Der Emitter des Emitterfolgertransistors der letzten Stuft ist mit der Zeilenleitung ZL verbunden.

Beim Einstellen der Information wird wie beim normalen Lesevorgang die Z.eilenleitung ZL mit Hilfe des Zeilenschalters ausgewählt. Sind die den Steuertransistoren TR 1, TR 2, TR 3 des Differenzverstärkers zugeführten Adressensignale "Γ4. T5 und 76 derart, daß die Steucrtransistoren TRX. TR2 und TR3 gesperrt sind, dann gilt die zugeordnete Zeilenleitung ZL als ausgewählt. In diesem Falle wird die Kollektorspannung der gesteuerten Transistoren 7/? 1, TR 2 und 77? } über den Emitterfolger TE 1 auf die Zeilenleitung //. übertragen. Da nur ein sehr geringer Strom durch den Kollektoi-widerstand /?(' I fließt, ist diese Spannung ungclähr 0 Voll, und auf tier Zeilenleitung /I. siellt sieh dann ungefähr eine Spannung von 0,8 Voll ein. Diese Spannung ist durch die Basis-Emitterspannung des Emitterfolgertransistors 7El bedingt.

Hat dagegen zumindest ein Adressensignal 74. 75, 76 einen derartigen Wert, daß einer der Steuertransistoren TRX, TR 2, TR3 im leitenden Zustand ist, so fließt der Strom der Konstanlstromquelle Sl über diesen Steuertransistor und den Kollektorwiderstand RCX. Der dadurch bedingte größere Spannungsabfall über den Widerstand RCX bedingt eine negativere Kollektorspannung der Steuertransistoren TRX, TR2, TR 3, die über den Emitterfolger TEX auf die Zeilenleitung ZL übertragen wird. Dort stellt sich dann z.B. eine Spannung von -1,6 Volt ein. Eine solche Zeilenleitung ist nicht ausgewählt.

Der eben geschilderte Betrieb des Zeilenschalters wird sowohl beim Lesevorgang als auch bei der Einstellung der Speichermatrix benutzt.

Solange Informationen aus der Speichermatrix ausgelesen werden, wird die umschaltbare Betriebsspannungsquelle VCP auf 0 Volt gelegt. Dann ist die Spannung auf der ausgewählten Zeilenleitung ZL so, daß die an die Zeilenleitung ZL angeschlossenen Speichertransistoren S7 leitend gesteuert sind. Wird auch eine Spaltenleitung SL angesteuert, so kann über die Spaltenleitung die gespeicherte Information aus einem Speicherelement ausgelesen werden. Ist dagegen die Zeilenleitung ZL nicht ausgewählt, dann ist die auf der Zeilenleitung liegende Spannung so, daß die Speichertransistoren S7 gesperrt bleiben. Die gespeicherte Information kann nicht ausgelesen werden.

Beim Einstellen der Informationen in der Speichermatrix wird die umschaltbare Betriebsspannungsquelle VCP auf einen positiven Wert z. B. 6 V gelegt. Die Auswahl einer Zeilenleitung ZL erfolgt aber wieder . über den Zeilenschalter. Bei einer nicht ausgewählten Zeilenleitung ist zumindest einer der Steuertransistoren TRX. TR2. TR3 des zugeordneten Zeilenschalters leitend gesteuert. Dann aber ist der Referenztransistor RT des Zeilenschalters gesperrt. Der Schalttransistor ,· TR 4 der Schaltungsanordnung zum Einstellen der Information ist dagegen im leitenden Zustand. In diesem Falle liegt aber an der Basis des Transistors des ersten Emitterfolgers 7E2 eine solche Spannung, die diesen sperrt. Ebenso sind die übrigen Emitterfolgerstufen -, 7E3 und 7E4 gesperrt. Das heißt, die positive Betriebsspannung VCP kann nicht über die Emitterfolgerstufen zu der Zeilenleitung ZL gelangen. Vielmehr wird die Spannung auf der Zeilenleitung ZL wie beim Lesevorgang durch den Emitterfolger 7E1 des ο Zeilenschalters festgelegt. Dieser Wert ist aber nicht so groß, daß die an die Zeilenleitung ZL angeschlossenen Speichertransistoren ST so aufgesteuert werden, daß ein zum Unterbrechen der Spcichcrwidcrständc RS erforderlicher Strom fließen könnte.

Wird dagegen eine Zeilenleitung ZL ausgewählt, sind also alle Steuertransistoren TRX, TR2. TR3 des Differcnzvcrstarkers gesperrt, dann ist der Referenztransistor RTun leitenden Zustand. Dann wird aber der Schalttransistor TR4 der Schaltungsanordnung zum -π Einstellen der Information in den SperrzusUind überführt. Die Folge ist, daß positives I'otcntial an die Basis des Emittcrfolgertransistors TE2 gelangt. Dieses wird über die folgenden Emilterfolgerstiifcn 77·."3 und TE4 auf die Zeilenleitung Zl. übertragen. Dort stellt ι·-· sieh eine positive Spannung von z.B. + 3,^ Voll ein. Diese Spannung auf der Zeilenleitung Zl. genügt, um die an diese Zeilenleitung angeschlossenen Speidiertransi stören .S7" so auf/usteuern, daß ein genügend groLUt

Strom zur Unterbrechung der Speichertransistoren RS durch diese fließen kann.

Um aber ein bestimmtes Speicherelement auswählen zu können, muß zusätzlich noch die zugeordnete Spaltenleitung angesteuert werden. Dies geschieht mit Hilfe der Decoderschaltungen DSl, DS2. Die Auswahl der Spaltenleitungsbank erfolgt über die Signale an den Punkten DA 1 bzw. DA 2, die von den Datenausgängen D1 bzw. D 2 her angesteuert werden^Über den Eingang für das Bausteinauswahlsignal <5E kann dann der vorgegebene Strom zur Unterbrechung eines Speicherwiderstandes fließen (F i g. 6).

Wird z. B. in das Speicherelement SE eine Information eingeschrieben, also der Widerstand RS1 unterbrochen, dann wird durch den Zeilenschalter ZSt die is Zeilenleitung ZL1 ausgewählt und durch die Schaltungsanordnung FS eine positive Spannung von ca. + 3,5 Volt auf die Zeilenleitung ZL 1 gelegt. Zudem steuert der Spaltendecoder DSl den Spaltenschaltertransistor TR 5 auf. Ebenso wird über den Ausgang Dl des Leseverstärkers LVl an den Punkt DAi eine Spannung angelegt, die den Transistor TA 9 aufsteuert. Somit ist ein Stromweg von der umschaltbaren Betriebsspannungsquelle VCP über das Speicherelement SE, den Spaltenschaltertransistor TR 5, den Transistor Ti? 9 zum Eingang des Auswahlsignals ÜE gegeben. Es kann somit der zum Unterbrechen des Speicherwiderstandes RS1 erforderliche Strom von der umschaltbaren Betriebsspannungsquelle VCP zum Eingang des Auswahlsignals CE fließen. Durch diesen Strom wird der Speicherwiderstand RS unterbrochen und damit die gewünschte Information in das Speicherelement SE eingespeichert. Auf die geschilderte Weise kann jedes Speicherelement ausgewählt und eingestellt werden.

In der Schaltungsanordnung zur Einstellung der Information in der Speichermatrix FS ist noch eine Diode D1 eingefügt. Diese ist notwendig, um beim Lesevorgang eine definierte Kollektorspannung an den Referenztransistor RT des Differenzverstärkers zu to legen. Sonst würde nämlich für den Fall, daß der Referenztransistor RT im leitenden Zustand ist, über den Widerstand R 1, der einen verhältnismäßig großen Wert hat, ein Strom fließen, der einen Spannungsabfall an diesem Widerstand erzeugt, durch den der Betrieb des Zeilenschalters gestört wird.

Die Ausführung des Leseverstärkers LV ergibt sich aus F i g. 4. Dessen Aufbau ist darum interessant, weil der Ausgang D des Leseverstärkers zur Auswahl der Spaltenleitungsbank B verwendet wird. Dazu wird an den Ausgang Deine entsprechende Spannung angelegt, die über den Widerstand RA zu dem Punkt DA des Basiszweiges des Transistors TR 9 bzw. TR 10 führt. Auf diese Weise wird der Basis des Transistors TR 9 bzw. TR10 ein Potential zugeleitet, durch das diese Transistoren in den leitenden Zustand gebracht werden. Die übrigen Bauelemente des Leseverstärkers sind für die Einstellung der Information in der Speichermatrix nicht erforderlich und brauchen darum nicht ausführlich erläutert zu werden. Der Leseverstärker besteht aus t>o einem Emitterfolger TEb, einem Differenzverstärker DV2 und einem weiteren Emitterfolger TET. Mit Hilfe des Transistors T3 wird der Leseverstärker eingeschaltet. Vß 3 ist eine Referenzspannung.

Aus F i g. 5 ergibt sich eine Schaltungsanordnung KS h^r> zur Vorbereitung des Leseverstärkers. Durch sie wird das Baustcinauswahlsignnl PF in eine Form gebracht, die zur Ansteuerung des Leseverstärkers LV geeignet ist. Die Schaltungsanordnung besteht aus einem Differenzverstärker DV3 und einem Emitterfolger TE8. Vßist eine Referenzspannung.

Die Decoderschaltungen DS können prinzipiell entsprechend dem Zeilenschalter (F i g. 3) aufgebaut sein, wobei allerdings die Ausgangspotentiale der Decoderschaltungen sich von den Ausgangspotentialen des Zeilenschalters unterscheiden.

F i g. 6 zeigt die schaltbare Schaltungsanordnung zur Erzeugung des vorgegebenen Stromes zur Unterbrechung der Speicherwiderstände. Diese Schaltungsanordnung ist nicht auf dem Speicherbaustein angeordnet. Der Strom wird also dem Speicherbaustein von außen zugeführt, und zwar am Eingang für das Bausteinauswahlsignal CE Die Schaltungsanordnung enthält einen Generator GR1, der zwei Spannungen LJ1 und U 2 des im Generator GR1 dargestellten Verlaufs erzeugt. Der Ausgang des Generators GR 1 ist mit der Basis eines Schalttransistors T5 verbunden. Der Schalttransistor T5 ist über einen Widerstand RE5 an die Spannung L/2 angeschlossen. Am Kollektor liegt eine Diode D 5, die außerdem mit einer Abfangsspannung VCL verbunden ist. Der Kollektor des Schalttransistors ist an den Eingang für das Bausteinauswahlsignal CE angeschlossen. Die Diode D 5 verhindert, daß die Kollektorspannung zu stark absinkt.

Aus F i g. 7 ergibt sich, wie die umschaltbare Betriebsspannung VCP aus Betriebsspannungen U 3 und UA erzeugt werden kann. Sie besteht aus einem Transistor T6, einem als Diode geschalteten Transistor D 6 und einem an die Basis des Transistors T6 angeschlossenen Generator GR 2. Der Generator GR 2 legt an die Basis des Transistors T6 zwei Spannungen der im Generator dargestellten Art an, durch die der Transistor T6 ein- und ausgeschaltet wird. An dem Emitter des Transistors T6, der mit der Diode D 6 zusammengeschaltet ist, wird die umschaltbare Betriebsspannung VCP abgenommen. Auch die Schaltungsanordnung gemäß Fig.7 ist ebenfalls nicht auf dem Speicherbaustein angeordnet.

In F i g. 8 ist die Schaltung gezeigt, die am Ausgang D des Leseverstärkers LV angeschlossen ist. Mit ihrer Hilfe wird die Spaltenleitungsbank ausgewählt. Sie besteht aus einem Generator GR 3, aus zwei komplementären Transistoren TlO und TIl, deren Basisanschlüsse und deren Emitter zusammengeschlossen sind und aus einem Widerstand R 10. An dem Kollektor des Transistors TlO liegt die Spannung U5, am Kollektor des Transistors TH die Spannung U6 an. Der Generator GR 3 schaltet einmal den Transistor TlO das andere mal den Transistor TIl ein. Die in Fig.f dargestellte Schaltung ist nicht auf dem Speicherbau stein angeordnet.

Aus Fig.9 ergibt sich eine Schaltungsanordnung durch die die Referenzspannung Vß2 erzeugt werdei kann. Sie besteht aus Transistoren T12, T13 um Widerständen R 12, R 13, R 14, R 15.

Fig. 10 zeigt eine Schaltung, mit der die übrige Referenzspannungen VB, Vßl, Vß3, Vß4, Vß gewonnen werden können. Sie ist aus Transistoren T l· T15, T16 und Widerständen R 16, R 17, R 18 aufgebau Die von der Schaltung abgegebenen Referenzspannui gen können selbstverständlich abhängig von d< Dimensionicrung der verwendeten Bauelemente ve schieden groß sein.

Der Vorteil der erfindungsgemäßen Schaltungsa Ordnung besteht darin, daß diese Schaltungsanordnui allein durch das Umschalten einer Spantuingsquc¹

709 MB/;

eingeschaltet wird. Die Auswahl der Zeilenleitung erfolgt aber wie beim Lesevorgang durch den Zellenschalter. Aus diesem Grunde kann der Aufwand für die erfindungsgemäße Schaltungsanordnung sehr gering gehalten werden. Ein weiterer Vorteil ist, daß die zum Einstellen der Information in der Speichermatrix

10

erforderliche Leistung ausschließlich von der umsc baren Spannungsquelle aufgebracht wird. Die non Funktion der Speichermatrix und ihre Ansteuerung durch die erfindungsgemäße Schaltungsanordi nicht beeinträchtigt.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Ein"-"en der Information bei einem programmierb ,ι ECL-Festwertspeicher, bei dem zwischen den seilen- und Spaltenleitungen die aus einem Schaltelement und einem unterbrechbaren Widerstand bestehenden Speicherlemente angeordnet sind, bei dem die Unterbrechung der Widerstände durch einen von außen vorgegebenen Strom erfolgt, und bei dem für jede Zeilenleitung ein Zeilenschalter aus einem Differenzverstärker mit von Adressensignalen gesteuerten, parallelgeschalteten Stcuertransistoren und einem Referenztransistor und aus einem an die Kollektoren der Steuertransistoren und an eine Zeilenleitung angeschlossenen Emitterfolger vorgesehen ist, dadurch gekennzeichnet, daß ein zweiter Zeilenschalter (TR4, TE2—TE4) vorgesehen ist, dessen Steuereingang mit dem Referenztransistor (RT) verbunden ist, dessen gesteuerte Strecke zwischen einer umschaltbaren Betriebsspannungsquelle (VCP) und der Zeilenleitung (ZL) angeordnet ist, daß die umschaltbare Betriebsspannungsquelle (VCP) beim Lesevorgang einen ersten Wert hat, bei dem die Zeilenleitung von dem Schalter nicht beeinflußt wird, und daß die umschaltbare Betriebsspannungsquelle (VCP) beim Einstellen der Information einen zweiten Wert hat, der den zur Unterbrechung der Widerstände (RS) der Speicherlemente erforderlichen Strom ermöglicht.

2. Schallungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Zeilenschalter aus einem Schalttransistor (TR 4), dessen Basis mit dem Referenztransistor (RTl) und über einen ersten Widerstand (R 1) mit der umschaltbaren Betriebsspannungsquelle (VCP) verbunden ist, dessen Kollektor über einen zweiten Widerstand (RC2) mit der umschaltbaren Betriebsspannungsquelle (VCP) und dessen Emitter mit einer Betriebsspannungsquelle (0 Volt) verbunden ist und aus drei in Kette angeordneten Emitterfolgerstufen besteht, deren Transistoren mit ihren Kollektoren mit der umschaltbaren Betriebsspannungsquelle (VCP) verbunden sind und bei denen die Basis des ersten Emitterfolgertransistors (TE2) mit dem Kollektor des Schalttransistors (TR 4), die Basisanschlüsse des zweiten und des dritten Emitterfolgertransistors (TE3, TE4) mit dem Emitter des vorhergehenden Emitterfolgertransistors und der Emitter des letzten Emitterfolgertransistors (TE4) mit einer Zeilenleitung (ZL) verbunden ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß am Verbindungspunkt zwischen erstem Widerstand (R 1) und Kollektor des Referenztransistors (RT) eine Diode (D 1) vorgesehen ist, die an die Betriebsspannungsquelle (0 Volt) angeschlossen ist.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Schaltelement eines Speicherelementes aus einem Transistor (ST)besteht, dessen Steuereingang mit einer Zeilenleitung (ZL), dessen Emitter über den unterbrechbaren Widerstand (RS) mit einer Spaltenleitung (SL) und dessen Kollektor mit der umschaltbaren Betriebsspannungsquelle (VCP)verbunden ist.