DE2452604C2 - Abfühlverstärker für Halbleiterspeicheranordnungen mit einem Differentialverstärker - Google Patents

Abfühlverstärker für Halbleiterspeicheranordnungen mit einem Differentialverstärker

Info

Publication number
DE2452604C2
DE2452604C2 DE2452604A DE2452604A DE2452604C2 DE 2452604 C2 DE2452604 C2 DE 2452604C2 DE 2452604 A DE2452604 A DE 2452604A DE 2452604 A DE2452604 A DE 2452604A DE 2452604 C2 DE2452604 C2 DE 2452604C2
Authority
DE
Germany
Prior art keywords
amplifier
transistor
transistors
voltage source
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2452604A
Other languages
English (en)
Other versions
DE2452604A1 (de
Inventor
Robert Henry Jericho Vt. Kruggel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2452604A1 publication Critical patent/DE2452604A1/de
Application granted granted Critical
Publication of DE2452604C2 publication Critical patent/DE2452604C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

rentialverstärker, der eine Konstantstromquelle und eine gemeinsame Spannungsquelle benutzt, die durch zwei Parallelstromkreise miteinander verbunden sind, kann für manche Anwendungsgebiete auch mit Feldeffekttransistoren bestückt werden, jedoch nicht dann, s wenn eine hohe Verstärkung gefordert werden muß. Bei diesen Differentialverstärkern mit Feldeffekttransistoren ist der Verstärkungsgrad in hohem Maße abhängig von dem Verhältnis von Breite zu Länge in den Feldeffekttransistoren und es ergeben sich auch Einschränkungen aus dem Herstellungsverfahren. Diese Feldeffekttransistoren haben im allgemeinen einen Verstärkungsfaktor von 5 bis 10. Eine weitere Art Differentialverstärker ist in der US-Patentschrift 33 17 850 beschrieben. Dieser Differentialverstärker verwendet Feldeffekttransistoren mit Lastwiderständen, die in der Feldeffekttransistor-Technik schwierig herzustellen sind.
Demgemäß besteht die der Erfindung zugrundeliegende Aufgabe darin, einen Abfühlverstärker der eingangs genannten Art zu schaffen, der nicht nur auf sehr kleine Signalamplituden anspricht, sondern auch noch eine sehr hohe Verstärkung aufweist Dabei soll aber nicht übersehen werden, daß die Schaltung trotzdem relativ einfach sein soll und sich auch in integrierter Schaltungstechnik bei sehr hoher Dichte der einzelnen Schaltkreise leicht herstellen lassen soll. Vorzugsweise soll dabei dieser Verstärker mit hohem Verstärkungsgrad unter Verwendung üblicher Herstellungsverfahren für Feldeffekttransistoren mit isolierter Gate-Elektrode herstellbar sein.
Vor allen Dingen soll der neue Abfühlverstärke.· für Speicherschaltungen eine sehr hohe Verstärkung für kleine Signalpegel aufweisen und nach Art einer Verriegelungsschaltung betätigbar sein. Dabei sollen die in dem Differentialverstärker benutzten Feldeffekttransistoren selbst als Verriegelungsschaltungen betätigt werden können.
Diese, der Erfindung zugrundeliegende Aufgabe wird erfindungsgemäß dadurch gelöst, daß jeder der beiden Stromkreise eine gesteuerte Stromquelle aufweist, die ihrerseits mit einer vom Eingangssignal auf einer Bitleitung abhängigen Stromquelle in Reihe geschaltet ist, daß ferner in jedem der beiden parallelen Stromkreise am Verbindungspunkt zwischen der gesteuerten Stromquelle und der vom Eingangssignal abhängigen Stromquelle ein Kondensator angeschlossen ist und dem Rückkopplungsstromkreis des Verstärkers ein Wechselstromsignal für eine Verriegelungsoperation zuzuführen vermag, und daß der Rückkopplungs-Stromkreis eine Spannungsquelle und einen mit einer Steuerelektrode versehenen Feldeffekttransistor aufweist, der die Spannungsquelle mit dem Signaleingang zu koppeln vermag.
Weitere Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Erfindung wird nunmehr anhand eines Ausführungsbeispiels in Verbindung mit der Zeichnung näher beschrieben. In der Zeichnung zeigt
F i g. 1 ein Schaltbild des Differentialverstärkers gemäß der Erfindung, der mit Speicherzellen gekoppelt ist und
Fig.2 ein Impulsdiagramm für den Betrieb der in F i g. 1 dargestellten Schaltung.
In F i g. 1 ist eine Ausführungsform des erfindungsgemaß aufgebauten Verstärkers dargestellt, der aus zwei parallelen Stromkreisen 10 und 12 besteht, die an einem Ende mit einer Konstantstromquelle 14 und am anderen Ende mit einer gemeinsamen Spannungsquelle Vl verbunden sind. Die Parallelstromkreise 10 und 12 enthalten jeweils eine gesteuerte Stromquelle 16, 18, eine vom Eingangssigna! abhängige Stromquelle, hier als Feldeffekttransistoren 20 und 22 dargestellt, die mit den gesteuerten Stromquellen 16 bzw. 18 in Reihe geschaltet sind. An dem Verbindungspunkt 28 zwischen der gesteuerten Stromquelle 16 und dem Transistor 18 im Stromkreis 10 ist ein Beleg eines Kondensators 24 des Rückkopplungsstromkreises 42 angeschlossen und an dem Verbindungspunkt 30 zwischen der gesteuerten Stromquelle 18 und dem Transistor 22 im Stromkreis 12 ist ein Beleg eines Kondensators 26 eines Rückkopplungsstromkreises 54 angeschlossen. Die gesteuerte Stromquelle 16 enthält einen Feldeffekttransistor 32, der zwischen Vl und dem Verbindungspunkt 28 eingeschaltet ist und dessen Gate-Elektrode 34 mit einem Beleg eines Kondensators 36 verbunden ist, dessen zweiter Beleg an dem Verbindungspunkt 28 liegt Die Spannungsquelle Vl ist außerdem mit der Gate-Elektrode 34 eines Transistors 32 über einen Transistor 38 mit einer Gate-Elektrode 40 verbunden. Die gesteuerte Stromquelle 18 im Stromkreis 12 enthält einen Feldeffekttransistor 44, der zwischen der Spannungsquelle Vl und dem Verbindungspunkt 30 eingeschaltet ist und eine Gate-Elektrode 46 aufweist, die an einem Beleg eines Kondensators 48 angeschlossen ist, dessen anderer Beleg mit dem Verbindungspunkt 30 verbunden ist Die Spannungsquelle Vl ist außerdem über einen Transistor 50 mit einer Gate-Elektrode 52 an der Gate-Elektrode 46 eines Transistors 44 angeschlossen. Die Taktimpulsquelle Φ 1 ist ebenfalls an der Gate-Elektrode 52 des Transistors 50 angeschlossen. Die dem Verstärker zuzuführenden Eingangssignale werden der Gate-Elektrode 56 des Transistors 20 über eine Bitleitung 58 zugeführt, die mit einer oder mehreren Speicherzellen einer Speicheranordnung gekoppelt ist, wie dies bei 60 angedeutet ist, sowie der Gate-Elektrode 62 des Transistors 22 über eine Bitleitung 64, die mit einer oder mehreren Speicherzellen, wie z. B. die Zelle 65 der Speicheranordnung gekoppelt ist.
Der Rückkopplungsstromkreis 42 enthält neben dem Kondensator 24 einen Feldeffekttransistor 66, dessen Gate-Elektrode 68 über den Kondensator 24 mit dem Verbindungspunkt 28 verbunden ist. Eine Taktimpulsquelle Φ 3 ist über einen Transistor 66 mit der Gate-Elektrode 56 des Transistors 20 gekoppelt. Eine Spannungsquelle Vref ist mit der Gate-Elektrode 68 des Transistors 66 über einen Feldeffekttransistor 70 gekoppelt, der eine Gate-Elektrode 72 besitzt, an der die Taktimpuslquelle Φ 1 angeschlossen ist.
Der Rückkopplungsstromkreis 54 enthält neben dem Kondensator 26 einen Feldeffekttransistor 74 mit einer Gate-Elektrode 76, die über den Kondensator 26 mit dem Verbindungspunkt 30 gekoppelt ist. Die Taktimpulsquelle Φ 3 ist mit der Gate-Elektrode 62 des Transistors 22 über Transistor 74 gekoppelt. Die Spannungsquelle Vre/ist mit der Gate-Elektrode 76 des Transistors 74 über den Feldeffekttransistor 78 gekoppelt, an dessen Gate-Elektrode 80 die Taktimpulsquelle Φ 1 angeschlossen ist.
Die Bitleitungen 58 und 64 sind an der Gate-Elektrode 56 des Transistors 20 bzw. an der Gate-Elektrode 62 des Transistors 22 über Feldeffekttransistoren 82 bzw. 84 angeschlossen, deren Gate-Elektroden 86 bzw. 88 an der Taktimpulsquelle Φ 4 angeschlossen sind.
Zum Anlegen der Betriebsspannungen an die
Bitleitung 58 dient ein Feldeffekttransistor 90 mit einer Gate-Elektrode 92, der die Bezugspannungsquelle Vref mit der Bitleitung 58 koppelt. Eine Rückstellimpulsquel-Ie R ist mit der Gate-Elektrode 92 verbunden. Ein Feldeffekttransistor 94 mit einer Gate-Elektrode 96 koppelt die Spannungsquelle V1 mit der Bitleitung 58. Eine Taktimpulsquelle Φ 2 ist an der Gate-Elektrode 96 angeschlossen. Zum Anlegen der Betriebsspannungen an die Bitleitung 64 ist ein Feldeffekttransistor 98 vorgesehen, dessen Gate-Elektrode 100 die Bezugspannungsquelle Vref mit der Bitleitung 64 koppelt. Die Rückstellimpulsquelle R ist an der Gate-Elektrode 100 angeschlossen. Ein Feldeffekttransistor 102 mit einer Gate-Elektrode 104 koppelt die Spannungsquelle Vl mit der Bitleitung 64. Die Taktimpulsquelle Φ 2 ist an der Gate-Elektrode 104 angeschlossen.
Die mit der Bitleitung 58 verbundene Speicherzelle enthält einen Feldeffekttransistor 106, der einen Speicherkondensator 108 mit der Bitleitung 58 koppelt Die Gate-Elektrode 110 des Transistors 106 ist mit einer Wortleitung 112 verbunden, die an einer Wort-Impulsquelle Vw angeschlossen ist Die Kapazität der Bitleitung 58 ist bei 114 angedeutet Die an der Bitleitung 64 angeschlossene Speicherzelle 65 enthält einen Feldeffekttransistor 116, der einen Speicherkondensator 118 mit der Bitleitung koppelt. Die Gate-Elektrode 120 des Transistors 116 ist mit einer Wortleitung 122 verbunden, die wiederum an der Wort-Impulsquelle Vw 1 angeschlossen ist. Die Kapazität der Bitleitung 64 ist bei 124 angedeutet Eine mehr ins einzelne gehende Beschreibung von Speicherschaltungen mit Speicherzellen mit nur einem Transistor, wie z. B. die Zellen 60 und 65 findet man in der bereits erwähnten US-Patentschrift 33 87 286.
Beim Betrieb der in Fig. 1 gezeigten Schaltung sei zunächst angenommen, daß die mit der Bitleitung 58 verbundene Speicherzelle 60 ausgelesen und die so ausgelesene Information wieder in die Speicherzelle 60 eingespeichert werden solL Ferner sei angenommen, daß in der Speicherzelle ein 1-Bit eingespeichert ist, das durch eine positive Spannung oder Ladung auf dem Kondensator 108 der Zelle dargestellt ist
Zum Zeitpunkt Ti in Fig.2 liegt ein positiver Taktimpuls von der Taktimpulsquelle Φ1 an dem Gate Elektroden 40 und 52 der Transistoren 38 bzw. 50 und damit liegt die Spannung Vl an den Gate-Elektroden 34 und 46 der Transistoren 32 bzw. 44. Die an der Gate-Elektrode 34 liegende Spannung Vl lädt den Kondensator 36 auf, bis der durch den Transistor 32 der gesteuerten Stromquelle 16 fließende Strom gleich groß ist wie der Strom durch den Transistor 20, und die an der Gate-Eiektrode 46 anliegende Spannung Vi lädi den Kondensator 48 so lange auf, bis der durch den Transistor 44 der gesteuerten Stromquelle 18 fließende Strom gleich groß ist, wie der durch den Transistor 22 fließende Strom. Wenn der Taktimpuls Φ1 auf null zurückgeht, werden die Transistoren 38 und 50 gesperrt, so daß die Ladung auf den Kondensatoren 36 und 48 nicht abfließen kann, und an den Verbindungspunkten 28 und 30 im wesentlichen die gleiche Spannung liegt Die Schaltung kann nunmehr ein Eingangssignal aufnehmen, wie z. B. ein Gleichstrom-Differentialsigna] von den Bitleitungen 58 und 64, das den Gate-Elektroden 56 und 62 zugeleitet wird. Das den Gate-Elektroden 56 und 62 zugeleitete Eingangssignal ändert den durch die Transistoren 20 und 22 fließenden Strom. Da die zwischen Gate- und Source-Hektrode liegenden Spannungen der Transistoren 32 und 44 durch die auf den Kondensatoren 36 bzw. 48 liegende Ladung festgelegt ist, ändert sich der durch die Transistoren 32 und 44 fließende Strom nicht, obgleich der durch die Transistoren 20 und 22 fließende Strom durch das Eingangssignal geändert wurde. Die Differenz der durch die Transistoren 20 und 22 fließenden Ströme erzeugt eine differentielle Ausgangsspannung zwischen den Verbindungspunkten 28 und 30. Zum Zeitpunkt Tl lädt der Taktimpuls Φ 1 auch die
ίο Gate-Elektroden 68 und 76 der Transistoren 66 bzw. 74 auf die Spannung Vre/auf, während der Rückstellimpuls R den Gate-Elektroden 92 und 100 der Transistoren 90 bzw. 98 zugeführt wird und damit die Kapazitäten 114 bzw. 124 der Bitleitungen auf die Bezugspannung Vref
is auflädt. Der Taktimpuls Φ 3 wird einer stromführenden Elektrode der Transistoren 66 und 74 zugeführt und Taktimpuls Φ 4 dient dazu, die Bitleitungen 58 und 64 mit den Gate-Elektroden 56 und 62 der Transistoren 20 bzw. 22 zu verbinden. Wenn zur Zeit T3 der Wortimpuls Vw auftritt, wird die auf dem Kondensator 108 liegende Ladung, die ein eingespeichertes Informationsbit 1 darstellt, über den Transistor 106 an die Bitleitung 58 angelegt, worauf das Potential auf der Bitleitung 58 auf einen positiven Wert als Vref ansteigt Da die Spannung auf der Bitleitung 64 nur bei V/Wliegt, nimmt der durch den Transistor 20 fließende Strom zu und der durch den Transistor 22 fließende Strom nimmt ab, so daß die Spannung am Verbindungspunkt 28 abnimmt und die Spannung am Verbindungspunkt 30 zunimmt und somit die entsprechenden Spannungen an den Gate-Elektroden 78 bzw. 76 der Transistoren 66 bzw. 74 auftreten. Wenn zum Zeitpunkt Γ5 der Taktimpuls Φ 3 auf Erdpotential geht, liegt am Transistor 74 eine höhere Steuerspannung als am Transistor 66. Somit entlädt sich die Bitleitung 64 schneller als die Bitleitung 58, wodurch das differentielle Signal an den Gate-Elektroden 56 und 62 zunimmt Dieses erhöhte differentielle Signal wird verstärkt und tritt wie beschrieben, an den Gate-Elektroden 68 und 76 auf. Wegen der positiven Rückkopplungswirkung bewirken die Rückkopplungsstromkreise 42 und 54, daß sich die Schaltung selbst verriegelt Demgemäß wird der Transistor 66 im wesentlichen gesperrt, so daß die Bitleitung 58 angenähert auf VTe/ liegt, während der Transistor 74 scharf eingeschaltet wird, wodurch sich die Bitleitung 64 nach Erdpotential entlädt
Zum Zeitpunkt Γ6 nimmt der Taktimpuls Φ 4 Erdpotential an, sperrt die Transistoren 82 und 84 und trennt damit die Bitleitungen 58 und 64 von den Gate-Elektroden 56 bzw. 62 der Transistoren 20 bzw. 22. Der Taktimpuls Φ 2 wird zum Zeitpunkt T6 an die Gate-Elektroden 36 und 104 der Transistoren 34 und 102 angelegt, wodurch die Bitleitungen 58 und 64 auf eine Spannung von ungefähr Vl aufgeladen werden.
Wenn zum Zeitpunkt Tl der Taktimpuls Φ 4 wiederum den Transistoren 82 und 84 zugeleitet wird, dann entlädt sich die Bitleitung 64 fiber Transistor 74 nach Masse, und zwar wegen des verriegelten Zustandes des Verstärkers, während die Ladung auf der Bitleitung 58 erhalten
eo bleibt Zwischen den Zeitpunkten TS und Γ9 wird der Wortimpuls Vw wiederum der Gate-Elektrode ItO zugeleitet, wodurch der Transistor 106 eingeschaltet wird und die Ladung auf dem Kondensator 108 wieder aufgebracht wird, so daß damit das 1-Bit wieder eingespeichert ist
' War in der ZeDe 60 eine Information NuO eingespeichert, d. h. war der Kondensator 108 ungeladen, dann hätte die Spannung auf der Bitleitnng 58,
wenn zum Zeitpunkt T3 Vw dem Transistor 106 der Zelle 60 zugeleitet wird, abgenommen, statt zugenommen. Demgemäß würde die Spannung am Verbindungspunkt 28 zugenommen und die Spannung am Verbindungspunkt 30 abgenommen haben, woraus sich ergibt, daß dann der Transistor 66 eingeschaltet wäre und die Bitleitung 58 sich im verriegelten Zustand nach Erde entlüde, während der Transistor 74 gesperrt wäre, wodurch die Bitleitung 64 ungefähr bei Vref verbliebe. 1st eine Zelle, wie z. B. die Zelle 65 an der Bitleitung 64 durch Anlegen eines Wortimpulses Vw 1 an die Gate-Elektrode 120 des Transistors 116 ausgewählt, dann hätte der Verstärker in ähnlicher Weise gearbeitet, wie dies im Zusammenhang mit der Auswahl von Zellen an der Bitleitung 58 beschrieben wurde. Durch geeignete Auswahl und Erregung von Bit- und Wortleitungen kann neue Information in jeder der Zellen der Speicheranordnung eingeschrieben werden. In einem Verstärker gemäß der Erfindung, der aufgebaut und mit zufriedenstellenden Ergebnissen betrieben wurde, wurden die in Fig.2 angegebenen Spannungen benutzt Der durch die Konstantstromquelle 14 fließende Strom hatte eine Größe von 40 Mikroampere, wobei die Feldeffekttransistoren 20, 22, 32 und 44 in ihrem Sättigungsbereich arbeiteten. Der Verstärkungsgrad des Verstärkers lag zwischen 20 und 30 und der Verstärker sprach auf Eingangssignal von ungefähr 20 Millivolt bis zu einer maximalen Grenzspannung an, die selbstverständlich durch die elektrischen Grenzwerte der bei dem erfindungsgemäß aufgebauten Verstärker benutzten Feldeffekttransistoren begrenzt ist. Die Ausgangsspannung kann, Γιί1 erwünscht, dadurch erhöht werden, daß man jic Kapazitäten 36 und 48 vergrößert. Ferner wird das Einschwingverhalten der Schaltung dadurch verbessert, daß man die Streukapazitäten des Verstärkers verringert. Wünscht man ein noch besseres Einschwingverhalten, dann kann der Strom Io der Konstantstromquelle 14 heraufgesetzt werden. Für ein optimales Arbeiten sollte jedoch sorgfältig darauf geachtet werden, daß im Betrieb die Transistoren 20, 22, 32 und 44 in ihrem Sättigungsbereich arbeiten.
Man sieht daher, daß ein Verstärker von einfacher Konstruktion ohne große Feldeffekttransistoren geschaffen wurde, der auf sehr kleine Eingangssignale anspricht und doch eine Verstärkung zwischen 20 und 30 liefert. Die Eingangssignale geringer Amplitude sind etwa Vio so groß wie die kleinsten Eingangssignale, die durch kreuzgekoppelte Feldeffekttransistor-Verstärker feststellbar sind. Weiterhin ist die Anordnung dieses Verstärkers außergewöhnlich wirkungsvoll in Verbindung mit Speicherschaltungen mit einem Transistor je Zelle, wenn der Abstand zwischen den einzelnen Bitleitungen extrem gering ist.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Abfühlverstärker für Halbleiterspeicheranordnungen mit einem Differentialverstärker mit zwei zwischen einer Konstantstromquelle und einer gemeinsamen Spannungsquelle liegenden parallelen Stromkreisen, dadurch gekennzeichnet,
daß jeder der beiden Stromkreise (10, 12) eine gesteuerte Stromquelle (16, 18) aufweist, die ihrerseits mit einer vom Eingangssignal auf einer Bitleitung (58,64) abhängigen Stromquelle (20,22) in Reihe geschaltet ist,
daß femer in jedem der beiden parallelen Stromkreise am Verbindungspunkt (28, 30) zwischen der gesteuerten Stromquelle (16, 18) und der vom Eingangssignal abhängigen Stromquelle (20, 22) ein Kondensator (24, 26) angeschlossen ist utd dem Rückkopplungsstromkreis (42, 34) des Verstärkers ein Wechselstromsignal für eine Verriegelungsoperation zuzuführen vermag, und
daß der Rückkopplungsstromkreis (42, 54) eine Spannungsquelle (Vref) und einen mit einer Steuerelektrode (68; 76) versehenen Feldeffekttransistor (66; 74) aufweist, der die Spannungsquelle (Vref) mit dem Signaleingang (56; 62) zu koppeln vermag.
2. Abfühlverstärker nach Anspruch 1, dadurch gekennzeichnet, daß jeder Wechselstrom-Rückkopplungsstromkreis (42; 54) über einen durch Taktimpulse (Q 1) betätigbaren Transistor (70; 78) an der Bezugsspannungsquelle (Vref) angeschlossen ist und daß jeder dieser Transistoren jeweils zwischen dem Rückkopplungskondensator (24, 26) und der Steuerelektrode (68,80) angeschlossen ist.
3. Abfühlverstärker nach den Ansprüchen 1 und 2, mit einer Konstantstromsenke, einer Konstantspannungsquelle und zwei diese Konstantstromsenke mit der Konstantspannungsquelle verbindende parallelgeschaltete Stromkreise, dadurch gekennzeichnet,
daß in jedem Parallelstromkreis (10, 12) zwei in Reihe geschaltete Feldeffekttransistoren (20,32; 22, 44) mit zugehörigen Gate-Elektroden (56,34; 62,46) vorgesehen sind,
daß an den Verbindungspunkten (28; 30) zwischen den in Reihe geschalteten Feldeffekttransistoren (20, 32 bzw. 22,44) Wechselstrom-Rückkopplungskreise (42,54) angeschlossen sind,
daß femer die Gate-Elektroden (34,46) jeweils des einen der beiden Feldeffekttransistoren (32; 44) mit dem jeweiligen Verbindungspunkt (28 bzw. 30) über eine Kapazität (36;48) verbunden sind, die, gesteuert durch eine Taktimpulsquelle (Q 1), periodisch aufladbar sind,
daß ferner das Eingangssignal den Gate-Elektroden (56; 62) des jeweils anderen (20; 32) der in Reihe geschalteten Transistoren zuführbar ist, und
daß die Rückkopplungsstromkreise (42; 54) jeweils eine Spannungsquelle (Vref) und einen Feldeffekttransistor (66; 74) aufweisen, über deren Gate-Elektroden (68; 76) die Spannungsquelle (Vref) an die eo Eingangselektrode (56; 62) ankoppelbar ist, und
daß schließlich die Kapazität (24; 26) jeweils zwischen dem Verbindungspunkt (28; 30) und der Gate-Elektrode (68,76) eingeschaltet ist, an der auch die Vorspannung (Vref) anlegbar ist.
Die Erfindung betrifft einen Abfühlverstärker für Halbleiterspeicheranordnungen mit einem Differentialverstärker mit zwei zwischen einer Konstantstromquelle und einer gemeinsamen Spannungsquelle liegenden parallelen Stromkreisen.
Solche Verstärker werden oft als Abfühlverstärker benötigt, mit deren Hilfe beim Lesen eines Speichersaus sehr kleinen Zellen abgeleitete Signale gelesen werden sollen, wobei diese sehr kleinen Zellen sehr dicht gepackte Speicheranordnungen in integrierten Schaltungen auf Halbleiterplättchen bilden. Femer dienen diese Verstärker auch dazu, die verstärkten Signale in entsprechende Speicherzellen wieder einzuspeichern. Da eine hohe Schaltungsdichte bei der Herstellung solcher Speicheranordnungen von größter Wichtigkeit ist, sollte die Größe des durch die Abfühlverstärker auf der Oberfläche eines Halbleiterplättchens benötigten Bereichs so klein als möglich sein, ohne daß dabei die durch diese Verstärker zu liefernde Verstärkung beeinträchtigt wird.
Zunächst ist zum allgemeinen Stand der Technik beispielsweise der in der US-PS 34 73 137 offenbarte Differentialverstärker zu nennen, der zwei zwischen den Polen einer Spannungsquelle liegende Zweige mit je zwei in Kaskade geschalteten Transistoren enthält, wobei die Eingangssignale den Basiselektroden der oberen Transistoren der beiden Zweige zugeleitet werden, während das Ausgangssignal an der Kollektorelektrode des unteren Transistors eines Zweiges abgenommen wird.
Zur Stabilisierung sind einmal eine positive Rückkopplung über ein ÄC-Glied zwischen den beiden oberen Transistoren der beiden Zweige und außerdem noch eine Gegenkopplung von der Kollektorelektrode des oberen Transistors eines jeden Zweiges über eine Zenerdiode nach der Basiselektrode des unteren Transistors des gleichen Zweiges vorgesehen. Dies ist die klassische Art der Mitkopplung bzw. Gegenkopplung.
Man hat bereits eine große Anzahl von Verstärkern für Speicherschaltungen entworfen und gebaut bei dem Versuch, den vielen Forderungen gerecht zu werden, die man bei Verstärkern stellen muß, die in der Umgebung von sehr dicht gepackten Speicheranordnungen auf Halbleiterplättchen auftreten und zu fordern sind, wobei beispielsweise solche Speicheranordnungen in der US-Patentschrift 33 87 286 beschrieben sind. Ein bei integrierten Schaltungen verwendeter Verstärker besteht aus einem Paar kreuzgekoppelter Feldeffekttransistoren. Dieser Verstärker arbeitet für einige Anwendungsgebiete zufriedenstellend, ist jedoch nur so lange brauchbar, als dem Verstärker ein Eingangssignal mit relativ großer Amplitude zugeführt wird. Ein derartiger Verstärker ist beispielsweise in der US-Patentschrift 35 88 844 offenbart. Eine zweite Art von Verstärker, ein Differentialverstärker, wie er beispielsweise im IBM Technical Disclosure Bulletin, Band 12, Nr. 2 vom Juli 1970 auf Seiten 484 und 485 beschrieben ist, verwendet eine Konstantstromquelle, die an einem Ende an zwei parallelen Stromkreisen angeschlossen ist, zusammen mit einer gemeinsamen, am anderen Ende der Parallelstromkreise angeschlossenen Spannungsquelle. Ein erstes Paar bipolarer Transistoren, ein Transistor in je einem der parallelen Stromkreise, hat einen gemeinsamen Emitteranschluß an der Konstantstromquelle und ein zweites Paar solcher bipolarer Transistoren wird als Lastwiderstände für das erste Paar bipolarer Transistoren benutzt. Dieser bekannte Diffe-
DE2452604A 1973-12-26 1974-11-06 Abfühlverstärker für Halbleiterspeicheranordnungen mit einem Differentialverstärker Expired DE2452604C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US428591A US3882326A (en) 1973-12-26 1973-12-26 Differential amplifier for sensing small signals

Publications (2)

Publication Number Publication Date
DE2452604A1 DE2452604A1 (de) 1975-07-10
DE2452604C2 true DE2452604C2 (de) 1982-07-29

Family

ID=23699571

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2452604A Expired DE2452604C2 (de) 1973-12-26 1974-11-06 Abfühlverstärker für Halbleiterspeicheranordnungen mit einem Differentialverstärker

Country Status (4)

Country Link
US (1) US3882326A (de)
JP (1) JPS5651436B2 (de)
DE (1) DE2452604C2 (de)
FR (1) FR2256583B1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539073B2 (de) * 1974-12-25 1980-10-08
US3983413A (en) * 1975-05-02 1976-09-28 Fairchild Camera And Instrument Corporation Balanced differential capacitively decoupled charge sensor
US3992637A (en) * 1975-05-21 1976-11-16 Ibm Corporation Unclocked sense ampllifier
US3993917A (en) * 1975-05-29 1976-11-23 International Business Machines Corporation Parameter independent FET sense amplifier
US3969636A (en) * 1975-06-30 1976-07-13 General Electric Company Charge sensing circuit for charge transfer devices
US4021682A (en) * 1975-06-30 1977-05-03 Honeywell Information Systems, Inc. Charge detectors for CCD registers
US3983544A (en) * 1975-08-25 1976-09-28 International Business Machines Corporation Split memory array sharing same sensing and bit decode circuitry
JPS5259532A (en) * 1975-11-10 1977-05-17 Nippon Telegr & Teleph Corp <Ntt> Reader circuit of digital signals stored in charge-storing type memory circuit
US4096402A (en) * 1975-12-29 1978-06-20 Mostek Corporation MOSFET buffer for TTL logic input and method of operation
US4039861A (en) * 1976-02-09 1977-08-02 International Business Machines Corporation Cross-coupled charge transfer sense amplifier circuits
US4028557A (en) * 1976-05-21 1977-06-07 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier
JPS52142442A (en) * 1976-05-21 1977-11-28 Nec Corp Memory circuit
JPS5938670B2 (ja) * 1976-10-15 1984-09-18 日本電気株式会社 差信号増巾回路
US4508980A (en) * 1976-11-11 1985-04-02 Signetics Corporation Sense and refresh amplifier circuit
US4162416A (en) * 1978-01-16 1979-07-24 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier
US4239994A (en) * 1978-08-07 1980-12-16 Rca Corporation Asymmetrically precharged sense amplifier
JPS6039180B2 (ja) * 1978-11-28 1985-09-04 日本電気株式会社 センスアンプ
US4348596A (en) * 1979-12-27 1982-09-07 Rca Corporation Signal comparison circuit
US4434381A (en) 1981-12-07 1984-02-28 Rca Corporation Sense amplifiers
US4636664A (en) * 1983-01-10 1987-01-13 Ncr Corporation Current sinking responsive MOS sense amplifier
US4602354A (en) * 1983-01-10 1986-07-22 Ncr Corporation X-and-OR memory array
US4644196A (en) * 1985-01-28 1987-02-17 Motorola, Inc. Tri-state differential amplifier
US4670675A (en) * 1986-02-07 1987-06-02 Advanced Micro Devices, Inc. High gain sense amplifier for small current differential
US4716320A (en) * 1986-06-20 1987-12-29 Texas Instruments Incorporated CMOS sense amplifier with isolated sensing nodes
US6291989B1 (en) * 1999-08-12 2001-09-18 Delphi Technologies, Inc. Differential magnetic position sensor with adaptive matching for detecting angular position of a toothed target wheel
US8164362B2 (en) * 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
US6492844B2 (en) * 2000-02-02 2002-12-10 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
US6529048B2 (en) * 2001-03-29 2003-03-04 Texas Instruments Incorporated Dynamic slew-rate booster for CMOS-opamps

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3317850A (en) * 1963-04-29 1967-05-02 Fairchild Camera Instr Co Temperature-stable differential amplifier using field-effect devices
US3473137A (en) * 1967-01-05 1969-10-14 Burroughs Corp Gain stabilized differential amplifier
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US3514765A (en) * 1969-05-23 1970-05-26 Shell Oil Co Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
US3676703A (en) * 1970-09-22 1972-07-11 Ibm Sense amplifier latch for monolithic memories
US3676704A (en) * 1970-12-29 1972-07-11 Ibm Monolithic memory sense amplifier/bit driver
BE789500A (fr) * 1971-09-30 1973-03-29 Siemens Ag Memoire a semiconducteurs avec elements de memorisation a un seul transistor
US3760194A (en) * 1972-01-31 1973-09-18 Advanced Mamory Systems High speed sense amplifier
US3838295A (en) * 1973-02-05 1974-09-24 Lockheed Electronics Co Ratioless mos sense amplifier
US3806898A (en) * 1973-06-29 1974-04-23 Ibm Regeneration of dynamic monolithic memories

Also Published As

Publication number Publication date
JPS5651436B2 (de) 1981-12-05
FR2256583A1 (de) 1975-07-25
US3882326A (en) 1975-05-06
JPS5098249A (de) 1975-08-05
FR2256583B1 (de) 1979-06-08
DE2452604A1 (de) 1975-07-10

Similar Documents

Publication Publication Date Title
DE2452604C2 (de) Abfühlverstärker für Halbleiterspeicheranordnungen mit einem Differentialverstärker
DE69027252T2 (de) Festwertspeichersystem mit Mehrfachwert-Speicherung
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE2850305C2 (de) Halbleiterspeichervorrichtung
DE69028941T2 (de) Elektronische Schaltung zur analogen Multiplikation, differentiellen Verstärkung oder Ladungsakkumulation
DE69229995T2 (de) Spannungsregler für Speichergeräte
DE68912979T2 (de) CMOS-Spannungsmultiplikator.
EP0483537B1 (de) Stromquellenschaltung
DE2541352C2 (de) Oszillator in C-MOS-Technologie
DE2414917A1 (de) Leseverstaerker
DE1021966B (de) Elektrische Schaltungsanordnung mit negativer Strom-Spannungscharakteristik unter Verwendung einer Halbleiterdiode
DE2628383C2 (de) Monolithisch integrierter dynamischer Halbleiterspeicher
DE2707456C3 (de)
DE3128331A1 (de) &#34;c-mos-oszillatorschaltung&#34;
DE2646653C3 (de)
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE3042323C2 (de) Schwingkreis
DE2738678A1 (de) Monolithisch integrierte speicherzelle
DE2926842C2 (de) Schaltung zum Lesen von Strömen elektrischer Ladungen und Ladungstransferfilter unter Verwendung dieser Schaltung
DE69021273T2 (de) Integrierte Speicherschaltung mit einem Leseverstärker.
DE3740314A1 (de) Eingabe/ausgabe-schaltung fuer einen halbleiterspeicher
EP0078335B1 (de) Verfahren zum Lesen eines Halbleiterspeichers
DE2646335A1 (de) Domaenendetektor
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
DE2502689A1 (de) Verfahren und integrierte mos- schaltung zur erzeugung einer spannung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee