DE2445128A1 - Verfahren zum herstellen eines integrierten mos-feldeffekttransistors mit einem schwebenden gate und mit einer ansteuerelektrode - Google Patents
Verfahren zum herstellen eines integrierten mos-feldeffekttransistors mit einem schwebenden gate und mit einer ansteuerelektrodeInfo
- Publication number
- DE2445128A1 DE2445128A1 DE19742445128 DE2445128A DE2445128A1 DE 2445128 A1 DE2445128 A1 DE 2445128A1 DE 19742445128 DE19742445128 DE 19742445128 DE 2445128 A DE2445128 A DE 2445128A DE 2445128 A1 DE2445128 A1 DE 2445128A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- floating gate
- effect transistor
- area
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 27
- 230000008018 melting Effects 0.000 title description 2
- 238000002844 melting Methods 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 title description 2
- 239000002184 metal Substances 0.000 title description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000005516 engineering process Methods 0.000 claims abstract description 9
- 239000011159 matrix material Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
Description
- Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem schwebenden Gate und mit einer Ansteuerelektrode.
- Die Erfindung betrifft ein Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit mindestens zwei Steuerelektroden aus hochschmelzendem Metall, von denen eine erste elektrisch isoliert ist (schwebendes Gate)>aber kapazitiv gekoppelt ist mit einer zweiten, die als Ansteuerelektrode dient und bei einer Matrixanordnung mehrerer solcher Feldeffekttransistoren Teil einer parallel zum Kanal des Feldeffekttransistors verlaufenden Ansteuerleitung ist, und mit einer Ouellenelektrode und Senkenelektrode (Source und Drain), wobei eine Silizium-Gate-Technik Anwendung findet.
- Ein solcher MOS-Feldeffekttransistor mit einem schwebenden Gate und mit einem Steuergate als Ansteuerelektrode ist als Speichertransistor bekannt und beispielsweise in der Zeitschrift ~ JEEE Journal of Solid State Circuits " Vol. SC-7, Nr. 5, Okt. 1972, Seiten 369 bis 375 und in ~ Proceedings of the Conference on Solid ate Devices #, Tokyo, 1972; Suppiement to the Journal of the Japan Society of Applied Physics, Vol. 42, 1973, Seiten 158 bis 166 beschrieben. Er kann eine Ein-Transistor-Speicherzelle für einen programmierbaren Festwertspeicher (PROM) bilden. Ein solcher Speicher wird in der zweiten geno.nr.ten Literaturstelle mit " Stacked -Gate-Avalanche-Inaection-Type MOS (SAMOS) Memory " bezeichnet. Die Schnelligkeit eines solchen Speichers erfordert, daß die Kanallänge der Speichertransistoren möglichst klein ist. Dazu spielt zunächst keine Rolle, auf welchem Effekt das Schreiben und Löschen einer Speicherzelle beruht, ob auf dem Lawinendurchbruch (Avalanche)-Effekt oder auf einer Injektion von energiereichen Elektronen oder Löchern aus dem Kanal. In beiden Fällen wird das schwebende Gate als Informationsträger mit elektrischer Ladung versehen. Auf Grund der vollständigen Isolierung des schwebenden Gates ist die gespeicherte Information nicht flüchtig und braucht deshalb nicht erneuer werden. Deswegen wird ein solcher Speicher mit " nonvolatil It beschrieben. Bei der Verwendung von energiereichen Ladungsträgern aus dem Kanal zur elektrischen Ladungsinjektion auf das schwebende Gate ist jedoch eine kleine Kanallänge wegen der dadurch möglichen großen Feldstärken besonders wichtig. Eine kleine Kanallänge bedingt ein schmales Gate. Aus diesem Grund sollen die Vorteile der an sich bekannten Silizium-Gate-Technik ausgenützt werden. Diese ist beispielsweise in den beiden US-Patentschriften 3 544 399 und 3 475 234 und in der zu dem zweiten US-Patent korrespondierenden DT-AS 1 764 056 beschrieben.
- Die Ansteuerung des MOS-Feldeffekttransistors erfolgt von der Ansteuerelektrode über die zwischen ihr und dem schwebenden Gate befindlichen Kapazitäte Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung des beschriebenen MOS-Feldeffekttransistors anzugeben, bei dem die Forderung nach Schnelligkeit insbesondere bei der Verwendung eines solchen MOS Feldeffekttransistors als Speicherelement und nach großer Ansteuerkapazität auf technologisch einfache Weise erfüllt werden kann.
- Zur Lösung dieser Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß vorgeschlagen, daß zuerst die Ansteuerelektrode außerhalb des über dem künftigen Source- und Drainbereich und dem dazwischenliegenden Kanalbereich des Feldeffekttransistors gelegenen Bereich erzeugt wird und daß anschließend das schwebende Gate erzeugt wird, welches über den Kanalbereich und teilweise über die Ansteuerelektrode zu liegen kommt und über dem Kanalbereich als eigentliches Steuergate für den Feldeffekttransistor dient.
- Eine vorteilhafte Ausgestaltung eines erfindungsgemäßen Verfahrens sieht vor, daß zwischen der Ansteuerelektrode und dem den MOS-Feldeffekttransistor, genauer: dessen Source- und Drainbereich enthaltenden Substrat eine relativ dicke Oxidschicht ausgebildet wird und daß zwischen dem Substrat und dem schwebenden Gate im Kanalbereich und zwischen dem schwebenden Gate und der Ansteuerelektrode eine relativ dünne Oxidschicht ausgebildet wird.
- Eine weitere vorteilhafte Ausgestaltung eines erfindungsgemäßen Verfahrens sieht folgende Verfahrensschritte vor: Auf einer Siliziumscheibe von dem einen Leitungstyp als Substrat wird eine relativ dicke Oxidschicht aufgebracht; auf der relativ dicken Oxidschicht wird eine erste Polysiliziumschicht abgeschieden, zum Erzeugen des anderen Leitungstyps dotiert und bis auf den Bereich der Ansteuerelektrode bzw. der Ansteuerleitung weggeätzt; neben dem Bereich der Ansteuerelektrode wird ein bis zum Substrat durchgehendes Fenster in die relativ dicke Oxidschicht geätzt; in dem Fenster und auf dem Bereich der Ansteuerelektrode wird eine relativ dünne Oxidschicht erzeugt; eine zweite Polysiliziumschicht wird abgeschieden und bis auf den Bereich des schwebenden Gates weggeätzt; in dem Fenster werden die Diffusionsgebiete für Source und Drain freigelegt und das Substrat mit Hilfe der an sich bekannten Silizium-Gate-Technik dotiert zum Erzeugen des anderen Leitungstyps, wobei das schwebende Gate über dem künftigen Kanalbereich als Diffusionsmaske dient und gleichzeitig dotiert wird; anschließend wird auf der ganzen Scheibe ein Zwischenoxid erzeugt und über KontalctZöcher Source und Drain kontaktiert.
- Vorteilhaft für die Schnelligkeit eines solchen M§S-Feldeffekttransistors insbesondere zur Verwendung als Speicherelement ist eine bevorzugte Ausführung als N-Kanal-Feldeffekttransistor vom Anreicherungstyp, wobei das Substrat p-dotiert und Source und Drain, das schwebende Gate und die Ansteuerelektrode n-dotiert sind.
- An Hand eines in den Figuren der Zeichnung schematisch dargestellten Ausführungsbeispiels soll das erfindungsgemäße Verfahren näher erläutert werden. Dabei zeigen die Fig.1 einen MOS-Feldeffekttransistor nach der Herstellung des schwebenden Gates in Draufsicht, die Fig.2 einen Schnitt quer zum Kanal eines erfindungsgemäß fertiggestellten NOS-Feldeffekttransistors längs den Schnittkanten II-II der Fig.1 und die Fig.3 einen Schnitt durch einen erfindungsgemäß hergestellten MOS -Feldeffekttransistor längs durch den Kanal entsprechend der Schnittlinie 111-111 der Fig. 2.
- Zum besseren Verständnis sind in sämtlichen Figuren nur die Polysi liziumschichten schraffiert. Aus demselben Grund sind in der Fig.1 die Oxidschichten 5 und 9 nicht dargestellt.
- Als Substrat 1 dient eine Haibleiterscheibe aus p-leitendem monokristallinem Silizium. Der spezifische Widerstand beträgt beispielsweise 5 Qcm. In einem ersten Verfahrensschritt wird darauf eine relativ dicke Siliziumoxidschicht 2 aufgebracht, deren Dicke beispielsweise 1/um beträgt. Auf der ganzen Scheibe wird eine erste Polysilizitunschicht in einer Dicke von beispielsweise 0,3/um abgeschieden und beispielsweise mit Phosphor n-dotiert. Diese erste Polysiliziumschicht wird mit Hilfe bekannter Fotomaskentechnik und Ätztechnik bis auf den Bereich 3 der Ansteuerelektrode bzw. der Ansteuerleitung weggeätzt. In die relativ dicke Oxidschicht 2 wird neben dem Bereich der Ansteuerleitung 3 ein bis zum Substrat 1 durchgehendes Fenster geätzt, das bei einer ganzen Speichermatrix die Form eines parallel zur Ansteuerleitung 3 verlaufenden Grabens hat.
- In diesem Fenster und auf der übriggebliebenen ersten Polysiliziumschicht wird eine relativ dünne Oxidschicht 4 bzw. 5 mit beispielsweise 0,1/um Dicke erzeugt. Danach wird auf der ganzen Scheibe eine zweite Polysiliziumschicht in einer Dicke von beispielsweise abgeschieden. Diese zweite Polysiliziumschicht wird nun wie bei der üblichen Silizium-Gate-Technik bis auf den Bereich 6 des schwebenden Gates weggeätzt. Dabei hat das schwebende Gate 6 im Bereich des Fensters eine Breite von beispielsweise 5/um, die die Länge des Kanals festlegt, und über dem Bereich der Ansteuerelektrode 3 eine Breite von beispielsweise 151um und bildet dort eine für die Ausbildung der Ansteuerkapazität erforderliche Fläche. Danach erfolgt das Freilegen der Diffusionsgebiete 7 und 8 für den Source- und Drainbereich des NOS-Feldeffekttransistors und eine Diffusion beispielsweise mit Phosphor, wodurch Source und Drain und das schwebende Gate 6 n-dotiert werden. Durch die Verwendung des schwebenden Gates 6 als Diffusionsmaske wird die darunterliegende Kanallänge zwischen Source 7 und Drain 8 genau bestimmt. Anschließend wird ein Zwischenoxid 9 abgeschieden. Source 7 und Drain 8 werden über Kontaktloch-Fototechnik und Aluminiumbedampfung kontaktiert. In der Fig.3 ist mit 10 der Kontakt für Source 7 und mit 11 der Kontakt für Drain 8 bezeichnet.
- Bei der Anwendung eines erfindungsgemäß hergestellten MOS-Feldeffekttransistors als Speicherelement für einen programmierbaren Festwertspeicher ist von Vorteil, daß gleichzeitig normale MOS-Feldeffekttransistoren ohne schwebendes Gate als Ansteuertransistoren hergestellt werden können. Dabei werden die Steuergates für die Ansteuertransistoren gleichzeitig mit den schwebenden Gates der Speichertransistoren hergestellt.
- Der Flächenbedarf eines solchen Speicherelements beträgt etwa 2 1200/um2, wenn für den Uberlappungsbereich des schwebenden Gates 6 mit der Ansteuerelektrode 3 eine Fläche von 150/um2 angenommen werden.
- 5 Patentansprüche 3 Figuren.
Claims (5)
1.)Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors
mit mindestens zwei Steuerelektroden aus hochschmelzendem Metall, von denen eine
erste elektrisch isoliert ist (schwebendes Gate) aber kapazitiv gekoppelt ist mit
einer zweiten, die als Ansteuerelektrode dient und bei einer Matrixanordnung mehrerer
solcher Feldeffekttransistoren Teil einer parallel zum Kanal des Feldeffekttransistors
verlaufenden Ansteuerleitung ist, und mit einer Quellenelektrode und Senkenelektrode
(Source und Drain), wobei eine Silizium-Gate-Technik Anwendung findet, d a d u r
c h g e k e n nz e i c h n e t , daß zuerst die Ansteuerelektrode (3) außerhalb
des über dem künftigen Source- und Drainbereich (7, 8) und dem dazwischenliegenden
Kanalbereich des Feldeffekttransistors gelegenen Bereich erzeugt wird und daß anschließend
das schwebende Gate (6) erzeugt wird, welches über den Kanalbereich und teilweise
über die Ansteuerelektrode (3) zu liegen kommt und über dem Kanalbereich als eigentliches
Steuergate für den Feldeffekttransistor dient.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h
n e t , daß unter der Ansteuerelektrode (3) eine relativ dicke (2) und unter dem
schwebenden Gate (6) eine relativ dünne Oxidschicht (4 bzw. 5) ausgebildet wird.
3. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h
n e t , daß als Material für die Steuerelektroden (3, 6) polykristallines Silizium
verwendet wird.
4. Verfahren nach Anspruch 2 und 3, g e k e n n z e i c h n e t -
durch den Ablauf folgender Verfahrensschritte: a. Auf einer Siliziums heibe von
dem einen Leitungstyp als Substrat (1) wird eine relativ dicke Oxidschicht (2) aufgebracht;
b.
auf der relativ dicken Oxidschicht (2) wird eine erste Polysiliziumschicht abgeschieden,
zum Erzeugen des anderen Leitungstyps dotiert und bis auf dem Bereich der Ansteuerelektrode
(3) bzw. der Ansteuerleitung weggeätzt; c. neben dem Bereich der Ansteuerelektrode
(3) wird ein bis zum Substrat (1) durchgehendes Fenster in die relativ dicke Oxidschicht
(2) geätzt; d. in dem Fenster und auf dem Bereich der Ansteuerelektrode (3) wird
eine relativ dünne Oxidschicht (4 bzw. 5) erzeugt; e. eine zweite Polysiliziumschicht
wird abgeschieden und bis auf den Bereich des schwebenden Gates (6) weggeätzt; f.
in dem Fenster werden die Diffusionsgebiete für Source (7) und Drain (8) freigelegt
und das Substrat (1) mit Hilfe der an sich bekannten Silizium-Gate-Technik dotiert
zum Erzeugen des anderen Leitungstyps, wobei das schwebende Gate (6) über dem künftigen
Kanalbereich als Diffusionsmaske dient und gleichzeitig dotiert wird; g. anschließend
wird auf der ganzen Scheibe ein Zwischenoxid (9) erzeugt und über Kontaktlöcher
(10, 11) Source (7) und Drain (8) kontaktiert.
5. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h
n e t ,daß der MOS-Feldeffekttransistor auf einem p-dotierten Substrat (1) erzeugt
wird und durch n-Dotierung des schwebenden Gates (6) und von Source (7) und Drain
(8) als N-Kanal -MOS-Feldeffekttransistor von Lnreicherungstyp ausgebildet ist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742445128 DE2445128C3 (de) | 1974-09-20 | 1974-09-20 | MOS-Speicher-Feldeffekttransistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742445128 DE2445128C3 (de) | 1974-09-20 | 1974-09-20 | MOS-Speicher-Feldeffekttransistors |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2445128A1 true DE2445128A1 (de) | 1976-04-08 |
| DE2445128B2 DE2445128B2 (de) | 1981-04-30 |
| DE2445128C3 DE2445128C3 (de) | 1982-01-28 |
Family
ID=5926376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742445128 Expired DE2445128C3 (de) | 1974-09-20 | 1974-09-20 | MOS-Speicher-Feldeffekttransistors |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2445128C3 (de) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3728695A (en) * | 1971-10-06 | 1973-04-17 | Intel Corp | Random-access floating gate mos memory array |
| US3825946A (en) * | 1971-01-15 | 1974-07-23 | Intel Corp | Electrically alterable floating gate device and method for altering same |
-
1974
- 1974-09-20 DE DE19742445128 patent/DE2445128C3/de not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3825946A (en) * | 1971-01-15 | 1974-07-23 | Intel Corp | Electrically alterable floating gate device and method for altering same |
| US3728695A (en) * | 1971-10-06 | 1973-04-17 | Intel Corp | Random-access floating gate mos memory array |
Non-Patent Citations (2)
| Title |
|---|
| IBM Technical Disclosure Bulletin, Bd. 15, Nr. 10, März 1973, S. 3022, 3023 * |
| IEEE Journal of Solid-State Circuits, Bd. SC-7, 1972, S. 369-375 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2445128C3 (de) | 1982-01-28 |
| DE2445128B2 (de) | 1981-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0029554B1 (de) | Verfahren zum Herstellen von MNOS-Speichertransistoren mit sehr kurzer Kanallänge in Silizium-Gate-Technologie | |
| DE2711895C2 (de) | Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung | |
| DE3117719C2 (de) | ||
| DE3937502C2 (de) | Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung | |
| DE3011982C2 (de) | ||
| DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
| DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
| DE2814973A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
| DE3009719C2 (de) | ||
| DE19727466A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE3019850A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE2754229A1 (de) | Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren | |
| DE3029539A1 (de) | Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle | |
| DE4332074A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
| DE2708599C2 (de) | MNOS-Speichertransistor | |
| DE3031748A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
| DE3051063C2 (de) | ||
| DE2503864A1 (de) | Halbleiterbauelement | |
| DE2644832A1 (de) | Feldeffekt-transistor und verfahren zu seiner herstellung | |
| DE19946437A1 (de) | Ferroelektrischer Transistor | |
| DE102007013848B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
| DE3219235A1 (de) | Elektrisch programmierbarer nur-lese-speicher | |
| DE2703871C2 (de) | Halbleiterspeicher mit wenigstens einem V-MOS-Transistor | |
| EP0035160A1 (de) | Halbleiter-Speicherzelle mit schwebendem Gate mit Schreib- und Lösch-Elektroden | |
| DE2363089A1 (de) | Speicherzelle mit feldeffekttransistoren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |