DE2443526A1 - Elektronisches digitalsignalverarbeitungssystem in einem zeitmultiplexen digitalen schaltsystem - Google Patents

Description

Ing. Eberhardt SPEIDEL . Dipl.-Ing. Frhr. Anton RIEDERER von PAAR

Patentanwälte Speldel, Riederer v. Paar D-8035 Gauting 2, Postfach 1320

D-8035 Gauting 2 Postfach 1320

Kanzlei: Dianastr. 1 Telefon: München (0 89) 85050 88 Telegramm: Germarkpat Gauting Telex: 523818

Unsere Zeichen: Ihre Zeichen: Datum:

CSELT Centro Studi e Laboratori Telecomunicazioni s.p.a.

Turin j Italien

Elektronisches Digitalsignalverarbeitungssystem in einem zeitmultiplexen digitalen Schaltsystem

Die Erfindung bezieht sich auf ein elektronisches Digitalsignalverarbeitungssystem in einem zeitmultiplexen digitalen Schaltsystem und betrifft hierbei die Multiplexierung/ Sntmultiplexierung der Signale mit deren Umwandlung vom Serienzustand zum Parallelzustand und umgedreht, wobei in beiden Fällen mit Zeitteilungstechniken gearbeitet wird.

Es ist bekannt, daß elektronische Telefonvermittlungen, insbesondere solche, die mit Impulseodemodulations-Übertragungssystemen (PCM-Systemen) arbeiten, ein zentralisiertes Zeitteilungs-Sehaltnetzwerk haben, das bessere Ergebnisse erbringt, wenn die ihm eingespeisten Daten in paralleler Form vorliegen. Die PCM-übertragungssysteme übertragen bekanntlich die Signale nacheinander, indem innerhalb jeden Kanals die Signale als zeitliche Serie übertragen werden, und die

509816/0713

- 2

— ρ _

Kanäle selbst werden aufeinanderfolgend mit der bekannten Organisation in Rahmen übertragen, die charakteristisch für die PCM-Gruppe sind.

Es müssen hierbei zwei Probleme gelöst werden: Die Umwandlung der seriellen Daten, die von vielen PCM-Gruppen kommen, in Wort für Wort organisierte parallele Daten, die in Zeitteilung zum zentralen Zeitteilungs-Schaltnetzwerk 'gesendet werden müssen, · und die Rückumwandlung der von diesem Schaltnetzwerk ausgehenden parallelen Daten in serielle Daten, die zu vielen PCM-Gruppen geleitet werden müssen.

Das erste Problem wird nach dem Stand der Technik gewöhnlich dadurch gelöst, daß man ein erstes Register für die Serien-Parallel-Umwandlung von jeder PCM-Gruppe und ein zweites Register mit Pufferfunktion verwendet, wobei die Puffer von einem Multiplexer mit vielen parallelen Drähten abgetastet werden, die die Daten mit Zeitteilung zum Schaltnetzwerk leiten.

Das zweite Problem wird gewöhnlich durch die Verwendung von zwei Zeitteilungsregistern gelöst, nämlich einem ersten zum Entmultiplexieren der Signale und einem zweiten für die Parallel-Serien-Umwandlung.

Eine derartige Lösung bringt eine Gruppe von Schaltungen mit vielen Bestandteilen und Verbindungen mit sich, so daß die Schaltungsanordnung äußerst raumungünstig und umständlich wird, nämlich wesentlich ungünstiger und umständlicher als das zentrale Schaltnetzwerk. Außerdem erfüllt sie nicht vollständig die Geschwindigkeitsanforderungen, die für die Zeitteilungsvorgänge des Sehaltnetzwerks erhoben werden.

Ee ergibt sich dann, daß viele der Vorteile hinsichtlich Einfachheit,, Kosten, Baugröße und. Zuverlässigkeit des zentralen Zeitteilungs-Schaltnetzwerks wegen der Komplexität der Einheiten verloren gehen, die für die Multiplexierung/Entmultiplexierung

509816/0713 _ , _

und die Reihen-Parallel-Umwandlung und Parallel-Reihen-Umwandlung gebraucht vier den.

Diese und andere Nachteile werden durch die Erfindung vermieden, die eine sehr einfache Anordnung mit einer niedrigeren Anzahl von Bestandteilen und Verbindungen ergibt. Außerdem erfüllt das erfindungsgemäße zeitkontinuierlich arbeitende System in einfacher Weise die Geschwindigkeitsanforderungen des Zeitteilungs-Schaltnetzwerks.

Ein weiterer Vorteil des erfindungsgemäßen Systems besteht in seiner Verwirklichung in Modulbauweise, es kann also auf eine unbegrenzte Anzahl von Eingangsklemmen und auf Wörter beliebiger Länge arbeiten. .

Es ergibt sich, daß das System zur Verarbeitung entweder einer erhöhbaren Anzahl von PCJVi-Gruppen oder von Digitalsignalen beliebiger Größe wie z.B. zwischen den üblichen Steuereinheiten einer Zeitteilungsvermittlung übertragenen Signalen verwendet werden kann.

Ein erfindungsgemäßes System zum Multiplexieren/Entmultiplexieren und zur Serien-Parallel-Umwandlung und Parallel-Serien-Umwandlung von digitalen Signalen, die im zentralisierten Zeitteilungs-Schaltnetzwerk geschaltet werden sollen und/oder geschaltet wurden., weist eine erste.und eine zweite Einheit auf, die gemäß einem Zyklus, der aus einer ersten und einer zweiten kontinuierlich alternierenden Phase besteht, gleichzeitig arbeiten können; in der ersten Phase empfängt die erste Einheit nacheinander die im Schaltnetzwerk zu schaltenden Daten und gibt gleichzeitig nacheinander die geschalteten Daten ab und empfängt die zweite Einheit parallel die im Schaltnetzwerk geschalteten Daten und gibt gleichzeitig parallel die zu schaltenden Daten ab; in der zweiten Phase empfängt die erste Einheit parallel die im Schältnetzwerk geschalteten Daten und gibt gleichzeitig parallel die zu schaltenden Daten ab'und empfängt die zweite Einheit nach-

509816/0713 ,,

2U3526

einander die im Schaltnetzwerk zu schaltenden Daten und gibt gleichzeitig nacheinander die geschalteten Daten ab.

.Weitere Vorteile, Einzelheiten und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung. Es zeigen:

Fig. 1 einen Gesarnt-Blockschaltplan des erfindungsgemäßen Signalverarbeitungssystems ;

Fig. 2 im einzelnen einen Schaltplan von in Fig. 1 mit Ml und M2 bezeichneten Einheiten; und

Fig. 3 ein Zeitschema des Betriebs der Einheiten Ml und M2.

Auf Eingangsleitungen F., Fp ... F einlaufende PCM-Gruppen tragen die zu schaltenden Signale und leiten sie zu zwei genau gleichen Matrizen Ml und M2, die beispielsweise aus Universal-Schieberegistern bestehen.

Aufbau und Betrieb der Matrizen Ml und M2 werden später im einzelnen unter Bezugnahme auf die Figuren 2 und 3 erläutert. '

Ein elektronischer Schalter CMl, der von üblicher Bauart sein kann, weist m Schaltpfade und zwei Stellungen auf und gibt als Ausgangssignal g eines von zwei EingangsSignalen e, f ab, die mit m Bit parallel arbeiten. Ein elektronischer Schalter CM2, der von üblicher Bauart sein kann, weist η Schaltpfade und zwei Stellungen auf und gibt als Ausgangssignal c auf Ausgangsleitungen OSl, 0S2 ... OSn eines von zwei Eingangssignalen a und b ab, die mit η Bit parallel arbeiten.

Die Schaltung umfaßt weiterhin ein übliches Zeitteilungs-PCM-Schaltnetzwerk CC einer elektronischen Telefonschaltvermittlung und einen Zeitgeber BT, der als Ausgangssignale eine Mehrzahl von Taktsignalen abgibt, nämlich ein Taktsignal CP für die Ma-

509816/0713

tritzen Ml und M2 und ein Taktsignal C für die elektronischen Schalter CMl und CM2. Außerdem gibt der Zeitgeber ET Steuersignale Sl und 32 für die Matrizen Ml bzw. \\2 zur Steuerung von deren Betrieb ab, wie noch beschrieben wird.

In Fig. 2 ist die Matrix Ml bzw. M2 nach Fig. 1 beispielsweise als ein Satz von m Universal-Schieberegistern SRI, SR2 ... SRm bekannter Art mit jeweils η vertikalen Positionen dargestellt. Diese Register haben im vertikalen Sinn einen Eingang mit Eingangsleitungen IPl, IP2 ... IPm und einen Ausgang mit Ausgangsleitungen UPl, UP2 ... UPm und im horizontalen Sinn η Eingangsleitungen ISl, IS2 ... ISn und η Ausgangsleitungen USl, US2 ... USn entsprechend den η Positionen.

Die Ausgangsleitungen UPl, UP2 ... UPm übertragen parallel die m Bit eines Worts: Es werden dann die η Wörter, die vorher in den Registern SRI, SR2 ... SRm gespeichert wurden, zeitlich nacheinander übertragen; diese übertragung wird durchgeführt, indem zur Ausgangsleitung innerhalb jedes Registers alle η gespeicherten Bits übertragen werden. Die Ausgangsleitungen USl, US2 ... USn übertragen parallel die η Bits der gleichen Position, also derselben Ordnung, in dem Wort; es werden dann die rn Bits jedes Worts, die vorher in den Registern SRI, SR2 ... SRm gespeichert wurden, nacheinander übertragen, was durch Verschieben aller gespeicherten Bits von einem Register SR zum nächsten bis hin zum Ausgangsregister SRm durchgeführt wird. Die Matrix gemäß Fig. kann leicht entweder in der Anzahl von Zeilen oder in der Anzahl von Spalten vergrößert werden. Die Vergrößerung hinsichtlich der Zeilenzahl wird durchgeführt, indem die Ausgangsleitungen UPl, UP2 ... UPm der einen Matrix mit den Eingangsklemmen IPl, IP2 ... IPm einer zweiten Matrix verbunden werden, und die Vergrößerung hinsichtlich der Spaltenzahl wird durchgeführt, indem die Ausgangsleitungen USl, US2 ... USm der einen Matrix mit den 'Eingangsleitungen ISl, IS2 ... ISn einer zweiten Matrix verbunden werden. In beiden Fällen sollen die Eingänge der Steuersig-

509818/0713

nale S und der Taktsignale CP für beide Matrizen gleich sein.

Die Register SRI, SR2 ... SRni arbeiten ohne Totzeit. Während des Vertikalbetriebs sind sowohl die Ausgangsleitungen UP als auch die Eingangsleitungen IP erregt und jede Position des Registers, die oben wegen des Auslaufs eines Bits bei UP frei wird, wird vom Bit der gleichen Ordnung des nächsten Worts, das von IP hereinkommt, besetzt. Während des Horizontalbetriebs sind die Ausgangsleitungen US und die Eingangsleitungen IS erregt und jedes Register, das an der linken Seite wegen des Auslaufs von η Bits bei US frei x^ird, wird von den η Bits der nächsten Ordnung der η übertragenen Wörter besetzt.

Die Matrix wird über eine Leitung 1 gesteuert, die für die Matrix Ml die Steuersignale Sl bzw. für die Matrix KZ die Steuersignale S2 überträgt, wobei ein zyklischer Betrieb in zwei Phasen erhalten wird: Während der ersten Phase eines bestimmten Zyklus c, werden der Matrix horizontal die auf den η Eingangsleitungen ISl, IS2 ... ISn ankommenden Seriensignale eingespeichert, während sie bei USl, US2 ... USn die Signale abgibt, die während der zweiten Phase des vorhergehenden Zyklus (<\_-) P^a~ rallel durch IPl, IP2 ... IPm eingespeichert wurden; während der zweiten Phase der Zyklus c, werden der Matrix vertikal die parallel von den m Eingangsleitungen IPl, IP2 ... IPm einlaufenden Bits eingespeichert, während sie bei UPl, UP2 ... UPm die Bits abgibt, die in der ersten Phase des gleichen Zyklus c, nacheinan-l der durch ISl, IS2 ... ISn eingespeichert wurden.

Das Taktsignal CP, das den Betrieb der m Register SRI, SR2, ... · SRm synchronisiert, wird auf einer Leitung 2 zugeführt.

Diese Betriebsweise ist in Fig. 3 veranschaulicht, und zwar zeigt Fig. 3a) den Betrieb von Ml und Fig. 3b) den Betrieb von M2. Eine gestrichelte Linie 100 zeigt das horizontale Einspeichern von den Eingangsleitungen ISl, IS2 ... ISn (Fig. 2) an und eine strichpunktierte Linie 101 zeigt das horizontale Ausspei-

509816/0713

ehern auf die Ausgangsleitungen USl, US2 ... USn an. Eine durchgezogene Linie 102 zeigt das vertikale Einspeichern von den Eingangsleitungen IPl, IP2 ... IPm und eine doppelt durchgezogene Linie 103 das vertikale Ausspeichern auf die Ausgangsleitungen UPl, UP2 ... UPm an. Die Angabe t.. bedeutet die erste Phase und t_ die zweite Phase eines gleichen'Zyklus und mit c, und c_k+1 sind beliebige aufeinanderfolgende betrachtete Zyklen bezeichnet.

Bei der Betrachtung von beispielsweise Fig. 3a wird klar, daß während der Phase t* aller Zyklen ein gleichzeitiges horizontales Einspeichern/Ausspeichern stattfindet und während der Phase tp ein gleichzeitiges vertikales Einspeichern/Ausspeichern stattfindet. Außerdem gibt die Linie 103 das vertikale Ausspeichern während der Phase t des Zyklus c, dessen an, was während der Phase t. horizontal eingespeichert wurde (Linie 100), und gibt die Linie 101 das horizontale Ausspeichern während der Phase t. des Zyklus c,₊. dessen an, was während der Phase t„ des Zyklus c, vertikal eingespeichert wurde (Linie 102).

Die Systemsteuerung bewirkt einen alternierenden Betrieb der Matrizen Ml und M2, die in der Matrix Ml während der Phase t. durchgeführten Vorgänge werden also in der Matrix M2 während der. Phase t₂ durchgeführt und die in der Matrix Ml während der Phase i t₂ durchgeführten Vorgänge werden in der Matrix M2 während der Phase t. durchgeführt.

Die Matrizen Ml und M2 behandeln dann ihrerseits von den PCM-Kanälen und vom gemeinsamen Zeitteilungs-Schaltnetzwerk kommende Daten: Während der Phase t_± des Zyklus c_k ist die Matrix Ml mit auf den Eingangsleitungen Pl, P2 ... Fn eingehenden und auf den Ausgangsleitungen OSl, 0S2 ... OSn auslaufenden PCM-Gruppen verbunden, indem sie direkt von Eingangsleitungen ISIl, IS21 ... ISnI die im Schaltnetzwerk CC zu schaltenden Daten empfängt und die bereits im Schaltnetzwerk CC geschalteten Daten auf Ausgangsleitungen USIl, US21,.-.'.USnl über den elektronischen Schalter CM2 zu den Ausgangsleitungen OSl, 0S2,...0Sn überträgt. Während

509816/0713 _ ₈ _

dieser gleichen Phase t. des Zyklus ist die Matrix M2 mit dem Schaltnetzwerk CC sowohl an den Eingangsklemmen als auch an den Ausgangsklemmen verbunden und empfängt so auf Eingangsleitungen ΊΡ12, IP22...IPn2 unmittelbar vom Schaltnetzwerk CC die bereits geschalteten und zu den auslaufenden PCM-Gruppen zu übertragenden Daten und überträgt auf Ausgangsleitungen UP12, UP22... UPm2 über den elektronischen Schalter CMl die zu schaltenden Daten zum Schaltnetzwerk.

Während der Phase t_? des Zyklus c, ist die Matrix Ml ebenso geschaltet und arbeitet ebenso wie die Matrix M2 während'der Phase t., und während derselben Phase t_? ist die Matrix M2 ebenso geschaltet und arbeitet ebenso wie die Matrix Ml während der Phase

V ,

So wird ein kontinuierlicher Datenfluß nach dem und vom Schaltnetzwerk und nach und von den PCM-Gruppen ohne Totzeiten erreicht. Dieses Alternieren wird durch die Signale Sl und S2 gesteuert. I

Der Betrieb des Systems wird im folgenden durch Betrachtung des Durchlaufs einer Gruppe von η Wörtern durch die verschiedenen Stufen erklärt. Zu Beginn der Phase t. eines beliebigen Zyklus e, sind die ersten Positionen der η Wörter, die aus m Bits in j Reihe bestehen, gleichzeitig und synchron an den η Eingangsleitungen Fl, F2...Fn gegenwärtig. Wenn das Steuersignal Sl die Matrix Ml zum Betrieb in Verbindung mit den PCM-Gruppen ansteuert, werden (Fig.3a) die m Bits jeder Gruppe nacheinander in die Matrix Ml bei den Eingangsleitungen ISIl, IS21...ISnl in die m Register SRI, SR2...SRm (Fig. 2) mit einer Frequenz eingespeist, die von dem auf der Leitung 2 hereinkommenden Taktsignal CP synchron mit der Bit-Frequenz festgelegt wird.

Ersichtlich erfolgt der Vorgang gleichzeitig für alle η Gruppen, so daß nach m Taktsignalen die Matrix η Wörter von m Bits speichert und voll.besetzt ist. Im einzelnen enthält das Register

509816/0713

SRI die letzten Bits sämtlicher η Wörter, das Register SR2 die vorletzten Bits usw. bis zum Register SRm, das alle ersten Bits enthält.

Zu diesem Zeitpunkt beginnt die Phase t„ dieses Zyklus, indem das Steuersignal Sl wechselt und die Matrix Ml so eingestellt wird, daß sie im Zusammenhang mit dem Schaltwerk arbeitet. Die Register SRI, SR2...SRm verschieben ihre Daten zu Ausgangsleitungen UPIl, UP21...UPml (Fig. 1) und geben also an diese Ausgangsleitungen bei jedem auf der Leitung 2 (Fig. 2) eingehenden Taktsignal CP die in der vorhergehenden Phase in der Matrix Ml gespeicherten Wörter von m Bits ab.

Die aus m Bits in Serie bestehenden und synchron und parallel von den verschiedenen Eingangsleitungen Fl, F2...Fn hereinkommenden Wörter werden also in eine Serien-Aufeinanderfolge von η Wörtern mit m parallelen Bits umgewandelt. Diese Umwandlung entspricht einem Serien-Parallel- und Multiplexier-Vorgang.

Die Wörter werden dann über eine Mehrzahl von m Leitungen 3 zum elektronischen Schalter CMl (Fig. 1) geleitet, dessen Eingangsklemmen e mit seinen Ausgangsklemmen durch das Taktsignal C verbunden werden, während das Steuersignal Sl in der Matrix Ml die Ausgangsleitungen UPIl, UP21...UPml aktiviert. Der Fluß der η Wörter läuft also von der Matrix zum Schalter CMl und als dessen Ausgangssignal g über seine Ausgangsklemmen zum gemeinsamen Schaltnetzwerk CC.

Gleichzeitig mit der beschriebenen übertragung der PCM-Gruppensignale zum Schaltnetzwerk, also während des gleichen Zyklus c, , werden die bereits geschalteten Signale vom Schaltnetzwerk CC zu den hinausgehenden PCM-Gruppen geleitet. Diese Übertragung erfolgt über die Matrix M2, die für diesen Zweck durch das Steuersignal S2 gesteuert wird.

Zu Beginn der Phase t. erreichen die m Bits eines Worts zur

509816/0713

- ίο -

2U3526

- 10 -

gleichen Zeit und synchron die Eingangsleitungen IP12, IP22,... IPm2. Sie werden in die m Register SRI, SR2,...SRm (Fig. 2) eingespeichert und füllen deren erste Position. Aus dem Schaltnetzwerk CC (Pig. 1) kommen offensichtlich η Wörter, da das Schaltnetzwerk CC von η PCM-Gruppen geteilt wird. Infolgedessen werden in die Matrix 142 aufeinanderfolgend die η Wörter eingespeichert und am Ende der Phase t. sind alle Positionen belegt und die Wörter haben eine Verteilung 'gleich derjenigen zur gleichen Zeit in der Matrix Ml.

Zu Beginn der Phase t„ v/erden die Steuersignale Sl und S2 vertauscht, wie beschrieben wurde, und die Matrix M2 wird mit den PCM-Gruppen-Ausgangsleitungen verbunden. Hierbei verschieben die Register SRI, SR2,...SRm (Fig. 2) die jeweiligen Daten von einem Register zum nächsten bis zu Ausgangsleitungen US12, US22, ...USn2.

Bei jedem Taktsignal CP nehmen diese Ausgangssignale"die η Bits auf, die die Positionen der gleichen Ordnung in den η Wörtern halten. Die Wörter, die aus m parallelen Bits bestehen, welche die verschiedenen Eingangsleitungen IP nacheinander erreichen, werden also in eine die Wörter bildende Bit-Serie umgewandelt, die an den Ausgangsleitungen US parallel auslaufen und zu den η PCM-Gruppen gerichtet sind. Diese Umwandlung entspricht einem Parallel-Serien- und einem Entmultiplexier-Vorgang.

Die Wörter werden dann zum elektronischen Schalter CM2 geleitet, der zur gleichen Zeit wie CMl das Taktsignal C empfängt, das ihn auf die Eingangssignale b schaltet, und die m Bits fließen als Ausgangssignal c des Schalters CM2 zu den PCM-Gruppen-Ausgangs- , leitungen OSl, 0S2,...0Sn. j

j Zwecks Einfachheit wurde ein Betriebszyklus beschrieben, bei

dem Signale zu den Matrizen Ml und M2 während der Phase t. des !

¹ l Zyklus c, geleitet werden, jedoch erreichen die Daten die Matri-ι zen Ml und M2 kontinuierlich in der Zeit und deshalb auch wäh-

509816/0713

__αι_

2443528

rend der Phase t₂· Von den PCM-Gruppen-Eingangsleitungen während der Phase tp einlaufende Daten erreichen Eingangsleitungen IS12, IS22,...ISn2 der Matrix M2, die durch das Steuersignal S2 in einen Zustand zum Verschieben der PCM-Gruppen gebracht ist, und die neu kommenden Daten werden in die Matrix M2 gemäß demselben bei Ml gebrauchten" System eingespeichert. Sie werden während der Phase t. des nächsten Zyklus c ^ in der gleichen Weise an den Ausgangsleitungen UP12, UP22,...UPm2 ausgespeichert und als Eingangssignal f dem multiplexierenden Schalter CMl eingespeist, der während der Phase t. des Zyklus c, * durch das Taktsignal C auf diese Eingangsklemme gelegt ist, von wo die Signale zum Schaltnetzwerk CC geleitet werden.

Gleichzeitig, also während der Phase t„ des Zyklus c, , werden die von der Vermittlung kommenden Signale in die Matrix Ml von Eingangsleitungen IPIl, IP21,...IPml eingespeichert, die sie über die Ausgangsleitungen USIl, US22,...USmI in der Phase t_± des Zyklus c, . zum Schalter CM ausspeichert.

Fig. 3 zeigt diese Betriebsfolge der Matrizen Ml und M2 sehr klar, so daß keine weiteren Erklärungen erforderlich sind.

509816/0713 ~ Patentansprüche -

Claims (4)

1. Patentansprüche

   ^l J elektronisches Digitalsignalverarbeitungssystem zum MuItiplexieren/Entruultiplexieren und zur gleichzeitigen Serien-Parallel- und Parallel-Serien-Umwandlung digitaler Signale, die in einem zentralisierten Zeitteilungs-Schaltnetzwerk einer elektronischen PCM-Telefonverrnittlung geschaltet werden sollen und/oder geschaltet wurden, dadurch gekennzeichnet, daß eine erste und eine zweite Einheit (Ml, M2) gleichzeitig gemäß einem Zyklus arbeiten, der aus einer stetig alternierenden ersten und zweiten Phase (t., t_?) besteht, daß in der ersten· Phase (t.) die erste Einheit (Ml) nacheinander aie im Schaltnetzwerk (CC) zu schaltenden Daten empfängt und gleichzeitig nacheinander die geschalteten Daten abgibt und die zweite Einheit (M2) parallel die im Schaltnetzwerk (CC) geschalteten Daten empfängt und gleichzeitig parallel die zu schaltenden Daten abgibt, daß in der zweiten Phase (t_p) die erste Einheit (Ml) parallel die im Schaltnetzwerk (CC) geschalteten Daten empfängt und gleichzeitig parallel die zu schaltenden Daten abgibt und die zweite Einheit (M2) nacheinander die im Schaltnetzwerk (CC) zu schaltenden Daten empfängt und gleichzeitig nacheinander die geschalteten Daten abgibt, daß die geschalteten Daten während der ersten Phase (t.) von der ersten Einheit (Ml) und während der zweiten Phase (t_p) von der zweiten Einheit (M2), die parallel während der unmittelbar vorhergehenden Phase bespeichert worden ist, als Serienausgangssignal abgegeben werden und daß die zu schaltenden Daten in der zweiten Phase (t_p) aus der ersten Einheit (Ml) und in der ersten Phase (t.) aus der zweiten Einheit (M2), die nacheinander während der unmittelbar vorhergehenden Phase bespeichert worden ist, parallel abgegeben werden.

   509816/0713 - 13 -

   BAD ORIGINAL
2. 2. System nach Anspruch 1, dadurch gekennzeichnet, daß die erste und. die zweite Einheit (r/1, Π2), die gleichzeitig arbeitsfähig sind, aus Matrizen mit einer Mehrzahl von Eingangsleitungen und einer Mehrzahl von Ausgangsleitungen in zwei orthogonalen Richtungen gebildet sind, die aus einer Mehrzahl von Universal-Schieberegistern bestehen, die die Daten der iiatrizen in der einen oder in der hierzu orthogonalen anderen Richtung unter entsprechender äußerer Steuerung verschieben.
3. 3. oyster, nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste und die zweite Einheit (Zl, ?·'Ϊ2) zuia Signalmultiplexieren die Signale sowohl zum Schaltnetzwerk (CC) als auch zu den PCM-Gruppen-Ausgangsleitungen (OSl, 0S2,...PSn) über eine erste und eine zweite Schalterschaltung (CAl, C;.-I2) leiten, die alternierend in Synchronismus mit der ersten und der zweiten Einheit (.41, M2) arbeiten.
4. 4. System nach einem der Ansprüche 1 bis 3₃ dadurch gekennzeichnet, daß die erste und die zweite Einheit (Ml, Γ-Ί2) und die erste und die zweite Schalterschaltung (CrIl, CM2) für einen alternierenden Betrieb durch Signale (Sl, 32, C) gesteuert sind, die durch einen selben Zeitbasisgenerator (BT) erzeugt werden, der in Synchronismus mit der Wiederholungsrate der in das System eingehenden und aus dem System auslaufenden Signale arbeitet.

   BAD ORIGINAL 509816/0713

   . ■ *f ■

   Lee rs'e 11