DE2437113C3 - Verfahren zur Mehrfachausnutzung der Übertragungskanäle einer Nachrichtenübertragungsstrecke mit sendeseitiger Redundanzverminderung binär codierter Zeitmultiplexsignale und empfangsseitiger Redundanzerhöhung und Anordnung zur Durchführung des Verfahrens auf der Sende- und Empfangsseite - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Mehrfachausnutzung von Übertragungskanälen mit sendeseitiger Redundanzverminderung binär codierter Zeitmultiplexsignale und empfangsseitiger Redundanzerhöhung.

Bei der Übertragung von Sprache kommt es entsprechend Hölzler-Thierbach »Nachrichtenübertragung«, Springer Verlag Berlin, Heidelberg, New York, 1960, Seiten 328 bis 330, aufgrund wechselseitigen Sprechens, von Gesprächslücken und Pausen zwischen Wörtern und Sätzen zu einer tatsächlichen Sprechkreisaktivität von etwa 25%. Zur besseren Ausnutzung der Übertragungssysteme sind eine Reihe von Verfahren und Übertragungssystemen entwickelt worden, zu denen das in der obengenannten Literaturstelle erläuterte Tasi-Verfahren zu zählen ist. Dort ist in der Abbildung 23 auf Seite 329 der prinzipielle Aufbau eines Tasi-Systems vorgestellt, bei dem 72 Sprechkreisen nur 36 Übertragungskanäle zugeordnet werden. Zu diesem Zweck wird die Aktivität in den einzelnen Sprechkreisen laufend überwacht und nur jene Sprechkreise, die Sprache rühren, mit den Übertragurigskanälert verbunden. Auch bei der Übertragung von Bildsignaler, kommt es zu Übertragungslücken und zur Übertragung von Codeworten mit hoher Redundanz, so daß auch in diesem Fall eine bessere Ausnutzung der Übertragungskanäle möglich ist.

Aus der deutschen Patentschrift 20 43 154 ist eine Schaltungsanordnung mit einer Zentrale und mehreren daran angeschalteten Teilnehmern, die gleichzeitig Informationen untereinander austauschen, insbesondere eine Konferenzschaltung in einem vorzugsweise mit Kompandierung arbeitenden Pulscodemodulationsnetz bekannt geworden, bei dem die einzelnen Teilnehmersendeleitungen in der Zentrale über Schalteinrichtungen enden, die, von einem Bewerter gesteuert, jeweils die Teilnehmersendeleitung, deren Signal den größten Momentanwert hat, zu den Teilnehmerempfangsleitungen durchschalten. Die Signale in den Teilnehmersendeleitungen können dazu periodisch abgetastet und die jeweiligen Al-tastwerte in Codewörter umgewandelt werden, diese Codewörter werden dann einem Bewerter zugeführt, der die Teilnehmersendeleitung mit dem größten Codewort in die Teilnehmerempfangsleitungen durchschaltet.

Es sind eine Reihe weiterer Verfahren und Systeme dieser Art bekannt geworden, die mehrere gemeinsame Hauptmerkmale aufweisen:

Aus einem angelieferten PCM-Rahmen wird eine feste Anzahl, beispielsweise 50%, von Codeworten ausgewählt und diese übertragen; die Auswahl erfolgt entsprechend der Größe des Abtastwertes, den das Codewort tiarstellt; für Kanäle, die innerhalb eines Rahmens nicht bedient wurden, wird empfangsseitig ein der Signalspannung Null entsprechendes Ersatzwort erzeugt und dieses in den abgehenden Rahmen eingeblendet.

Die angeführten Hauptmerkmale lassen die Nachteile des Standes der Technik deutlich erkennen. Verzichtet man auf komplizierte Optimierungsveriahren, dann muß das empfangsseitige Ersatzwort der Signalspannung Null entsprechen. Bei einer Übersteuerung des Systems, beispielsweise in der Hauptverkehrszeit, hat dies aber zu Folge, daß in Kanälen mit kleinerer Aussteuerung die Quantisierungsverzerrung stärker ansteigt als in Kanälen mit größerer Aussteuerung. Die Vorschrift, daß eine feste Anzahl von Codewörteni ausgewählt und übertrag«.·;, werden soll, kann außerdem dazu führen, daß auch übertragungswürdige Code worte unterdrückt werden. In dem jeweils betroffenen Kanal entsteht dann eine charakteristische Störspitze. Voraus setzung für das Auftreten der Störspitze ist dabei, daß die Codeworte innerhalb eines Rahmens nicht statistisch verteilt sind. Dies kann besonders bei Systemen mit niedriger Kanalzeit und bei der Datenübertragung auftreten.

Der vorliegenden Erfindung liegt also die Aufgabe zugrunde, ein Verfahren und Anordnungen zur Durchführung dieses Verfahrens anzugeben, bei denen sich die Sprachqualität in der Hauptverkehrszeit nur geringfügig verschlechtert und sämtliche übertragungswürdigen Codeworte übertragen werden.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß sendeseitig die Differenz zwischen dem zuletzt übertragenen und zwischengespeicherten Codewort und dem neuen Codewort jeweils eines Quellenkanales ermittelt wird, daß der Absolutwert dieser Differenz mit einem Schwellenwert verglichen wird, daß bei Unterschreiten des Schwellenwertes eine ^logische Null als .Adresse erzeugt und an einen Pufferspeicher abgegeben wird und das zwischengespeicherte Codewort gespeichert bleibt, daß bei Überschreiten des Schwellenwertes das neue Codewort zwischengespeichert wird und zusammen mit einer logischen Eins als Adresse an den Pufferspeicher abgegeben wird, daß der Schwellenwert bei einer großen Zahl im Pufferspeicher befindlicher Codeworte erhöht und bei einer niedrigen Zahl im Pufferspeicher befindlicher Codeworte erniedrigt wird, daß im Bittakt der Übertragungsstrecke der Inhalt des Pufferspeichers an die Übertragungsstrecke bitweise abgegeben wird, daß empfangsseitig die ankommenden Signale in einem zweiten Pufferspeicher gespeichert werden, daß im Worttakt des empfangsseitigen Zeitmultiplexsystems die in dem zweiten Pufferspeicher befindlichen Signale nacheinander abgerufen werden, daß die als Adresse abgegebene logische Null als ein Wort und ein Codewort mit einer logischen Eins als Adresse als ein weiteres Wort betrachtet werden, so daß die Zeit für die Ausgabe einer als Adresse abgegebenen logir"hen Null der Zeit für die Ausgabe eines Codeworts mit einer Adresse in Form einer logischen Eins entspricht, daß die Erkennung der jeweiligen Adresse nach den Vorschriften des Shannon-Fano-Codcs vorgenommen wird, daß bei einem Codewjrt mit einer Adresse die Adresse unterdrückt und nur das Codewort zwischengespeichert und außerdem gleichzeitig an einen Empfängerkanal abgegeben wird, daß beim Auftreten einer Adresse in Form einer logischen Null diese Adresse unterdrückt wird und das zwischengespeicherte Codewort des jeweiligen Zeitkanals an einen Empfängerkanal abgegeben wird und daß in dei Anfanpsphase die Entnahme der Worte aus dem zweiten Pufferspeicher durch dessen Füllgrad gesteuert wird.

Die Erfindung beruht auf der Erkenntnis, daß Verbesserungen durch ein anderes Auswahlkriterium und eine gleitende Entscheiderschwelle möglich sind. Das neue Auswar'kriierium besteht darin, daß die Übertragunpswürdigkeit des jeweiligen Codewortes nicht mehr durch die HröBc des dargestellten Abtastwertes, sondern durch die Differerr. zu dem im jeweiligen Kanal zuletzt übertragenen Codewort gegeben ist. Daraus ergibt sich auch, daß als

<>5 empfangsseitiges Er^d'.zwor'. das für den betreffenden Kanal zuletzt übertragene Codewort eingeblendet wird, das zu diesem Zweck gespeichert worden war. Daraus läßt sich als Vorteil des erfindungsgemäßen Verfahrens

ableiten, daß bei logarithmischer Codierung, beispielsweise mittels einer 13-Segment-Kennlinie und einer Differenzbildung entsprechend der Anzahl der Quantisierungsintervalle. die relative Verschlechterung in allen Kanälen gleich groß ist und die Kanäle mit kleinerer Aussteuerung nicht benachteiligt werden.

Durch die gleitende Entscheiderschwelle ergibt sich eine Optimierung hinsichtlich der Übertragungsqualität, indem die Redundanzminderung nur so weit getrieben wird, wie dies im Hinblick auf den Belegungszustand der Obertragungskanä'le erforderlich ist. Durch die gleitende F.ntscheidcrschwelle wird also die Rahmenlänge dem jeweiligen Bedarf angepaßt, was allerdings die Adressierung der übertragenen Codeworte erforderlich macht. Diese Adressierung erfolgt zweckmiißigerweise nach dem Prinzip des Shannon-Fano-Codes. Danach wird statt jedes überflüssigen Codeworles, das nicht

UW*. I 11 U^V Il "IIU, LIIK 1*1111 £.*_ IV. I IUk I. |V.V1*_I,| ill/Cl llil^C

neu Codewort wird eine funs vorangestellt.

Der Shannon-Fano-Code und die Möglichkeiten zur Codeerkennung auf der Empfangsseitc sind in der Veröffentlichung Ilölzlcr-Holzwarth »Theorie und Technik der Pulsmodulation« Springer Verlag Berlin. 1957. Seiten 162 bis 164. näher erläutert.

Line vorteilhafte Anordnung /ur Durchführung des erfindungsgemäßen Verfahrens gibt sich dadurch, daß Nachrichten bestimmter Quellen so codiert werden, daß zwei aufeinanderfolgende Codeworte cmc Mindest-Differcnz zueinander aufweisen und dadurch eine bevorzugte Bewertung dieser Nachrichten automatisch erreicht wird.

Die Vorteile der erfindungsgemäßen Anordnung gegenüber dem Stand der Technik liegen insbesondere darm, daß in den Hauptverkehrszeiten keine Störspitzen auftreten, die einen Datenbetrieb verhindern, sondern sich lediglich eine Erhöhung des. durch den Momcntanwertkompander in weiten Grenzen der Aussteuerung proportionaler Quantisicrungsgeräusches ergibt.

Weitere Vorteile liegen darin, daß die Quantisierungsverzerrung in allen Kanälen gleich groß ist und sich auch nach mehrmaligem Durchlaufen gleicher erfmdungsgemäßer Anordnungen kein merklich erhöhtes Quantisierungsgeräusch ergibt, da sich jedesmal ungefähr die gleichen Ansprechschwellen einstellen.

Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden. Dabei zeigt

F i g. i die Sendeseite und

F i g. 2 die Empfangsseite einer erfindungsgemäßen Anordnung.

Die in der Fig.! dargestellte Sendeseite der erfindungsgemäOen Vorrichtung enthält einen ersten Zwischenspeicher 11, einen ersten Pufferspeicher 12, einen ersten Entscheider 13, einen ersten gesteuerten Umschalter 14, einen ersten Eingabeschalter 15. einen ersten Ausgabeschalter 16 und einen Adressierschalter 17. Dem mit 1 bezeichneten Eingang werden die in ihrer Redundanz zu verringernden binär codierten Zeitmultiplexsignale. die im vorliegenden Falle in Form von PCM-Worten auftreten, zugeführt. Mit dem Eingang 1 ist über die Leitung 2 der erste Anschluß des ersten Umschalters 14 und der Signaleingang des ersten Entscheiders 13 verbunden. Der Entscheider 13 ist weiterhin über die Leitung 14 mit dem Ausgang des ersten Zwischenspeichers 11 verbunden. Bei dem Zwischenspeicher 11 handelt es sich um einen Umlaufspeicher, der Speicherinhalt wird also zyklisch von einem Speicherplatz zum nächsten übertragen. Der Entscheider 13 vergleicht fortlaufend jedes ankommende PCM-Wort mit dem im Zwischenspeicher ti befindlichen letzten PCM-Wort des jeweiligen Quellcnkanals. Falls ein Unterschied zwischen dem gespeicherten Codewort und dem neuankommenden Codewort besteht, wird diese Differenz im ersten Entscheider 13 ermittelt und mit der F.ntscheiderschwellc verglichen. Überschreitet die Differenz die Entscheiderschwelle, so wird vom Entscheider 13 über die Steuerleitung S 1 der

,o erste Umschalter 14 so gesteuert, daß die Verbindung zwischen dem ersten IJmschalteranschluß 141 und dem zweiten Umschalteranschliiß 142 geschlossen wird. Dadurch gelangt das neue angekommene Codewort zum Eingang des ersten Zwischenspeichers 11. in dem es an Stelle des let/ten Codeworts gespeichert wird, gleichzeitig gelangt das neu ankommende Codewort zum Adressierschalter 17. Der Adressicrschaltcr 17 wird über ci"e wcs'ere Sieuerleiiun" S3 .si> ^tTrisi^il|l'^ri ^f^i^ er vor Eintreffen des Codeworts kurzzeitig auf den Anschluß 1 springt und anschließend auf den mittleren Anschluß schaltet und das Codewort zum ersten Eingabeschalter 15 weiterleitet. Durch das Umspringen des Adrcssicrschalters 17 auf den Anschluß 1 wird erreicht, daß jedem Codewort eine Adresse in Form einer logischen t vorangestellt wird. Ober den ersten Hingabeschaltcr 15 gelangt das Codewort zu den einzelner \nschliissen »1...an des ersten Pufferspeichers 12. In diesem Pufferspeicher, der nach Art der im angelsächsischen Schrifttum als »clastic store« bezcichneten Speicher arbeitet, wird sowohl die I Bit umfassende Adresse als auch da? beispielsweise 8 Bit umfassende Codewort bitweise gespeichert.

Tritt bei dem Vergleich des neuen und des zwischcngespcichertcn Codeworts eine Differenz, auf.

die kleiner als die Schwellenspannung des ersten Entscheiders 13 ist. so steuert dieser über die Steuerleitung Sl den ersten Umschalter 14 so. daß die Verbindung zwischen dem dritten Schalterkontakt 143 und dem zweiten Schalterkontakt 142 geschlossen wird und das zwischengespeicherte Codewort erneut zum Eingang des ersten Zwischenspeichers 11 gelangt und wieder gespeichert wird. Gleichzeitig wird der Adressierschalter 17 über die Steuerleitung S3 so gesteuert, daß die Verbindung mit dem Nullkontakt geschlossen wird. Damit wird erreicht, daß das zwischengespeicherte Codewort vom Eingang des ersten Eingabeschalters

15 ferngehalten wird und stattdessen diesem Eingang eine logische Null zugeführt wird. Der erste Eingabeschalter 15 wird über die Steuerleitung S2 vom ersten Entscheider 13 gleichzeitig so gesteuert, daß e. die logische Null einem Eingang des ersten Pufferspeichers 12 zuführt, in dem diese gespeichert wird. Anstelle eines nicht übertragungswürdigen Codewortes wird dem ersten Pufferspeicher also nur eine 1 Bit umfassende

Adresse in Form einer Null zugeführt.

An die Ausgangsanschlüsse b 1.. .bn des erster Pufferspeichers 12 ist ein erster Ausgabeschalter Ii angeschlossen, der über einen Ausgang 7 für da; redundanzgeminderte binär codierte Zeitmultipiexsi gnal verfügt und außerdem über die Taktleitung Tl mil dem Übertragungssystem verbunden ist und durcl· dieses gesteuert wird. Entsprechend dem Bittakt de; Übertragungssystems tastet der erste Ausgabeschaltei

16 die einzelnen Ausgangsanschlüsse des erster Pufferspeichers 12 ab und gibt die gespeichenen Signa!«

bitweise an das nachfolgende Übertragungssystem ab In diesem Übertragungssystem liegen unterschiedlich! Wortlängen vor, da ein übertragungswürdiges Code

wort einschließlich der Adresse beispielsweise 9 Bit umfassen kann, für ein nicht übertragungswürdiges Codewort aber nur eine I Bit umfassende Adresse übertragen wird. Entsprechend der Anzahl der übertragenen Nullen kommt es zu einer entsprechenden Redundanzminderung und damit zu einer besseren Ausnut/.ung der Übertragungskanäle der Übertragungsstrecke.

Bei einer größeren Zahl vom ersten Entscheider 13 festgestellter iibertragiingswürdiger Codeworte könnte es /u einer Überfüllung des ersten Pufferspeichers 12 kommen. Um dies zu vermeiden, wird vom ersten Entscheider 13 über die Leitung 5 in bestimmten zeitlichen Abstanden ein Befehl an den ersten Pufferspeicher 12 übermittelt, durch den der »Füllgnul« dieses Speichers festgestellt wird. Die Angaben über den Füllgrad werden über die Leitung 6 an den ersten tntscheider lj übermittelt und führen dazu, daß bei hohem Füllgrad, also bei einer großen Zahl im Pufferspeicher befindlicher Codeworle der Schwellenwert des ersten Entscheiders 13 erhöht wird, also an die Übertragungswiirdigkeit der Codeworte erhöhte Anforderungen gestellt werden. Entsprechend wird bei niedrigem Füllgrad ein Signal abgegeben, durch daß der Schwellenwert im ersten Entscheider 13 gesenkt wird und dann eine kleinere Differenz zwischen dem neuen und dem zuletzt übertragenen Codewort für eine Übertragung des neuen Codeworts ausreicht.

Sollen bei der Übertragung einzelne Quellenkanäle vor dui anderen bevorzugt werden, dann ist eine Umcodierung der Codeworte dieser Quellenkanäle möglich. Die Umcodierung, beispielsweise durch eine Invertierung jedes zweiten Codeworts, erfolgt dann so, daß zwischen den einzelnen aufeinanderfolgenden Codeworten jedes Quellenkanals eine maximale Differenz entsteht, die die Übertragungswürdigkeit sichert.

Die F i g. 2 zeigt die Empfangsseite der erfindungsgemäßen Anordnung, die einen zweiten Eingabeschalter 25, einen zweiten Pufferspeicher 21, einen zweiten Ausgabeschalter 26, einen zweiten Zwischenspeicher 22 einen zweiten Entscheider 23, einen zweiten Umschalter 27 und Verbindungsleitungen zwischen diesen Bauteilen enthält. Vom Übertragungssystem gelangen die redundanzgeminderten Signale über den Eingang 27 zum zweiten Eingabeschalter 25. Dieser zweite Eingabeschalter 25 ist über die Taktleitung T2 mit dem Übertragungssystem verbunden und wird durch dieses so gesteuert, daß er der. einzelnen Eingangsanschlüssen c 1.. .cn des zweiten Pufferspeichers 21 die ankommenden Signale bitweise zuführt, so daß diese im zweiten Pufferspeicher 21 ebenfalls bitweise gespeichert werden können. Mit den Signalausgängen d 1.. .dn des zweiten Pufferspeichers 21 steht der zweite Ausgabeschalter 26 in Verbindung, der die dem zweiten Pufferspeicher 21 entnommenen Signale einem zweiten Entscheider 23 und einem zweiten Umschalter 24 zuführt In dem zweiten Entscheider 23 wird zunächst eine Adressenerkennung vorgenommen, bei der nach den Regeln des Shannon-Fano-Codes, die in der oben erwähnten Literaturstelle Hölzler/Holzwarth, Seiten 162 bis 164, näher beschrieben sind, die einzelnen Codeworte richtig erkannt werden. Wird vom zweiten Entscheider 23 eine logische I als Adresse erkannt, dann wird von diesem über die Steuerleitung 55 ein Steuerbefehl zum zweiten Umschalter 24 abgegeben, durch den dieser den /weiten I '!»schalterkontakt 242 mit dem Ausgang des Umschalters 24 und damit mit dem Eingang eines zweiten

ίο /.wischenspeichers 22 und mit dem Signalausgang 33 schließt. Die Umschaltung vom Anschluß 241 auf den Anschluß 242 erfolgt dabei um ein Bit verzögert, so daß nur das Codewort, nicht aber die als Adresse dienende logische I weitergegeben wird.

Erkennt der zweite Entscheider 23 eine logische Null als Adresse, dann wird über die Steuerleitung 55 an den /weiten gesteuerten Umschalter 24 ein Steuerbefehl abgegeben, durch den die Verbindung mit dem dritten Umschalterkontakt 243 und damit mit dem Ausgang des

ίο /weiten Zwischenspeichers 22 geschlossen wird.

In diesem Falle wird das für den betreffenden Kanal /wischengespeicherte Codewort vom Zwischenspeicher an den Ausgang 33 abgegeben. Gleichzeitig wird über die Stellerleitung 54 durch den zweiten Entschei-

a5 der 23 der zweite Ausgabeschalter 26 gestoppt, so daß dieser während der Abgabe des zwischengespeicherten Codeworts keine weiteren Speicherzellen abfragen kann. Der Abfragetakt des zweiten Ausgabeschalter? 26 entspricht also dem ursprünglichen Worttakt vor der Redundanzminderung und dem Worttakt des am Ausgang 33 angeschlossenen Zeitmultiplexsystems, er wird über den Anschluß T und die Leitung 34 dem zweiten Entscheider 23 und über diesen und die Steuerleitung 54 dem zweiten Ausgabeschalter 26 zugeführt.

In der Anfangsphase der Entnahme wird vom zweiten Entscheider 23 über die Verbindungsleitung 29 dem zweiten Pufferspeicher 21 ein Befehl zugeführt, auf Grund dessen der Füllgrad des zweiten Pufferspeichers 21 über die Verbindung 30 dem zweiten Entscheider 23 gemeldet wird. Auf Grund der Angaben über den Füllgrad des zweiten Pufferspeichers 21 steuert der zweite Entscheider 23 den zweiten Ausgabeschalter 26, so daß ein Leerlauf und ein Überschneiden der beiden Schalter 25 und 26 vermieden wird.

Die Beschreibung der beiden Teile der erfindungsgemäßen Anordnung zeigt, daß der schaltungstechnische Aufwand begrenzt ist. Beim Übergang zu modernen Technologien, beispielsweise der Einführung von MOS-Speichern dürfte sich der Aufwand für die erfindungsgemäße Apparatur auf wenige integrierte Schaltungen beschränken lassen. In diesem Falle ist auch eine Vergrößerung der Zwischenspeicher leichter möglich. Eine derartige Vergrößerung wird unter Umständen erforderlich, falls man das erfindungsgemäße Verfahren zur Redundanzminderung von binär codierten Zeitmultiplex-Bildsignalen einzusetzen beabsichtigt.

Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Verfahren zur Mehrfachausnutzung der Übertragungskanäle einer Nachrichtenübertragungsstrecke mit sendeseitiger Redundanzverminderung binär codierter Zeitmultiplexsignale und empfangsseitiger Redundanzerhöhung, dadurch gekennzeichnet, daß sendeseitig die Differenz zwischen dem zuletzt übertragenen und zwischengespeicherten Codewort und dem neuen Codewort jeweils eines Quellenkanales ermittelt wird, daß der Absolutwert dieser Differenz mit einem Schwellenwert verglichen wird, daß bei Unterschreiten des Schwellenwertes eine logische Null als Adresse erzeugt und an einen Pufferspeicher (12) abgegeben wird und das zwischengespeicherte Codewort gespeichert bleibt, daß bei Oberschreiten des Schwellenwertes das neue Codewort zwischengespeichert wird und zusammen mit einer logischen Eins als Adresse an den Pufferspeicher (12) abgegeben wird, daß der Schwellenwert bei einer großen Zahl im Pufferspeicher (12) befindlicher Codeworte erhöht und bei einer niedrigen Zahl im Pufferspeicher (12) befindlicher Codeworte erniedrigt wird, daß im Bittakt der Übertragungsstrecke der Inhalt des Pufferspeichers (12) an die Übertragungsstrecke bitweise abgegeben wird, daß empfangsseitig die ankommenden Signale in einem zweiten Pufferspeicher (21) gespeichert werden, daß im Worttakt des empfangsseitigen Zeitmultiplexsystems die in dsm zweiten Pufferspeicher (21) befindlichen Signale nacheinander abgerufen werden, daß die als Adresse abgegcoene logische Null als ein Wort und ein Codewort mit einer logischen Eins als Adresse als ein weiteres Wort betrachtet wird, so daß die Zeit für die Ausgabe einer als Adresse abgegebenen logischen Null der Zeit für die Ausgabe eines Codeworts mit einer Adresse in Form einer logischen Eins entspricht, daß die Erkennung der jeweiligen Adresse nach den Vorschriften des Shannon-Fano-Codes vorgenommen wird, daß bei einem Codewort mit einer Adresse die Adresse unterdrückt, nur das Codewort zwischengespeichert und außerdem gleichzeitig an einen Empfängerkanal abgegeben wird, daß bei Auftreten einer Adresse in Form einer logischen Null diese Adresse unterdrückt wird und das zwischengespeicherte Codewort des jeweiligen Zeitkanals an einen Empfängerkanal abgegeben wird und daß in der Anfangsphase die Entnahme der Worte aus dem zweiten Pufferspeieher durch dessen Füllgrad gesteuert wird.

2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß Nachrichten bestimmter Quelle so codiert werden, daß zwei aufeinanderfolgende Codeworte eine Mindest-Differenz zueinander aufweisen und dadurch eine bevorzugte Bewertung dieser Nachrichten automatisch erreicht wird.

3. Anordnung zur sendescitigen Durchführung des. Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß ein erster Zwischenspeicher (11), ein erster Pufferspeicher (12) mit einem ersten Eingabcschaltcr (15) und einem ersten Ausgabeschalter (16). ein Adrcssierschaller (17) mit drei Schaltpositioncn, ein erster Entscheider (13) und ein erster Umschalter (14) vorgesehen ist und daß der Eingang (1) für die zu übertragenden Codewortc über eine Leitung (2) mit einem Eingang des ersten Umschalters (14) und mit dem Signalcingang des ersten Entscheiders (13) verbunden ist, daß der Ausgang des ersten Umschalters (14) über eine Leitung (3) mit dem Eingang des ersten Zwischenspeichers (U) und über den Adressierschalter (17) mit dem ersten Eingabeschalter (15) verbunden ist, daß der Ausgang des ersten Zwischenspeichers (11) über eine Leitung (4) mit einem weiteren Eingang des ersten Umschalters (14) und mit einem weiteren Signaleicgang des ersten Entscheiders (13) verbunden ist, daß ein erster Steuerausgang (133) des ersten Entscheiders (13) mit dem ersten Umschalter (14) und ein zweiter Steuerausgang (134) über eine Leitung (5) mit dem Steuereingang eines ersten Pufferspeichers (12) verbunden ist, daß e;n Steuerausgang (122) des ersten Pufferspeichers (12) über eine Leitung (6) mit einem weiteren Eingang (135) des ersten Entscheiders (13) verbunden ist, daß der erste Eingabeschalter (15) mit dem Steuerausgang (133) des ersten Entscheiders (13) verbunden ist, daß die Signalausgänge des ersten Eingabeschalters (15) mit den Signaleingängen la 1.. .an) des ersten Pufferspeichers verbunden sind, daß die Signalausgänge (b\...bn) des ersten Pufferspeichers (12) mit den Signaleingängen eines ersten Ausgabeschalters (16) verbunden sind, daß der Signalausgang des ersten Ausgabeschalters (16) mit dem Ausgang für das redundanzgemind^vie PCM-Signal (7) verbunden ist und daß eine weitere Steuerleitung (S3) vorgesehen ist, die einerseits an einen Steuerausgang des 1. Entscheiders (13) und andererseits an den Adressierschalter(17) angeschlossen ist.

4. Anordnung zur empfangsseitigen Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Zwischenspeicher (22), ein zweiter Pufferspeicher (21) mit einem zweiten Eingabeschalter (25) und einem zweiten Ausgabeschalter (26) und ein zweiter Umschalter (24) vorgesehen ist, daß der Eingang für das redundanzgeminderte PCM-Signal (27) mit dem Eingang des zweiten Eingabeschalters (25) verbunden ist und dessen Signalausgänge mit den Signaleingängen (c\...cn) des zweiten Pufferspeichers (21) verbunden sind, daß die Signalausgänge (d\...dn) mi» den Signaleingängen eines zweiten Ausgabeschalters (26) verbunden sind und der Signalausgang des zweiten Ausgabeschalters (26) über eine Leitung mit dem Signaleingang des zweiten Entscheiders (23) und mit dem Eingang des zweiten gesteuerten Umschalters (24) verbunden ist, daß der Steuerausgang (232) des zweiten Entscheiders (23) mit den Steueranschlüssen des zweiten Ausgabeschalters (26) und des zweiten Umschalters (24) verbunden sind, daß der Steuerausgang des zweiten Pufferspeichers (21) mit einem Steuereingang (234) des zweiten Entscheiders (23) verbunden ist, daß der Stcucrcingang des zweiten Pufferspeichers (21) über eine Leitung (29) mit einem zweiten Steuerausgang (233) des zweiten Entscheiders (23) verbunden ist. daß der Signalausgang des zweiten Umschalters (24) mit dem Eingang des zweiten Zwischenspeichers (22) und Über eine Leitung (32) mit dem Ausgang (33) für das PCM-Signal verbunden ist, daß der Ausgang des Pufferspeichers (22) über eine Leitung (31) mit dem zweiten Signaleingang des zweiten Umschalters (24) verbunden ist und daß über Anschlüsse (T) den Ausgabeschaltern (16, 26) der Bittakt des Übertragungssystems zugeführt ist.