DE2432404C3 - Verfahren und Schaltungsanordnung zur Aufnahme und Speicherung von Analog-Signalen, insbesondere für eine Analog-Digital-Wandlung - Google Patents

Description

1 +

2G-1
G¹

einen dritten Verstärkungsgrad von nahezu Qi~~[ und einen vierten Verstärkungsgrad von nahezu

besitzt.

8. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Verzögerungsschaltung aus einer Verzögerungsleitung (1206) und einem dazu in Reihe geschalteten Verstärker (120a) besteht, der ausgangsseitig über einen in der jeweiligen Abtastphase geschlossenen Schalter (S3) mit dem invertierenden Eingang ( —) und über einen in den Umlaufphasen geschlossenen Schalter (S 140) mit dem nichtinvertierenden Eingang ( + ) des Differenzverstärkers (Ai\3) verbunden ist, und daß der Differenzverstärker bei gegebenem ersten Verstärkungsgrad G einen zweiten Verstärkungsgrad von nahezu

I +

20-1

C,

einen dritten Verstärkungsgrad von nahezu γ;—-τ und einen vierten Verstärkungsgrad von nahezu

- ■

besitzt.

Die Erfindung bezieht sich auf ein Verfahren und auf eine Schaltungsanordnung zur Aufnahme und Speicherung von Analog-Signalen, insbesondere für eine Analog-Digital-Wandlung, mittels eines Abtastverstärkers, der mit seinem Rückkopplungskreis eine Umlaufanordnung bildet, welcher eine Steuereinrichtung zugehörig ist, die derart wirksam ist, daß die wiederholte Zuführung eines Signals zu dem Verstärkereiilgang nach einer erstmaligen Zuführung eines Abtastsignals zu dem Verstärkereingang unter Einhaltung einer Verzögerung erfolgt.

Es ist bereits ein verstärkungs- und driftkompensierter Gleichstromverstärker mit einer Eingangsschaltung zum Anschluß einer Spannungsquelle bekannt (DT-AS 62 070), an die eine einen Eingang und einen Ausgang aufweisende erste Verstärkereinheit angeschlossen ist und die einen ersten Schalter zur periodischen Unterbrechung der Verbindung zwischen Spannungsquelle und Verstärkereinheit enthält, wobei eine Abtast- und Halteschaltung vorgesehen ist, die eine den Ausgang mit dem Eingang der ersten Verstärkereinheit verbindende, durch einen zweiten Schalter periodisch unterbrechbare, negative Rückkopplungsschleife und einen mit dem Eingang des Verstärkers verbundenen Haltekondensator umfaßt Bei diesem bekannten Gleichstromverstärker erfolgt zwar ein zweifacher Signalumlauf in einer Umlaufanordnung zum Zwecke der Vornahme einer Korrektur. Ein mehrmaliger Umlauf eines analogen Abtastsignals ist dabei jedoch

ίο nicht vorgesehen. Im übrigen vermag der bekannte Gleichstromverstärker lediglich eine Drift- oder Offsetspannungskompensation vorzunehmen, nicht aber auch eine Kompensation von zusätzlich in der Schaltungsanordnung verursachten Fehlern, die ein aufgenommenes Eingangssignal verfälschen.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen Weg zu zeigen, wie bei der Aufnahme und Speicherung von Analog-Signalen, insbesondere für eine Analog-Digital-Wandlung, mittels eines Abtastverstärkers nicht nur die Verstärker-Offsetspannung kompensiert werden kann, sondern wie auch weitere, bei dieser Aufnahme und Speicherung der Analog-Signale auftretende Fehlerspannungen kompensiert werden können.

Gelöst wird die vorstehend aufgezeigte Aufgabe ausgehend von einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch, daß in einer Vorphase zunächst die Verstärker-Offsetspannung bei bestimmtem Verstärkungsgrad durch den Rückkopplungskreis zusammen mit in diesem erzeugten, auf die Verzögerung zurückgehenden Fehlerspannungen unter Bildung einer Fehlersummenspannung geleitet wird, daß in einer daran anschließenden Abtastphase von der dabei aufgenommenen Abtast-Analogsignalspannung die in der Vorphase gebildete Fehlersummenspannung unter Bildung einer Verstärkerausgangsspannung subtrahiert wird und daß in anschließenden Umlaufphasen die in der Abtastphase gebildete Verstärkerausgangsspannung mit einem von dem Verstärkungsgrad in der Vorphase abweichenden Verstärkungsgrad verstärkt wird. Die Erfindung bringt den Vorteil mit sich, daß auf relativ einfache Weise sichergestellt ist, daß ein aufgenommenes und gespeichertes Analog-Signal ohne Verfälschung durch die Verstärker-Offsetspannung und durch andere auftretende Fehlerspannungen erhalten werden kann. Dies ist insbesondere bei einer Analog-Digital-Wandlung von Nutzen, bei der ein in ein Digital-Signal umzuwandelndes Analog-Signal während einer gewissen Zeitspanne zur Verfügung stehen muß, da der betreffende Wandlungsvorgang nicht in beliebig kurzer Zeitspanne erfolgen kann.

Zur Durchführung des Verfahrens gemäß der Erfindung ist es zweckmäßig, eine Schaltungsanordnung mit einem Abtastverstärker, der in seinem Rückkopplungskreis eine Verzögerungsschaltung enthält, die mit dem Abtastverstärker eine Umlaufanordnung bildet, zu verwenden, wobei diese Schaltungsanordnung dadurch gekennzeichnet ist, daß der Abtastverstärker durch einen Differenzverstärker gebildet ist, der in einer

no Vorphase, in der die Aufnahme einer Ablast-Analogsignalspannung verhindert ist, mit seinem nichtinvertierenden Eingang auf einen bestimmten Potential gehalten ist und entsprechend einem ersten bestimmten Verstärkungsgrad so eingestellt ist, daß aus der von dem

fis Verstärkerausgang in der betreffenden Vorphase abgegebenen Verstärker-Offsetspannung und aus auf die Verzögerung in der genannten Verzögerungsschaltung zurückgehenden Fehlerspannungen eine Fehler-

Summenspannung gebildet ist, daß in einer an die genannte Vorphase sich anschließenden Abtastphase, in der das genannte bestimmte Potential von dem nichtinvertierenden Eingang des Differenzverstärkers abgeschaltet ist und in der die Aufnahme einer Abtast-Analogsignalspannung an dem nichtinvertierenden Eingang des Differenzverstärkers erfolgt, der invertierende Eingang des Differenzverstärker mit der Verzögerungsschaltung derart verbunden ist, daß von der Abtast-Analogsignalspannung die in der Vorphase gebildete Fehlersummenspannung subtrahiert wird und daß in an die Abtastphase sich anschließenden Umlaufphasen der nichtinvertierende Eingang des Differenzverstärkers lediglich mit dem Ausgang der Verzögerungsschaltung verbunden ist und der Verstärkungsgrad des Differenzversiärkers auf einen von dem Verstärkungsgrad in der Vorphase abweichenden Wert eingestellt ist. Hierdurch ergibt sich der Vorteil, daß mit relativ geringem schaltungstechnischen Aufwand sichergestellt ist, daß bei der Aufnahme und Speicherung von Analog-Signalen nicht nur eine Verstärker-Offsetspannung im Sinne einer Kompensation berücksichtigt wird, sondern daß zusätzlich die durch Speicherbzw. Verzögerungsglieder in dem genannten Rückkopplungskreis verursachten Fehler im Sinne einer Kompensation berücksichtigt werden, so daß das jeweils aufgenommene und gespeicherte Analog-Signal nicht verfälscht wird.

Gemäß einer zweckmäßigen Ausgestaltung der vorstehend bezeichneten Schaltungsanordnung sind der Ausgang und der invertierende Eingang des Differenzverstärkers über einen ersten Widerstand verbunden, und der invertierende Eingang des Differenzverstärkers ist über einen in der Vorphase wirksamen zweiten Widerstand und über einen in den Umlaufphasen wirksamen dritten Widerstand an ein bestimmtes Potential anschaltbar. Hierdurch ergibt sich der Vorteil eines relativ geringen schaltungstechnischen Aufwands für die Einstellung der unterschiedlichen Verstärkungsgrade bei dem Differenzverstärker.

Weitere zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus der nachstehenden Beschreibung von Ausführungsbeispielen.

In den nachstehend näher beschriebenen Zeichnungen zeigt

F i g. 1 eine Schaltungsanordnung zur Erläuterung des Prinzips der Erfindung,

F i g. 2 eine Schaltungsanordnung gemäß einer ersten Ausführungsform der Erfindung,

F i g. 3 eine Schaltungsanordnung gemäß einer zweiten Ausführungsform der Erfindung,

F i g. 4 eine Schaltungsanordnung gemäß einer dritten Ausführungsform der Erfindung und

F i g. 5 eine Schaltungsanordnung gemäß einer vierten Ausführungsform der Erfindung.

Im folgenden sei zunächst unter Bezugnahme auf F i g. 1 das Prinzip der vorliegenden Erfindung näher erläutert Die Genauigkeit der Verstärkung eines abgetasteten Analog-Signals ist durch die Fehler begrenzt, die bei der betreffenden Verstärkung in einem dafür vorgesehenen Verstärker und in vorgesehenen Abtastkreisen vorhanden sind. Diese Fehler sind hauptsächlich gegeben durch das Wärmerauschen der verschiedenen Elemente des Verstärkers, durch die Verstärker-Offsetspannung und durch Speicherfehler.

Die durch die Verstärker-Offsetspannung gegebenen Fehler und die Speicherfehler sind dabei viel größer als die Fehler, die durch den mittleren Wert des Wärmerauschens gegeben sind; sie können den hundertfachen Wert des Fehlers erreichen, der durch das Wärmerauschen hervorgerufen wird. Bezüglich der Verstärker-Offsetspannung und der Speicherfehlerspannungen sei noch bemerkt, daß diese bei konstanter Temperatur praktisch unverändert festliegen. Die durch diese Spannungen hervorgerufenen Fehler sind daher beseitigbar, wenn man in Betracht zieht, daß eine Temperaturänderung der betreffenden Schaltungskreise während der Dauer einer Verstärkung vernachlässigbar ist. Da die Dauer der Verstärkung in der Praxis auf einen Bruchteil einer Millisekunde verringert werden kann, ist es zulässig anzunehmen, daß die Temperatur während der Verstärkung einer Abtastung konstant bleibt. Daher kann angenommen werden, daß die Verstärker-Offsetspannung und die Speicherfehlcrspannung während einer Verstärkungsphase konstant sind.

Die in F i g. 1 dargestellte Schaltungsanordnung enthält einen Differenzverstärkerkreis mit einem Differenzverstärker Λ 113, der gegengekoppelt ist. Der nichtinvertierende Eingang ( + ) des Differenzverstärkers A 113 ist mit dem Eingang E der Schaltungsanordnung über einen gesteuerten Unterbrecher bzw. Schalter 5150 verbunden. Der Gegenkopplungskreis des Verstärkers A 113 besteht aus einem Widerstand R 114, der zwischen dem Ausgang und dem invertierenden Eingang ( —) des Differenzverstärkers Λ113 geschaltet ist, sowie aus einem Widerstand /?115, der mit dem invertierenden Eingang ( —) des Verstärkers

ίο A 113 verbunden und über einen gesteuerten Unterbrecher bzw. Schalter S116 geerdet ist bzw. an Masse liegt. Parallel zu diesem Widerstand Λ115 liegt ein Widerstand Al, der über einen Schalter SI an Erde bzw. an Masse anschaltbar is';.

is Ein gesteuerter Unterbrecher bzw. Schalter 52 ermöglicht, den nichtinvertierenden Eingang ( + ) des Verstärkers A 113 zu erden bzw. an Masse anzuschalten.

Zwischen dem Ausgang des Verstärkers A 113 und

dessen nichtinvertierenden Eingang liegt ein Verzögerungsspeicherkreis ohne daß dies indessen in Fig. 1 näher gezeigt ist. In Fig. 1 ist jedoch angedeutet, daß der betreffende Verzögerungsspeicherkreis ausgangsseitig mit dem invertierenden Eingang des Verstärkers A113 über einen gesteuerten Unterbrecher bzw.

4S Schalter 53 und einen Widerstand R 3 verbunden ist.

Das der Erfindung zugrundeliegende Prinzip besteht nun darin, daß ein Eingangssignal Null einmal umläuft, indem der Unterbrecher bzw. Schalter 52 geschlossen wird und indem für den Verstärker Λ 113 ein erster, als

>o Fehlerabgriffsverstärkung bezeichneter Verstärkungsgrad Gp festgelegt wird. Dies geschieht durch öffnen des Unterbrechers bzw. Schalters 5116 und durch Schließen des Schalters 51.
Da das Eingangssignal des Verstärkers A 113 in dieser ersten Phase, die als Vorphase zu betrachten ist.

Null ist, ist das Ausgangssignal des Verstärkers A 113 gleich der Verstärker-Offsetspannung E₀ multipliziert mit dem Verstärkungsgrad Gp.

Nach dieser Vorphase kommt zu der erwähnten Fehlerspannung die Speicherfehlerspannung in dem Verzögerungsspeicherkreis bzw. in der Verzögerungsschaltung hinzu. Das sich dadurch ergebende Signal stellt gewissermaßen eine Fehlersummenspannung dar, die dem invertierenden Eingang (-) des Verstärkers A 113 über den dann geschlossenen Schalter 53 zum gleichen Zeitpunkt zugeführt wird, zu dem die Abtastung eines Analogsignals erfolgt, welches über den dann geschlossenen Schalter 5150 dem nichtinvertie-

renden Eingang des Verstärkers A 113 zugeführt wird, nachdem zuvor die Schalter 51 und 52 geöffnet worden sind. Das Ausgangssignal des Verstärkers /4 113 stellt nunmehr das mit einem Verstärkungsgrad Ge verstärkte Abtastsignal dar, von dem die Verstärker-Offsetspannung — die mit dem gleichen Verstärkungsgrad verstärkt wird — und die Fehlersummenspannung subtrahiert werden, die dem invertierenden Eingang des Verstärkers A 113 bei einer Verstärkung Gc zugeführt wird.

Das so erhaltene Signal läuft nun in der Schaltungsanordnung um. Die Widerstände R\ und /?3 sind dabei derart bemessen, daß eine Kompensation der Fehlersummenspannung während einer bestimmten Anzahl von Umläufen sichergestellt ist.

Es dürfte somit bereits ersichtlich sein, daß eine sogenannte Umlaufverstärkung mit Fehlerkompensation einen Umlauf vor der eigentlichen Abtastung eines Analog-Signals benötigt. Da die Dauer dieses Umlaufs jedoch konstant ist, führt dies dazu, daß sämtliche Abtastungen von Analog-Signalen um die gleiche zeitliche Dauer verschoben sind, was keine nachteilige Auswirkung zur Folge hat.

Es wird nun anhand der F i g. 2 die erste Ausführungsform gemäß der Erfindung beschrieben, wobei die genaue Funktion der auch als Umlaufverstärkerkreis zu bezeichnenden Umlaufanordnung mit der Fehlerkompensation und die genaue Ermittlung der Werte der Widerstände R 1 und R 3 erläutert werden.

Die in Fig.2 dargestellte Schaltungsanordnung unterscheidet sich von der in F i g. 1 gezeigten Schaltungsanordnung im wesentlichen in der detaillierten Darstellung des mit dem Verstärker A 113 eine Umlaufanordnung bildenden Verzögerungsspeicherkreises bzw. der diesen Speicherkreis bildenden Verzögerungsschaltung. Diese Verzögerungsschaltung besteht aus einem ersten statischen Speicher M124, dessen Eingang über einen gesteuerten Unterbrecher bzw. Schalter 5123 mit dem Ausgang des Verstärkers /4 113 verbunden ist. Der Ausgang des ersten statischen Speichers M124 ist mit dem einen Eingang ( + ) eines Verstärkers A 125 verbunden, der eine Verstärkung von 1 besitzt. Der Ausgang des Verstärkers A 125 ist über einen gesteuerten Unterbrecher bzw. Schalter 5126 mit dem Eingang eines zweiten statischen Speichers M127 verbunden. Der Ausgang dieses zweiten Speichers M127 ist über einen gesteuerten Unterbrecher bzw. Schalter 5140 mit dem nichtinvertierenden Eingang ( + ) des Differenzverstärkers A 113 und über den im Zusammenhang mit F i g. 1 bereits erwähnten Schalter 53 und den Widerstand R 3 mit dem invertierenden Eingang (—) des Differenzverstärkers /4 113 verbunden.

Die zu kompensierenden Fehlerspannungen sind bei der in F i g. 2 dargestellten Schaltungsanordnung zum einen die Offsetspannungen der Verstärker A 113 und A 125, und zum anderen sind dies die Speicherfehlerspannungen, die durch die Speicher M124 und M127 hervorgerufen werden.

Da die Verstärkung des Verstärkers A 125 konstant und gleich 1 ist, ist dessen auch als Verschiebespannung bezeichnete Offsetspannung bei beliebigem zu verstärkendem Signal ebenfalls konstant Der durch die Speicher M124 und M127 und durch den Verstärker A 125 hervorgerufene Gesamtfehler ist daher konstant; dieser Fehler bzw. diese Fehlerspannung wird mit E₁ bezeichnet

Mit VP, VE, VAu VA₂... VA_n werden die Fehlerspannungen bezeichnet, die von dem Speicher M127 jeweils

bis zum Ende der folgenden Phase abgegeben werden:

VP — Gesamtfehlerspannung,

VE — in der Abtastphase gebildete Gesamtspan-

nung,

VAι — Ausgangsspannung nach erster Verstärkung.

VAi — Ausgangsspannung nach zweiter Verstärkung.

VAn — Ausgangsspannung nach n-ter Verstärkung.

In der ersten Phase, die mit »Vorphase« bezeichnet wird, ist der nichtinvertierende Eingang des Verstärkers A 113 durch Schließen von 52 geerdet. Die Unterbrecher 51 und 5123 sind ebenfalls geschlossen und alle is anderen Unterbrecher sind offen. Das Ausgangssignal des Verstärkers /4 113, das gleich

Gp ■ t\, mit Gp =

Ri +«114

wird auf den Speicher M124 übertragen. Der Unterbrecher 5123 wird nun geöffnet und der Unterbrecher 5126 wird geschlossen. Das Fehlersignal am Ausgang des Speichers M127 ist daher:

VP = Gp- E₀ + Εχ.

In der zweiten Phase, die als »Abtastphase« bezeichnet wird, werden die Unterbrecher 5150, 5123 und 53 nach dem öffnen der Unterbrecher 52, 51 und

τ,ο 5126 geschlossen. Dann wird der Unterbrecher 5123 geöffnet und der Unterbrecher 5126 geschlossen, und das Ausgangssignal des Verstärkers, dem die Speicherfehler zugefügt werden, wird zu dem Speicher M127 übertragen. Die Fehlerspannung am Ausgang des Speichers M127 ist daher:

VE = Ge E₀-Ge- VP+ E₁

mit

Ge =

R3 + RU4

R3

und

η -ϊ

Die Spannung VEbezeichnet nur die Fehlerspannung am Ausgang von M127 ohne die Spannung des abgetasteten Signals, die selbstverständlich entsprechend der in der obenerwähnten französischen Patentschrift beschriebenen Funktion verstärkt wird. Die dritte Phase ist die Phase der ersten Verstärkung. Um diese durchzuführen, werden nur die Unterbrecher 5116,5123 und 5140 geschlossen. Das Signal wird von Λ 113 mit der Verstärkung G verstärkt, in den Speicher M124 und dann in den Speicher M127 durch Schließen von 5126 und öffnen von 5123 übertragen. Die Fehlerspannung am Ausgang vom M127 ist daher:

mit

VA₁= G-VE + G- E₀ + E₁ RU4 + RU5

G =

K115

Die zweite Verstärkung erfolgt unter den gleichen Bedingungen wie die erste und damit gilt:

VA₂ = G- VAx + G- E₀+ Εχ

Bei der n-ten Verstärkung hat man schließlich:
VA_n= G · V(N-D + G ■ E₀ + Et.

Indem man in dem Ausdruck der Spannung
Glieder nach Eo und Ei gruppiert und ihre Koeffizienten unterdrückt, berechnet man als Funktion von G die Werte von Gp und Ce₁ die die Unterdrückung der Fehler nach N Verstärkungszyklen ermöglichen. Man kann nun die Größen von R 1 und R3 als Funktion der Größe von R 114 und von G ableiten.

Es wird nun die detaillierte Berechnung der Widerstände Ri und /?3 beschrieben, deren Prinzip oben erläutert wurde, d. h., daß die Fehlerspannungen Phase für Phase berechnet werden:

Vorphase:

VP = Gp- E_n+ E₁.

Abtastung:

VE = Ge E₀+ E₁- Gc ■ VP = Ge- E₀+ Ei -(Ge-I)- VP

d.h. VE = [Ge -Gp(Ge -I)] E_n + [1 -(Ge- I)]E₁.

Erste Abtastung:

V A₁ = G E₀ +E₁ +G-VE,
d.h.
VA₁ = G-[1 +Ge-(Ge- I)GP]E₀

+ [1 +G-(Ge-I)G]E₁.
Zweite Abtastung:

VA₁ = G-E₀ +E_x+G- VA₁ ,
d.h.

VA₂ = G² -[I +G"¹ +Ge-(Ge-I)Gp]E₀

+ G²[! +G"¹ +G'²-(Ge-I)] E₁.
/i-te Abtastung (N >1):

Wenn C^'groß ist, können die geometrischen Reihen
1 + C-¹ + G ² +■■■+ G"

ohne merklichen Fehler durch die Summe der Glieder der gleichen Reihe mit einer unendlichen Anzahl von Gliedern ersetzt werden:

I -Ο'"¹ +Ο¹"¹
Man erhält nun:

I _ G
-G'~G-I

VA_n = G" · Γ -■ - + Ge - (Ge - 1) Gp 1 E₁,
LG-I J

Damit die Fehlerspannung nach N Verstärkungszyklen Null ist, ist es notwendig und genügt es, daß die Koeffizienten von Eo und Ei gleichzeitig Null sind. Man erhält dann:

Ge= 1

G
G-I

und

wodurch man erhält:

und

R3 = R114

2G-1

G-I

VA_n = G" -[I +G"¹ +G"²+ ... + G'-"

+ Ge-(Ge- 1(Gp] E₀ + G"
x[l+G +G +... + G "(Ge — I)] · E₁.

Für eine bestimmte Anzahl N von Verstärkungszyklen können die Koeffizienten von Ea und Ei unterdrückt werden, was die Bestimmung der Größen von Ge und Gp als Funktion von G ermöglicht, welche Größen die Fehler nach N Verstärkungszyklen beseitigen. Die Größe von R1 und R 3 werden nun aus den folgenden Beziehungen abgeleitet:

Rl =

R3 =

R114

Gp-I

R114

Ge-I '

Wenn man R 1 und A3 die oben bestimmten Größen gibt, ist die Fehlerspannung für eine unendliche Anzahl von Verstärkungszyklen absolut Null, jedoch mit den gemachten Näherungen, und man kann annehmen, daß sie dies auch für eine bestimmte Anzahl von Verstärkungsumläufen ist. Diese Näherung wird später im einzelnen bestätigt.

Es wird nun anhand der Fig.3 die zweite Ausführungsform beschrieben.

Diese Ausführungsform unterscheidet sich von der ersten durch die Zusammensetzung des Verzögerungsspeicherkreises und darin, daß die einzige Änderung der Ersatz des Verstärkers A 125 mit der Verstärkung Eins durch einen Verstärker A J 53 der gleichen Verstärkung wie der Verstärker A 113 ist

Die verschiedenen Funktionsphasen sind gleich denjenigen der Funktionsweise der ersten Ausführungsform, mit der Ausnahme, daß in den Verstärkungspha- sen die beiden Verstärker Λ 113 und A 163 die gleiche Rolle spielen und das Signal am Ausgang des Verstärkerkreises des einen oder des anderen dieser beiden Verstärker abgenommen werden kann.

Ein Verstärkungszyklus wird daher von dem Durchgang des Signals in einem der beiden Verstärker A 113 und A 163 bestimmt Da das Signal nur am Ausgang der beiden Verstärker von dem Kreis abgenommen werden kann, wenn dieses Signal in M124 gespeichert wird,

wird es von A 163 verstärkt, wenn dessen Ausgang mit M 127 oder einem Nutzelement verbunden ist. Ebenso wird das Signal, wenn es in M 127 gespeichert wird, von Λ 113 verstärkt. Man bezeichnet daher als Verstärkungszyklus den Umlauf in dem Speicher M 127 und dem Verstärker A 113 oder in M 124 und A 163. Jeder Zyklus beginnt beim öffnen des Unterbrechers vor dem Speicher und endet mit dem Austritt des Signals aus dem Verstärker. Man kann daher alle Speicherfehlerspannungen von M 124 und Verschiebefehlerspannungen von A 163 in einer einzigen Fehlerspannung gruppieren, die mit E\ bezeichnet wird. Da in der ersten Phase des Fehlerabgriffs der Verstärker A 113 auf ein nicht von M 127 abgenommenes Signal wirkt, unterscheidet man die Verschiebespannung E₀ von Λ 113 und die Fehlerspannung E₂ der Speicherung in M YlT.

Die Bezeichnungen der Verstärkung und der Spannung sind gleich denjenigen der ersten Ausführungsform, und die Funktionsphasen sind ebenfalls die gleichen. Im folgenden werden die Schritte zur Bestimmung der Widerstände Ri und R3 angegeben. Diese Bestimmung erfolgt analog zu derjenigen der vorherigen Ausführungsform.

Vorphase:
Erste Phase: Durchgang durch A 113

VP_x =Gp-E₀.
Zweite Phase: Durchgang durch A 163

VP₁ = G · VP_x + E_x.
Abtastung: Durchgang durch A 113

VE = Ge E₀ -(Ge- I)-(KP₂ + E₂).
Erste Verstärkung: Durchgang durch A 163

KzI₁ = G VE + E₁.

Zweite Verstärkung: Durchgang durch A 113
KzI₂ = G-(KzI₁ + E₂) + G E₀.

ii-te Verstärkung:

N gerade: Durchgang durch zl 113

KzI_n = G-(KzI_1n-,, + E₂) + GE₀. N ungerade: Durchgang durch A 163
KzI_n= G-VA_lN-_u+ E_x.

In der gleichen Weise wie vorher und mit der gleichen Näherung erhält man:

Da die Koeffizienten von E\ und E₂ gleich sind, reduziert sich die Beseitigung der Koeffizienten Eo, E\ und E₂ auf zwei Gleichungen, und man erhält:

und

Ge = 1 + -j— o —

2G-1
Gp = ^ + I

Man erhält schließlich:

Rl = R114

G²

2G-1

und

(r — 1
R3= RiU ·--ϊτ—

Es wird nun anhand der Fig.4 die dritte Ausführungsform beschrieben.

Nur der Verzögerungsspeicherkreis zeigt Unterschiede bezüglich der beiden vorherigen Ausführungsformen. Dieser Kreis hat zwei parallele statische Speicher M 124 und Λ/127, von denen jeder mit dem Ausgang des Verstärkers Λ 113 jeweils über die gesteuerten Unterbrecher S123 und S126 und mit dem nichtinvertierenden Eingang des gleichen Verstärkers jeweils über die gesteuerten Unterbrecher 5128 und 5129 verbunden ist. Der Ausgang des einen der beiden Verstärker, M 127 bei diesem Beispiel, ist mit dem invertierenden Eingang des Verstärkers Λ 113 über den gesteuerten Unterbrecher 5 3 und den Widerstand R 3 verbunden.

Das umlaufende Signal wird am Ausgang des Verstärkers A 113 abwechselnd in dem Speicher M 124 und M 127 gespeichert Eine Verstärkungsphase wird

₄c von dem Durchgang des Signais im Verstärker A 113 und seiner Speicherung in einem der beiden Speicher bestimmt. Im Laufe der Phase des Fehlerabgriffs läuft das Eingangssignal Null in den beiden Speichern um und durchläuft daher zweimal den Verstärker Λ 113.

Die Bezeichnungen der Verstärkungen und der Spannungen sind gleich denjenigen der vorherigen Ausführungsformen und die Funktionsphasen sind die gleichen. £1 ist der Speicherfehler von Λ/124 und E2 derjenige von M 127.

Im folgenden werden nun die Schritte zur Bestimmung der Widerstände R 1 und R 3 beschrieben. Das Prinzip dieser Bestimmung ist derjenigen der vorherigen Ausführungsformen analog.

Vorphase:

Erste Phase: Speicherung in M 124 mit S2 geschlossen:

VP₁ = Gp E₀ + E₁.

Zweite Phase: Speicherung in M127 mit S 2 offen und S116 geschlossen:

VP₁ = G- VP₁ + G -E₀ + E₂.
Abtastung mit S 150 geschlossen und S116 offen:
VE = GeE₀ + E₁-(Ge-I)VP₁.

Erste Verstärkung: Speicherung in M 127:

VA₁ = G- I E + G E₀ + E₂.
Zweite Verstärkung:

VA₂ = G \ A₁ +C-E₀ + E₁ .
/i-te Verstärkung:

VA_S = GVA_IS__U + G E₀ + E₁.
wenn N gerade ist:

VA_x = G ■ VA,_S-_U + GE₀ + E₂.
wenn N ungerade ist.

In der gleichen Weise wie vorher und mit den gleichen Näherungen erhält man:

VAs = G^s ■ J^-j + Ge - (Ge- X)(Gp + 1 )g] ■ £„

₁-(G,-.,].E₁

Die Koeffizienten von E₁ und E₂ werden bcseititit Tür:

Gc=I ₊ -^

und der Koeffizient von E₀ wird beseitigt für:

Gp = 1 +

Man erhält nun:

Kl = R114
R3 = R114

G2	1 "
G2	1
2G-
G2-

G '

Die Größen von R 1 und R 3 sind gleich denjenigen, die man bei der zweiten Ausführungsform erhält.

Es wird nun anhand der Fig.5 die vierte Ausführungsform beschrieben.

Nur der Verzögerungsspeicherkreis weist gegenüber den vorherigen Ausführungsformen Unterschiede auf. Dieser Kreis weist in Reihe eine Verzögerungsleitunc 120f> auf, die eine Verzögerung τ einführt, sowie einen Verstärker 120a. Der Eingang der Verzögerungsleitung ist direkt mit dem Ausgang des Verstärkers A 113 und ihr Ausgang ist mit dem nichtinvertierenden Eingang bzw. dem invertierenden Eingang des Verstärkers /4 113 über den gesteuerten Unterbrecher S 124 und über den Widerstand R 3 und oen gesteuerten Unterbrecher 53 verbunden.

Die Verzögerungsleitung erzeugt keine Verschiebespannung, sondern bewirkt einen Pegelverlust der Signale, die sie überträgt. Der Verstärker 120a ist dazu bestimmt, diesen Pegelverlust zu kompensieren, der für die Verstärkung unerläßlich ist, er führt jedoch eine Verschiebespannung Ei ein. Man kann daher annehmen, daß der Verzögerungsspeicherkreis einen Gesamtfehler Ei einführt, und es ist ersichtlich, daß die Bestimmung der Widerstände R\ und R 3 exakt auf die gleiche

Weise wie bei der ersten Ausführungsforni erfolgt und zu den folgenden Ergebnissen führt, d. h.:

_G_ 2G~\

und

= KI14 -

G-I

ίο Im Falle einer konstanten Verstärkung führen Abtastungen die gleiche Anzahl von Verstärkungszyklen und damit die gleiche Anzahl von Umlaufzyklen durch. In diesem Falle kann die Kompensation der Fehler exakt sein. Man kann die exakte Größe der

is beiden Summen 1 + G-' + C-² + · - · +G" und C"¹ + G-³ + ··· + C~^N berechnen, da diese eine begrenzte Anzahl von Gliedern haben.

Es ist daher ersichtlich, daß bei der zweiten und dritten Ausführungsform die Fehlerkompensation nur

ίο dann exakt sein kann, wenn die Anzahl der Verstärkungszyklen ungleich ist. Nur in diesem Falle sind daher a^:e Koeffizienten von E\ und E₂ gleich.

Im Falle einer veränderbaren Verstärkung ist die Anzahl der Verstärkungszyklen entsprechend dem

is Pegel der Abtastung veränderbar. Man kann daher eine maximale Anzahl von Verstärkungszyklen festlegen, die keine Abtastung überschreiten kann.

Man kann daher Ri und A3 für diese Anzahl von Verstärkungszyklen bestimmen, und die Fehlerkompensation ist nur dann vollkommen exakt, wenn die Abtastung dieser Anzahl von Verstärkungszyklen tatsächlich unterworfen wird.

Wenn die Widerstände R1 und R 3 mittels der vereinfachten Formeln bestimmt werden, die oben

js erhalten wurden, indem man die geometrischen Reihen mit begrenzter Anzahl von Gliedern durch Reihen mit unendlicher Anzahl von Gliedern ersetzt, bleibt der durch diese Näherung verursachte Fehler annehmbar.

Wenn man für jede Ausführungsform die Verstärkung Ge und Gp durch ihre Größen in Abhängigkeit von G ersetzt, die nach Näherung in den Ausdrücken der Fehlerspannungen VE, VA\, VA₂ ■. . VAn erhalten werden, um die Fehler zu bestimmen, die nach jeder Abtastphase und jedem Verstärkungszyklus erzeugt werden, erhält man:

1. und 4. Ausführungsform:

VA - ^G ·

2. Ausführungsform:
G

G -

VA₁ = -

G²

£2·

wenn /Vgerade ist.

VA. = -

G²-l

G
G²-

wenn TV ungerade ist.
3. Ausfuhrungsform:

wenn TV gerade ist;

Hierfür genügt es, das Verhältnis der Abtastspannung zur Verstärkcmg der Abtastung zu bestimmen.

1. und 4. Ausfuhrungsform:

ve. ₌ Ζ3Ξ1 ^G - L __

Ge , G

^{1 +} G-T

F£ ι

'Ge ~ 2G

2. Ausführungsform:
VE G

2G-1

' £l ~~ 7^2 T

* G-I^¹ G

wenn N ungerade ist.

Es ist ersichtlich, daß bei den vier Ausführungsformen die Fehler nicht verstärkt werden, daß daher der relative Gesamtfehler gegenüber der abgetasteten Spannung praktisch von der Größe dieser Spannung unabhängig ist.

Der durch die Annäherung einer begrenzten Anzahl von Gliedern durch eine Reihe mit einer unbegrenzten Anzahl von Gliedern verursachte Fehler ist daher auf jeden Fall annehmbar.

Der Hauptfehler, der durch die Methode verursacht wird, ist auf die Differenz zwischen der Anzahl tatsächlich durchgeführter Verstärkungszyklen und der Anzahl von Zyklen zurückzuführen, für die Widerstände R 1 und R 3 bestimmt werden.

Der günstigere Fall für die Exaktheit der Fehlerkompensation ist derjenige einer Abtastung, die nicht verstärkt wurde und von dem Kreis nach seinem ersten Durchgang im Differentialverstärker abgenommen wird, und damit ohne Durchgang mit Verstärkung in dem Verzögerungsspeicherkreis. Wenn in diesem Falle der Verstärkungskreis keine Fehlerkompensation hat, sind die an der Abtastung verursachten Fehler gleich der Summe der Fehler der verschiedenen Komponenten.

In üblicher Weise führt man den Fehler auf den Eingang des Hauptverstärkers zurück, d. h., daß man die dem Eingangssignal des Kreises zuzusetzende Fehlerspannung bestimmt, um den gleichen Fehler am Ausgang zu erhalten, wobei man annimmt, daß keines dieser Elemente eine Fehlerspannung verursacht.

G² + G - 1

3. Ausführungsform:

VE Γ. 1

Gc "

G*+ G-I

Bei der ersten, zweiten und vierten Ausführungsform ist der Fehler kleiner als derjenige, der durch die verschiedenen Elemente ohne Fehlerkompensation hervorgerufen wird.

Ohne Fehlerkompensation wäre der Fehler gleich der Summe der Fehler, die durch jedes Element des Kreises hervorgerufen werden, während im Falle dieser Ausführungsformen, wobei die Koeffizienten Eo, E\ und £2 kleiner als Eins sind, der Fehler kleiner als die Summe der Fehler ist, die durch jedes der Elemente des Kreises hervorgerufen werden.

Bei der dritten Ausführungsform ist der Koeffizient von Eo größer als Eins, da jedoch die Verstärkung G 4s immer größer als Zwei ist, ist dieser Koeffizient nur wenig größer als Eins.

Die Bestimmung der Widerstände R 1 und R 3 für die Funktion mit automatisch veränderbarer Verstärkung ermöglicht es mittels der vereinfachten Formel somit eine Fehlerkompensation zu bewirken, die in den günstigsten Fällen eine Verbesserung der Genauigkeit der Verstärkung einer Abtastung zuläßt.

Hierzu 3 Blatt Zeichnungen

Claims (7)

1. Patentansprüche:

   !. Verfahren zur Aufnahme und Speicherung von Analog-Signalen. insbesondere für eine Analog-Digital-Wandlung, mittels eines Abtastverstärkers, der mit seinem Rückkopplungskreis eine Umlaufanordnung bildet, welcher eine Steuereinrichtung zugehörig ist, die derart wirksam ist, daß die wiederholte Zuführung eines Signals zu dem Verstärkereingang ι ο nach einer erstmaligen Zuführung eines Abtastsignals zu dem Verstärkereingang unter Einhaltung einer Verzögerung erfolgt, dadurch gekennzeichnet, daß in einer Vorphase zunächst die Verstärker-Offsetspannung bei bestimmtem Ver-Stärkungsgrad durch den Rückkopplungskreis zusammen mit in diesem erzeugten, auf die Verzögerung zurückgehenden Fehlerspannungen unter Bildung einer Fehlersummenspannung geleitet wird, daß in einer daran anschließenden Abtastphase von der dabei aufgenommenen Abtast-Analogsignalspannung die in der Vorphase gebildete Fehlersummenspannung unter Bildung einer Verstärkerausgangsspannung subtrahiert wird und daß in anschließenden Umlaufphasen die in der Abtastphase gebildete Verstärkerausgangsspannung mit einem von dem Verstärkungsgrad in der Vorphase abweichenden Verstärkungsgrad verstärkt wird.
2. 2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, mit einem Abtastver- to stärker, der in seinem Rückkopplungskreis eine Verzögerungsschaltung enthält, die mit dem Abtastverstärker eine Umlaufanordnung bildet, dadurch gekennzeichnet, daß der Abtastverstärker durch einen Differenzverstärker (A 113) gebildet ist, der in einer Vorphase, in der die Aufnahme einer Abtast-Analogsignalspannung verhindert ist, mit seinem nichtinvertierenden Eingang ( + ) auf einem bestimmten Potential gehalten ist und entsprechend einem ersten bestimmten Verstärkungsgrad (Gp) so eingestellt ist, daß aus der von dem Verstäncerausgang in der betreffenden Vorphase abgegebenen Verstärker-Offsetspannung und aus auf die Verzögerung in der genannten Verzögerungsschaltung zurückgehenden Fehlerspannungen eine Fehlersummenspannung gebildet ist, daß in einer an die genannte Vorphase sich anschließenden Abtastphase, in der das genannte bestimmte Potential von dem nichtinvertierenden Eingang ( + ) des Differenzverstärkers (A 113) abgeschaltet ist und in der die Aufnahme einer Abtast-Anaiogsignalspannung an dem nichtinvertierenden Eingang (+ ) des Differenzverstärkers (A 113) erfolgt, der invertierende Eingang ( —) des Differenzverstärkers (A 113) mit der Verzögerungsschaltung (M 124, M127; 1206) derart verbunden ist, daß von der Abtast-Analogsignalspannung die in der Vorphase gebildete Fehlersummenspannung subtrahiert wird und daß in an die Abtastphase sich anschließenden Umlaufphasen der nichtinvertierende Eingang ( + ) des Differenzverstärkers (A 113) lediglich mit dem Ausgang der Verzögerungsschaltung (M 124, M127; 12Oi,) verbunden ist und der Verstärkungsgrad (G) des Differenzverstärkers (AWi) auf einen von dem Verstärkungsgrad (Gp) in der Vorphase abweichen- (>s den Wert eingestellt ist.
3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Ausgang und der invertierende Eingang(-) des Differenzverstärkers (A 113) über einen ersten Widerstand"^ 114) verbunden sind und daß der invertierende Eingang ( —) des Differenzverstärkers (A 113) über einen in der Vorphase wirksamen zweiten Widerstand (R 1) und über einen in den Umlaufphasen wirksamen dritten Widerstand (Λ115) an ein bestimmtes Potential anschaltbar ist
4. 4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß dem Differenzverstärker (A 113) für die Verstärkung der seinem invertierenden Eingang ( —) zuzuführenden Fehlersummenspannung ein dritter bestimmter Verstärkungsgrad gegeben ist und daß für die Verstärkung des dem nichtinvertierenden Eingang ( + ) des Differenzverstärkers zugeführten Abtastsignals dem Differenzverstärker ein vierter Verstärkungsgrad gegeben ist, der um 1 größer ist als der genannte dritte Verstärkungsgrad.
5. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Verzögerungsschaltung zwei statische Speicher (M 124, M127) enthält, deren einer (Mi24) über einen Schalter ('S 123) mit dem Ausgang des Differenzverstärkers (Ati3) verbunden ist und deren anderer (M 127) eingangsseitig über einen Schalter (S 126) mit dem Ausgang des erstgenannten statischen Speichers (M 124) und ausgangsseitig mit der Eingangsseite des Differenzverstärkers (A 113) über weitere Schalter (S3, S140) verbunden ist, und daß der Differenzverstärker (A 113) bei gegebenem ersten Verstärkungsgrad (G) einen zweiten Verstärkungsgrad von nahezu

   einen dritten Verstärkungsgrad von nahezu

   -=—τ urd einen vierten Verstärkungsgrad von o — ι

   nahezu

   (/■

   besitzt.
6. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß zwischen den beiden statischen Speichern (M 124, Λ/127) ein weiterer Verstärker (A 125) mit einem Verstärkungsgrad von G vorgesehen ist und daß der Differenzverstärker (A 113) bei gegebenem ersten Verstärkungsgrad G einen zweiten Verstärkungsgrad von nahezu

   1 +

   2G- I

   einen dritten Verstärkungsgrad von nahezu

   Cr-T ^unc* ^e'^{nen v}i^erten Verstärkungsgrad von nahezu

   ' ⁺ rf-,

   besitzt.
7. 7. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Verzögerungsschaltung zwei parallelgeschaltete statische Speicher (M 124. M127) aufweist, die über gesondert betätigbare Schalter (S\23, 5126) mit dem Ausgang des Differenzverstärkers (A 113) verbunden sind und die

   ausgangsseitig über abwechselnd betätigbare Schalter fS 128, 5129) mit dem nichtinvertierenden Eingang (+) des Differenzverstärkers (A 113) verbunden sind, daß der eine statische Speicher (M 127) ausgangsseitig außerdem mit dem invertierenden Eingang (-) des Differenzverstärkers (A 113) verbunden ist und daß der Differenzverstärker (A 113) bei gegebenem ersten Verstärkungsgrad C einen zweiten Verstärkungsgrad von nahezu