DE2426529B2 - Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit - Google Patents
Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuitInfo
- Publication number
- DE2426529B2 DE2426529B2 DE19742426529 DE2426529A DE2426529B2 DE 2426529 B2 DE2426529 B2 DE 2426529B2 DE 19742426529 DE19742426529 DE 19742426529 DE 2426529 A DE2426529 A DE 2426529A DE 2426529 B2 DE2426529 B2 DE 2426529B2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- zones
- emitter
- epitaxial layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 2
- 238000013461 design Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung beschäftigt sich mit der Herstellung eines für die I:L-Auslegung einer monolithisch integrierten Schaltung vorgesehenen Transistors. Die Bezeichnung I-'L leitet sich als Abkürzung aus der in der cnglischsprachigen Literatur verwendeten Bezeichnung »Integrated Injection Logic« ab, vgl. »Philips Technical Review« (33) Nr. 3 (1973), Seiten 76 bis 85. Dieses Auslegungsprinzip wird auch als »Merged Transistor Logic« bezeichnet, vgl. »1972 IEEE International Solid-State Circuits Conference, Digest of Technical Papers«, Seiten 90 bis 93 Im gleichen Zusammenhang wäre auf die DR-OS 2021824 zu verweisen. Das Hauptmerkmal dieses Auslegungsprinzips ist ein Injektor, der als Teil einer lateralen Tranistorstruktur den Stromfluß in einem vertikalen, invers betriebenen Transistor, dessen Kollektor also an der Halbleiteroberfläche liegt, steuert. Der Injektor kann im Ersatzschaltbild als Ersatzschaltbild-Transitor dargestellt werden, dessen Basis auf Emitterpotential des betreffenden vertikalen Transisors und dessen Kollektor an der Basis des vertikalen Transistors liegt. Die Kollektorzone des Ersatzschaltbild-Transistors ist identisch mit der Basiszone des vertikalen Transistors.The invention is concerned with the production of a transistor provided for the I: L design of a monolithic integrated circuit. The designation I-'L is derived as an abbreviation from the designation "Integrated Injection Logic" used in the English-language literature, see "Philips Technical Review" (33) No. 3 (1973), pages 76 to 85 also referred to as "Merged Transistor Logic", see "1972 IEEE International Solid-State Circuits Conference, Digest of Technical Papers", pages 90 to 93 In the same context, reference should be made to DR-OS 2021824. The main feature of this design principle is an injector which, as part of a lateral transistor structure, controls the flow of current in a vertical, inversely operated transistor, the collector of which is therefore on the semiconductor surface. The injector can be represented in the equivalent circuit diagram as an equivalent circuit diagram transistor, the base of which is at the emitter potential of the relevant vertical transistor and the collector of which is at the base of the vertical transistor. The collector zone of the equivalent circuit transistor is identical to the base zone of the vertical transistor.
Vorteile dieses vorstehend erwähntend Auslegungsprinzips der Injektionslogik (I3L) sind ein relativ geringer Oberflächenbedarf an Halbleitermaterial und die Möglichkeit der leichten Realisierbarkeit von digitalen Schaltungen mit MehrfachkoIIektortransistoren in normaler Planardiffusionstechnik ohne Widerstände und Kondensatoren. Ferner sind keine besonderen Stromquellen, beispielsweise Konstantstromqusllen, für die einzelnen Transistoren erforderlich, da die Stromversorgung über die vorhandenen Injektoren erfolgt.Advantages of the above-mentioned design principle of the injection logic (I 3 L) are a relatively low surface area of semiconductor material and the possibility of easy implementation of digital circuits with MehrfachkoIIektortransistorsen in normal planar diffusion technology without resistors and capacitors. Furthermore, no special current sources, for example constant current sources, are required for the individual transistors, since the power supply is provided via the existing injectors.
Entsprechend der bei der Herstellung von monolithischen integrierten Schaltungen angewendeten Technik werden auch bei der 1:L-Auslegung die Zonen - Kollektorzonen, Basiszonen, Isolierzonen - in der Epitaxialschicht des einen Leitungstyps auf einem plattenförmigen Substratkörper, insbesondere aus Silicium, des anderen Leitungstyps unter Anwendung des allgemein bekannten Planardiffusionsverfahren hergestellt. Um ausreichend hohe Stromverstiirkungswerte der I:L-Transistoren zu gewährleisten, ist jedoch eine dünnere Epitaxialschicht erforderlich, als sie bei einer herkömmlichen Bipolar-Auslegung im Unterschied zu einer I:L-Auslegung erforderlich ist.According to the technology used in the manufacture of monolithic integrated circuits, the zones - collector zones, base zones, insulating zones - in the epitaxial layer of one conduction type on a plate-shaped substrate body, in particular made of silicon, of the other conduction type are also used in the 1: L design well-known planar diffusion process produced. In order to ensure sufficiently high current amplification values of the I : L transistors, however, a thinner epitaxial layer is required than is necessary in a conventional bipolar design in contrast to an I : L design.
Wird also eine monolithisch integrierte Schaltung ausgelegt, welche einen Teil in I:L-Auslegung und einen Teil in herkömmlicher Bipolar-Auslegung - insbesondere mit für höhere Spannungen erforderlichen größeren Dicken der Epitaxialschicht - enthält, so sind zusätzliche Arbeitsgänge erforderlich, um die sich widerstrebenden Anforderungen hinsichtlich der Dicke der Epitaxialschicht zu erfüllen.If a monolithically integrated circuit is designed which contains a part in I : L design and a part in conventional bipolar design - in particular with greater thicknesses of the epitaxial layer required for higher voltages - additional operations are required to meet the conflicting requirements in terms of the thickness of the epitaxial layer.
Die Erfindung betrifft ein Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I:L-Schaltung gemäß dem Oberbegriff des Anspruchs 1, wie es aus »Valvo Berichte«, XVIII (April 1974), Seiten 215 bis 226, bekannt ist.The invention relates to a planar diffusion method for producing a transistor in a monolithically integrated I : L circuit according to the preamble of claim 1, as is known from "Valvo Reports", XVIII (April 1974), pages 215 to 226.
Der Erfindung liegt die aus der letztgenannten Literaturstelle bekannte Aufgabe zugrunde, das bekannte Verfahren so weiterzubilden, daß auch bei relativ dicken Epitaxialsehiehlen ausreichend hohe Stromversorgungsfaktoren der Transistoren der LL-Schaltung gewährleistet sind.The invention is based on the problem known from the last-mentioned reference, the known To develop the method so that even with relatively thick epitaxial shells, sufficiently high Power supply factors of the transistors of the LL circuit are guaranteed.
Diese Aufgabe wird erfinduiigsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 genannte VerfahrensmalJnahme gelöst.This task is according to the invention by the im The procedural measure mentioned in the characterizing part of claim 1 is resolved.
Die Lösung dieser Aulgabe ermöglicht die Herstellung einer monolithisch integrierten I:L-Schaltung, bei der auf einem Substrat gleichzeitig mit minimalem Prozeßaufwand und bei bestmöglicher KompatibilitätThe solution to this problem enables the production of a monolithically integrated I : L circuit, in which on a substrate at the same time with minimal process expenditure and with the best possible compatibility
der Prozeßschritte zugleich mit einem Bereich der I2L-Schaltung ein Bereich in konventioneller Bipolar-Auslegung hergestellt werden kann. Dabei kann nämlich wie in herkömmlicher Bipolar-Auslegung von einem Substrat des einen Leitungstyps mit einer einheitlich dicken Epitaxialschicht des anderen Leitungstyps mit hochdotierten Zwischenschichten (»Buried Layers«) ausgegangen werden.the process steps at the same time as an area of the I 2 L circuit, an area can be produced in a conventional bipolar design. As in the conventional bipolar design, a substrate of one conduction type with a uniformly thick epitaxial layer of the other conduction type with heavily doped intermediate layers (“buried layers”) can be assumed.
Gemäß einer Ausgestaltung kann das Planardiffusionsverfahren auch so durchgeführt werden, daß gleichzeitig mit einer Isolationsdiffusion von den Leitungstyp des Substrats erzeugenden Dotierstoff zum Herstellen von die Elemente eines Bereichs mit bipolaren Transistoren, deren Emitterzonen an der Oberfläche des Halbleiterkörpers liegen, rahmenförmig umgebenden und die Epitaxialschicht durchdringenden Isolationszone-.i eine die Injektorzone berührende Injektorteilzone diffundiert wird, welche von der hochdotierten Zwischenschicht vom Leitungstyp der Epifaxialschicht begrenzt wird.According to one embodiment, the planar diffusion process can also be carried out in such a way that simultaneously with an insulation diffusion from the dopant generating the conductivity type of the substrate to the Manufacture of the elements of an area with bipolar transistors with their emitter zones on the surface of the semiconductor body, surrounding it in a frame-like manner and penetrating the epitaxial layer Isolation zone-.i one that touches the injector zone Injector subzone is diffused, which of the highly doped intermediate layer of the conduction type Epifaxial layer is limited.
Im Interesse eines geringen Zuleitungs Widerstandes ist es günstig, daß die die EpitaxiaJschicht durchdringende Kontaktierzone in parallel zur Oberfläche des Halbleiterkörpers liegenden Ebenen U-förmigen Querschnitt aufweist.In the interest of a low lead resistance, it is favorable that the layer penetrating the epitaxial layer U-shaped contact zone in planes lying parallel to the surface of the semiconductor body Has cross section.
Die gleichzeitige Herstellung der Emitterteilzone mit den Kollektorzonen bzw. der Kollektorzone bei dem Verfahren nach der Erfindung hat den Vorteil, daß sehr enge Toleranzen und daher kleine Abfände zwischen der Emitterteilzone und den Kollektor/onen bzw. der Kollektorzone reproduzierbar eingehalten werden können. Außerdem besteht die Möglichkeit, reproduzierbar die /3-Werte der einzelnen Transistoren durch Wahl und Festlegung mittels einer einzigen Diffusionsmaske einzustellen, so daß die Emitterteilzone den an der Halbleiteroberfläche liegenden Basiszonenteil zwischen mehrere Kollektorzonen und der Kontaktierzone entsprechend den ß-Werten unterschiedlich einengen.The simultaneous production of the emitter zone with the collector zones or the collector zone in the method according to the invention has the advantage that very tight tolerances and therefore small distances between the emitter zone and the collector (s) or the collector zone can be maintained reproducibly. There is also the possibility of reproducibly setting the / 3 values of the individual transistors by selecting and defining them using a single diffusion mask, so that the emitter sub-zone restricts the base zone part lying on the semiconductor surface between several collector zones and the contact zone differently according to the β values.
Im folgenden wird die Erfindung anhand eines Beispiels, das die Herstellung eines Transistors für den IL-Teil einer monolithisch integrierten Schaltung zeigt, welche noch einen Teil in herkömmlicher Bipolar-Auslegung aufweist, in Verbindung mit der Zeichnung näher erläutert. Es zeigenIn the following the invention is based on an example, the production of a transistor for the IL part of a monolithic integrated circuit shows, which still has a part in a conventional bipolar design has, explained in more detail in connection with the drawing. Show it
Fig. 1 bis 4 ausschnittsweise Ansichten von Schnitten senkrecht zur Uberflächenseitc eines plattenförmigen Halbleiterkörpers, die zur Erläuterung der aufeinanderfolgenden Arbeitsprozesse des Plunardiffusionsverfahrens dienen, und1 to 4 partial views of sections perpendicular to the surface side of a plate-shaped Semiconductor body used to explain the successive work processes of the Plunar diffusion process serve, and
Fig. 5 eine Aufsicht zur Schnittansicht entlang der Schnittlinie /1-/1 entsprechend der Fig. 4.FIG. 5 is a plan view of the sectional view along FIG Section line / 1- / 1 corresponding to FIG. 4.
Zur Herstellung einer monolithisch integrierten Festkörperschaltung mit einem bipolaren Bereich 8, der in üblicher Bipolar-Auslegung ausgebildete PIanartransistorelemente, pn-Diodeneleniente und/oder diffundierte Widerstandselenicntc aulweisen kann und der ferner einen anhand der Figuren der Zeichnung erläuterten F'L-Bereich mit einem entsprechend ausgelegten Transistor aufweist, wird zunächst auf einem plattenförmigen Substrat aus Silicium des einen Leitungstyps, beispielsweise vom p-L.eitungstyp entsprechend dem Ausfiihrungsbeispiel, unter Anwendung des bekannten Planardiffusionsverfahrens am Ort der herzustellenden Isolationszone 7 eine p-leitemlc Zone 13, auf welche auch verzichtet werden kann, und am Ort der herzustellenden Emitterzone des Transistors der I !.-Auslegung eine η -leitende Zwischenschicht hergestellt. Nach Entfernung der Diffusionsmaske wird anschließend eine n-leitende Epitaxialschicht 9 aufgebracht, so daß eine Anordung gemäß der Fig. 1 entsteht. Diese Anordnung enthält somit neben der Zwischenschicht 4 eine Isolationsteilzone 13 in Form von »vergrabenen Schichten«. Die Dicke der Epitaxialschicht 9 wird entsprechend den maximal geforderten elektrischen Werten des bzw. der Transistoren, Dioden und/oder Widerstandselemente im bipolaren Bereich 8 bemessen. Die Dicke der Epitaxialschicht 9 ist daher, insbesondere bei höherer Anforderungen an die Spannungsfestigkeit der Elemente im bipolaren Bereich 8, größer, als für die optimale Auslegung des I:L-Bereichs tragbar ist. Dies gilt insbesondere für die Ergiebigkeit der teilweise durch die Zwischenschicht 4 gebildeten Emitterzone. Dieser Zwischenschicht 4 ist zwar ebenfalls ein n-leitender Zonenteil vorgelagert mit einer Dotierungskonzentration entsprechend der Epitaxialschicht 9, diese Dotierungskonzentration muß aber so niedrig entsprechend einem spezifischen Widerstand von einigen Ohm · cm bemessen werden, daß praktisch nur die Dotierungskonzentration der Zwischenschicht 4 in die Emitterergiebigkeit eingeht. Da die Zwischenschicht 4 aber etwa in einem Abstand der um die Basiszonendicke verminderten Dicke der Epitaxialschicht 9 vom Emilter-Basis-pn-Übergang zu liegen kommt, werden im Bereich der I:L-Auslegung zu niedrige /i-Werte erhalten.To produce a monolithically integrated solid-state circuit with a bipolar area 8, which can have flat transistor elements, pn diode elements and / or diffused resistance elements in the usual bipolar design, and which can also have an F'L area with a correspondingly designed one, which is explained with reference to the figures in the drawing Has transistor, is first on a plate-shaped substrate made of silicon of one conduction type, for example of the pL.leitung type according to the embodiment, using the known planar diffusion process at the location of the isolation zone 7 to be produced a p-conductive zone 13, which can also be dispensed with, and An η -conducting intermediate layer is produced at the location of the emitter zone of the transistor of the I! .- design to be produced. After the diffusion mask has been removed, an n-conducting epitaxial layer 9 is then applied, so that an arrangement according to FIG. 1 is produced. In addition to the intermediate layer 4, this arrangement thus contains an insulation subzone 13 in the form of “buried layers”. The thickness of the epitaxial layer 9 is dimensioned in accordance with the maximum required electrical values of the transistor or transistors, diodes and / or resistance elements in the bipolar region 8. The thickness of the epitaxial layer 9 is therefore greater than is acceptable for the optimal design of the I: L area, especially when there are higher demands on the dielectric strength of the elements in the bipolar region 8. This applies in particular to the productivity of the emitter zone partially formed by the intermediate layer 4. This intermediate layer 4 is also preceded by an n-conductive zone part with a doping concentration corresponding to the epitaxial layer 9, but this doping concentration must be so low, corresponding to a specific resistance of a few ohm cm, that practically only the doping concentration of the intermediate layer 4 is included in the emitter yield . However, since the intermediate layer 4 comes to lie approximately at a distance of the thickness of the epitaxial layer 9 from the Emilter base pn junction, which is reduced by the base zone thickness, the / i values obtained are too low in the area of the I: L design.
Durch das Planardiffusionsvertahren nach der Erfindung wird dieses Problem ohne zusätzliche Plunardiffusionsprozesse gelöst, d. h. beim Planardiffusionsverfahren nach der Erfindung ist neben den ohnehin beider herkömmlichen bipolaren Auslegung üblichen Diffusionsprozessen zum Herstellen der »vergrabenen Schichten«, den Isolationszonen, den Basiszonen, den Emitterzonen einschließlich den Kontaktierungszonen kein weiterer Planardiffusionsprozeß erforderlich. By the planar diffusion process according to the invention this problem is solved without additional plunar diffusion processes, i.e. H. in the planar diffusion method according to the invention, in addition to the conventional bipolar design in both cases, is usual Diffusion processes for creating the »buried layers«, the isolation zones, the base zones, the emitter zones including the contacting zones no further planar diffusion process is required.
Es ist möglich, die Epitaxialschicht 9 auch in zwei Schritten aufzubringen und zwischen den beiden Teilschichten weitere »vergrabene Schichten« vorzusehen, wodurch eine Erhöhung der Emitterergiebigkeit und eine erhöhte Packungsdichte erzielt werden kann, die Genauigkeit und Einstellmöglichkeit hinsichtlich der einzelnen jft-Werte wird hierdurch aber nicht erhöht, worauf noch näher eingegangen wird.It is possible to have the epitaxial layer 9 also in two To apply steps and to provide further "buried layers" between the two partial layers, whereby an increase in the emitter yield and an increased packing density can be achieved, However, this does not increase the accuracy and setting options with regard to the individual jft values, which will be discussed in more detail below.
Als nächstes werden nun gemäß Fig. 2 in die freiliegende Oberfläche der Epitaxialschicht 9 unter Verwendung von p-doticrendcn Dilfusionsmaterialien die Basiszonen 12 und die Injektor/onen 10 gleichzeitig mit der Basiszonendiffusion des bipolaren Bereichs 8 hergestellt. Die Herstellung dieser Zonen kann auch so erfolgen, daß zunächst im Bereich der ^!.-Auslegung eine p-Ieitende Schicht einheitlicher Dicke hergestellt wird, welche anschließend entsprechend dem erforderlichen Muster der einzelnen Basiszonen 12 und der davon getrennten Injektorzonen 10 unter Anwendung einer diese Schicht einheitlicher Dicke durchdringenden Planardiffusion aufgeteilt wird.Next are now shown in FIG. 2 in the exposed Surface of the epitaxial layer 9 using p-doticrendcn dilfusion materials Base zones 12 and the injector / ons 10 at the same time produced with the base zone diffusion of the bipolar region 8. The manufacture of these zones can also take place in such a way that initially in the area of the ^! .- interpretation a p-type layer of uniform thickness is produced, which then according to the required pattern of the individual base zones 12 and the injector zones 10 separated therefrom Application of this layer of uniform thickness penetrating planar diffusion is divided.
Gemäß der Fig. 3 werden nun ρ-dotierende und n-dotiercnde Materialien entsprechend den herzustellenden IsolationszoniMi 7 und den Kontaktierzonen 3 unter Anwendung des Planardiffusionsverfahrens aufgebracht und entsprechend der Fig. 3 mindcilcns bis an die Isolationszone 13 bzw. bis an die Zwischenschicht 4 diffundiert.According to FIG. 3, ρ-doping and n-doping materials are now corresponding to those to be produced IsolationszoniMi 7 and the contact zones 3 applied using the planar diffusion process and corresponding to FIG. 3 mindcilcns up to the isolation zone 13 or up to the intermediate layer 4 diffuses.
Vorzugsweise wird diese Kontaktierzone 3 U-iör-This contact zone is preferably 3 U-iör-
mig ausgebildet, wie die Aufsicht der Fig. 5 erkennen läßt. Dadurch wird der Bahnwiderstand von der Zwischenschicht 4 zu der noch herzustellenden Emitterteilzone 2 auf niedrige Werte gebracht. Auch kann zur Erhöhung der Ergiebigkeit der Injektorzone 10 und damit ebenfalls zur Erhöhung des ß-Wertes des Transistors mindestens bis an die Injektorzone 10, vorzugsweise innerhalb deren Berandung, eine Injektorteilzone 11 gleichzeitig mit der Isolationszone 7 diffundiert werden, welche auf die η-leitende Zwischenschicht 4 aufläuft und dadurch begrenzt wird.mig formed, as can be seen from the top view of FIG. As a result, the sheet resistance from the intermediate layer 4 to the emitter subzone 2 still to be produced is brought to low values. To increase the productivity of the injector zone 10 and thus also to increase the ß- value of the transistor at least up to the injector zone 10, preferably within its boundary, an injector subzone 11 can be diffused simultaneously with the insulation zone 7, which onto the η-conductive intermediate layer 4 runs up and is thereby limited.
Als nächstes werden gemäß der Fig. 4 unter Anwendung des Planardiffusionsverfahrens gleichzeitig mit den Emitterzonen des bipolaren Bereichs 8 im Bereich der I:L-Auslegung die Kollektorzonen 1 und die Erniiicricüzonen 2 derart diffundiert, daß die Emitterteilzonen in Berührung mit der Kontaktierzone 3 den an der Halbleiteroberfläche liegenden Basiszonenteil 5 zwischen mindestens einer Kollektorzone 1 und der Kontaktierzone 3 einengen. Dadurch kann der ß-Wert des Transistors der I-L-Auslegung wesentlich erhöht werden, zumal aufgrund der gleichzeitigen Planardiffusion und der dazu erforderlichen photolithographischen Ätzprozesses beim Planardiffusionsverfahren nach der Erfindung geringste Abstände möglich und darüber hinaus auch sehr genau einstellbar sind.Next, according to FIG. 4, using the planar diffusion process, the collector zones 1 and the collector zones 2 are diffused simultaneously with the emitter zones of the bipolar region 8 in the region of the I : L design in such a way that the emitter sub-zones in contact with the contact zone 3 are at the The base zone part 5 lying on the semiconductor surface is narrowed between at least one collector zone 1 and the contact zone 3. As a result, the ß- value of the transistor of the IL design can be increased significantly, especially since, due to the simultaneous planar diffusion and the required photolithographic etching process in the planar diffusion process according to the invention, the smallest distances are possible and also very precisely adjustable.
Dieser Vorteil des Planardiffusionsverfahrens nach der Erfindung macht es in Weiterbildung möglich, die einzelnen /J-Werte auf unterschiedliche Werte einzu stellen, indem die Abstände der Emitterteilzone ; bzw. der Emitterteilzonen über deren Verlauf zu der einzelnen Kollektorzonen 1 auf unterschiedlicht Werte gebracht werden, wodurch die an der Halblei teroberfläche liegenden Basiszonenteile zwischen der Kollektorzonen 1 und der Kontaktierzone 3 unter schiedlich eingeengt sind.This advantage of the planar diffusion method according to the invention makes it possible in a further development that Set the individual / J values to different values by changing the distances between the emitter sub-zone; or the emitter sub-zones over their course to the individual collector zones 1 on differently Values are brought, whereby the base zone parts lying on the semiconductor surface between the Collector zones 1 and the contact zone 3 are narrowed differently.
Es ist zwar unter Anwendung des bereits erwähnter Verfahrens mit einer Aufbringung von zwei Teilschichten anstelle einer Epitaxialschicht 9 und dazwischen angeordneten »vergrabenen Schichten« ebenfalls möglich, die ß-Werte der Transistoren im Bereicr der I2L-Auslegung zu erhöhen; dieses Verfahren hai jedoch nicht die vorstehend erwähnten Vorteile einei Einstellung der einzelnen ß-Werte unter Ausnutzung der beim Planardiffusionsverfahren nach der Erfindung erreichbaren Toleranzen. Die Diffusion der Injektorteilzone 11 in Berührung mit der Injektorzone 10 hat bei einer streifenförmigen Injektorzone 10 gemäß der Fig. 5 den Vorteil, daß in der Injektorzone 10 der Bahnwiderstand im Verlauf dieser Injektorzone 10 wesentlich herabgesetzt wird und infolge dessen der Spannungsabfall verringert wird. Dies führt, insbesondere dort, wo die Injektorzone 10 infolge darüberliegender Leiterbahnen nicht durch Metallisierung kurzgeschlossen werden kann, zu einer merklichen Verbesserung des Injektionswirkungsgrades auf der Gesamtlänge der Injektorzone.Although it is already mentioned, using the method with an application of two sublayers instead of an epitaxial layer 9 and arranged in between "buried layers" also possible to increase the .beta.-values of the transistors in the Bereicr the I 2 L-configuration; However, this method does not have the advantages mentioned above of setting the individual β values using the tolerances that can be achieved in the planar diffusion method according to the invention. The diffusion of the injector subzone 11 in contact with the injector zone 10 has the advantage in a strip-shaped injector zone 10 according to FIG. This leads to a noticeable improvement in the injection efficiency over the entire length of the injector zone, particularly where the injector zone 10 cannot be short-circuited by metallization as a result of the conductor tracks lying above it.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (5)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742426529 DE2426529C3 (en) | 1974-05-31 | 1974-05-31 | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit |
| GB2212775A GB1482298A (en) | 1974-05-31 | 1975-05-22 | Monolithically integrated circuit |
| IT2374275A IT1038519B (en) | 1974-05-31 | 1975-05-27 | PLANAR DIFFUSION FOR THE FABERI CAATION OF A TRANSISTOR |
| FR7516605A FR2273373B3 (en) | 1974-05-31 | 1975-05-28 | |
| NL7506334A NL7506334A (en) | 1974-05-31 | 1975-05-29 | PROCEDURE FOR PLANAR DIFFUSION. |
| JP50065986A JPS515974A (en) | 1974-05-31 | 1975-05-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742426529 DE2426529C3 (en) | 1974-05-31 | 1974-05-31 | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2426529A1 DE2426529A1 (en) | 1975-12-11 |
| DE2426529B2 true DE2426529B2 (en) | 1979-12-20 |
| DE2426529C3 DE2426529C3 (en) | 1980-08-28 |
Family
ID=5917044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742426529 Expired DE2426529C3 (en) | 1974-05-31 | 1974-05-31 | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS515974A (en) |
| DE (1) | DE2426529C3 (en) |
| FR (1) | FR2273373B3 (en) |
| GB (1) | GB1482298A (en) |
| IT (1) | IT1038519B (en) |
| NL (1) | NL7506334A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541533B2 (en) * | 1974-12-04 | 1980-10-24 | ||
| JPS52141587A (en) * | 1976-05-20 | 1977-11-25 | Matsushita Electric Ind Co Ltd | Semiconductor device and its process |
| DE3004681A1 (en) * | 1980-02-08 | 1981-08-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Diode element for integrated circuit - achieves low noise and small differential impedance by using three specified zones |
| US20080187018A1 (en) | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| WO2008124154A2 (en) | 2007-04-09 | 2008-10-16 | Amberwave Systems Corporation | Photovoltaics on silicon |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
-
1974
- 1974-05-31 DE DE19742426529 patent/DE2426529C3/en not_active Expired
-
1975
- 1975-05-22 GB GB2212775A patent/GB1482298A/en not_active Expired
- 1975-05-27 IT IT2374275A patent/IT1038519B/en active
- 1975-05-28 FR FR7516605A patent/FR2273373B3/fr not_active Expired
- 1975-05-29 NL NL7506334A patent/NL7506334A/en unknown
- 1975-05-31 JP JP50065986A patent/JPS515974A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| IT1038519B (en) | 1979-11-30 |
| DE2426529A1 (en) | 1975-12-11 |
| FR2273373A1 (en) | 1975-12-26 |
| NL7506334A (en) | 1975-12-02 |
| GB1482298A (en) | 1977-08-10 |
| DE2426529C3 (en) | 1980-08-28 |
| FR2273373B3 (en) | 1978-12-29 |
| JPS515974A (en) | 1976-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0001586B1 (en) | Integrated semiconductor device with vertical npn and pnp structures and method for its production | |
| DE2757762C2 (en) | Monolithic combination of two complementary bipolar transistors | |
| DE2749607C3 (en) | Semiconductor device and method for the production thereof | |
| EP0007923A1 (en) | Process for manufacturing a twice diffused lateral transistor and a complemtary vertical transistor integrated therewith | |
| DE1764274C3 (en) | Monolithically integrated semiconductor structure for supplying supply voltages for semiconductor components to be subsequently integrated and a method for their production | |
| DE1764570C3 (en) | A method of manufacturing a semiconductor device having complementary NPN and PNP transistors | |
| DE1903870A1 (en) | Process for producing monolithic semiconductor devices | |
| DE2633569A1 (en) | TRANSISTOR WITH LOW COLLECTOR RAIL RESISTANCE IN AN INTEGRATED CIRCUIT, AS WELL AS THE ASSOCIATED MANUFACTURING PROCESS | |
| DE1764578C3 (en) | Method for producing a semiconductor arrangement with a field effect transistor | |
| DE2426529C3 (en) | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit | |
| DE1639549C2 (en) | Integrated semiconductor circuit | |
| DE69229937T2 (en) | Avalanche diode in a bipolar integrated circuit | |
| DE2800363C2 (en) | Semiconductor device and method for the production thereof | |
| DE2525529A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH COMPLEMENTARY TRANSISTOR STRUCTURES AND PROCESS FOR THEIR PRODUCTION | |
| DE2403816C3 (en) | Semiconductor device and method for its manufacture | |
| DE2527076B2 (en) | Integrated semiconductor device and method for its manufacture | |
| DE2627922A1 (en) | SEMI-CONDUCTOR COMPONENT | |
| DE2608214A1 (en) | INTEGRATED, HIGH RESISTANCE SEMI-CONDUCTOR STRUCTURE | |
| DE2557911C2 (en) | Method for producing a monolithic integrated circuit | |
| DE1769271C3 (en) | Method of manufacturing a solid-state circuit | |
| DE2602395C3 (en) | Monolithically integrated I2 L planar transistor and process for its manufacture | |
| DE7605242U1 (en) | INTEGRATED MONOLITHIC ARRANGEMENT WITH POWER TRANSISTOR AND SIGNAL TRANSISTOR AREAS | |
| DE2624409C2 (en) | Schottky transistor logic arrangement | |
| DE2105178C3 (en) | Integrated semiconductor circuit | |
| DE4443933A1 (en) | Semiconductor device with bipolar transistors separated by insulating layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |