DE2406352A1 - Statisches mos-speicherelement - Google Patents

Statisches mos-speicherelement

Info

Publication number
DE2406352A1
DE2406352A1 DE19742406352 DE2406352A DE2406352A1 DE 2406352 A1 DE2406352 A1 DE 2406352A1 DE 19742406352 DE19742406352 DE 19742406352 DE 2406352 A DE2406352 A DE 2406352A DE 2406352 A1 DE2406352 A1 DE 2406352A1
Authority
DE
Germany
Prior art keywords
voltage
transistor
word line
time
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742406352
Other languages
English (en)
Other versions
DE2406352C3 (de
DE2406352B2 (de
Inventor
Karl Dr Ing Goser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19742406352 priority Critical patent/DE2406352C3/de
Publication of DE2406352A1 publication Critical patent/DE2406352A1/de
Publication of DE2406352B2 publication Critical patent/DE2406352B2/de
Application granted granted Critical
Publication of DE2406352C3 publication Critical patent/DE2406352C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Description

  • Statisches MOS-Speicherelem#nt Die Erfindung bezieht sich auf ein statisches MOS-Speicherelement nach dem Oberbegriff des Patentanspruches 1 und auf ein Verfahren zu dessen Betrieb.
  • Ein statisches MOS-Speicherelement dieser Art ist bereits vorgeschlagen worden. Beispielsweise ist in der älteren Patentanmeldung P 25 39 735.5 (unser Zeichen VPA 73/7127) ein statisches Specherelement in Kom#lementär-MOS-Technik beschrieben. Dabei besteht dieses Speicherelement im wesentlichen aus einem Flipflop und einem Auswahlelement. Das Flipflop besteht aus komplementären Schalttransistoren und hochohmigen Lastwiderständen, wobei in jedem Zweig des!Blipflops je ein Transistor und je ein Lastwiderstand angeordnet sind. Ein solches Speicherelement wird, wenn das Auswahlelement aus einem Transistor besteht, wie in der Figur 1 der älteren Patentanmeldung dargestellt, über eine Wortleitung und über die Bitleitung angesteuert. Besteht das Auswahlelement aus einer Diode, wie es in der älteren Patentanmeldung beispielsweise in der Figur 2 dargentellt ist, so wird das Speicherelement über zwei Wortleitungen und über eine Bitleitung angesteueX Eine Aufgabe der vorliegenden Erfindung besteht darin, ein statisches Speicherelement anzugeben, mit dessen Hilfe bei dem Aufbau des Speicherelementes gegenüber der oben beschriebenen bekannten Ausführungsform Fläche eingespart werden kann.
  • Diese Aufgabe wird durch ein wie im Oberbegriff des Patentanspruches 1 angegebenes Speicherelement gelöst, das durch die in dem Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist.
  • Ein Vorteil des erfindungsgemäßen Speicherelementes ist es, daß weder eine Auswahldiode noch ein Auswahitransistor benötigt wird.
  • Vorteilhafterweiseiwerden zur Ansteuerung des erfindungsgemäßen Speicherelementes nur zwei Leitungen benötigt.
  • Weitere Erläuterungen zur Erfindung und zu deren Ausgestaltungen gehen aus den Figuren und der Beschreibung der Erfindung und deren Weiterbildungen hervor.
  • Figur 1 zeigt in schematischer Darstellung ein erfindungsgemäßes statisches MOS-S#eioherelement.
  • Figur 2 zeigt die zeitliche Folge der an den verschiedenen Eingängen eines erfindungsgemäßen Speicherelementes nach der Figur 1 anliegenden Impulse vor und während dem Auslesen.
  • Das in der Figur 1 dargestellte erfindungsgemäße Speicherelement besteht im wesentlichen aus den komplementären Schalttransistoren 1 und 2 und den hochohmigen Lastelementen 3 und 4, wobei in jedem Zweig des Flipflops des Speicherelementes jeweils ein Transistor 1 bzw. 2 und jeweils ein Lastelement 3 bzw. 4 angeordnet sind. Als Lastelemente werden vorzugsweise hochohmige Widerstände, in Sperrichtung gepolte Dioden oder Feld effekt-Transistoren, deren Gateanschluß jeweils mit dem Sourceanschluß verbunden ist, verwendet. Zwischen dem Transistor 1 und dem Lastelement, vorzugsweise dem Lastwiderstand 3, befindet sich der Knoten 13, der mit dem Gateanschluß des Transistors 2 verbunden ist. Zwischen dem Transistor 2 und dem Lastwiderstand 4 befindet sich der Knoten 14, der mit dem Gateanschluß des Transistors 1 verbunden ist. Vorzugsweise handit es sich bei dem Transistor 1 um einen n-Kanal-MOS-Feldeffekt-Transistor und bei dem Transistor 2 um einen p-Eanal-MOS-Feldeffekt-Transistor. Auf der einen Seite sind die beiden Flipflop-Zweige mit-einer Wortleitung 7 verbunden. Im Beispiel der Figur 1 sind der Anschluß des Lastwiderstandes 3Xder nicht mit dem Knoten 13 verbunden ist, und der Source-Anschluß des Schalttransistors 2 mit der Wortleitung 7 verbunden. Auf der anderen Seite sind die beiden Flipflop-Zweige über eine gemeinsame Leitung in dem Punkt 8 mm; der Bitleitung 6 verbunden.
  • Im Beispiel sind der Sourceanschluß des Transistors 1 und der Anschluß des Lastwiderstandes#4, der nicht mit dem Knoten 14 verbunden ist, über den Punkt 8 mit der Bitleitung 6 verbunden. Da das erfindungsgemäße Speicherelement symmetrisch aufgebaut ist, werden die Informationen "O" oder vilil mit der Hilfe eines Zusatzschaltelementes über nur zwei Leitungen, eingeschrieben. Erfindungsgemäß wird zu diesem Zweck als Zusatzschaltelement vorzugsweise ein Kondensator 15 verwendet, der zwischen dem Knoten 14 und dem Punkt 8 vorgesehen ist.
  • Im folgenden soll-nun das Einschreiben der Information anhand des in der Figur 2 dargestellten Impulsprogrammes beschrieben werden. Bei dem erfindungsgemäßen Speicherelement nach der Figur 1 ist der Innenwiderstand, wenn die beiden Transistoren 1 und 2 gesperrt sind, groß und verhältnismäßig klein, wenn die beiden Transistoren 1 und 2 leitend sind. Aus diesem Grunde ist es möglich, die Information aus dem erfindungsgemäßen Speicherelement mit nur zwei Leitungen auszulesen. Nimmt manNdie eine Versorgungsleitung als Wortleitung und die andere als Bitleitung, so bekommt man eine starke Erhöhung des Stromes auf der Bit-Leitung, wenn man die Spannung an der Wortleitung erhöht und das Element im niederohmigen Zustand ist.
  • Zum Einschreiben der Information 1 wird die Spannung U1 in der Wortleitung 7 vorzugsweise von einem Wert U1, der be#ispielsweise 3 Volt beträgt, auf vorzugsweise 0 Volt geschaltet, so daß am Speicherelement keine Spannung anliegt. In der Figur 2 entspricht dies dem Zeitpunkt t1. Zu diesem Zeitpunkt beträgt die Spannung an der Bitleitung vorzugsweise ebenfalls 0 Volt. Sobald die Spannung an der Wortleitung 7 wieder eingeschaltet wird, wird der Knotenpunkt 2 über den Lastwiderstand 3 nur langsam mitgezogen, so daß eine Gatespannung an dem -Eanal-Uransistor 2 auftritt und dieser in den leitenden Zustand geschaltet wird. Aus diesem Grunde tritt auch an dem n-Kanal-Transistor 1 eine Gatespannung auf und das Speicherelement kommt in den Zustand, in dem beide Schalttransistoren leitend sind. In der Figur 2 entspricht dies dem Zeitpunkt t2.
  • Wird nun beim Lesen die Spannung an der Wortleitung 7 erhöht (Zeitpunkt t3 - t4), so tritt an der Bitleitung 6 eine Stromerhöhung auf, die dem Innenwiderstand des Speicherelementes entspricht. Vorzugsweise wird in dem angegebenen Beispiel an die Wortleitung 7 eine Spannung UD von 4 Volt angelegt.
  • Um beim Einschreiben in den anderen Zustand '10g1 zu schalten, wird während die Spannung an der Wortleitung 7 abgeschaltet ist, (Zeitpunkt t5) die Spannung an der Bitleitung 6 auf den Wert U6 erhöht (Zeitpunkt t6). Vorzugsweise beträgt U6 3 Volt. Wird nun die Spannung U1 an der Wortleitung 6 wieder eingeschaltet (Zeitpunkt t7), so bleibt das Speicherelement nach wie vor in dem Zustand, in dem beide Transistoren gesperrt sind, da die insgesamt an dem Speicherelement anliegende Spannung klein ist. Wird nun die Spannung an der Bitleitung 6 abgeschaltet, (Zeitpunkt t8) so wifd in Folge der durch den erfindungsgemäßen Kondensator 5 bewirkten kapazitiven Kopplung der Knoten 14 mitgezogen, so daß nur eine niedere Spannung am h-Kanal-Transistor 1 auftritt. Das Speicherelement bleibt daher in dem Zustand, in dem beide Transistoren gesperrt sind.
  • Beim Lesen, d.h.,wenn die Spannung an der Wortleitung 7 erhöht wird, tritt daher auf der Bitleitung entsprechend dem Innenwiderstand des Speicherelementes nur eine sehr geringe Stromerhöhung auf. (Zeitpunkt t9 - t10).
  • Eine Beeinflußung der Speicherelemente in den benachbarten Zeilen tritt durch die Impulse auf der Bitleitung 6 vorteilhaft erweise nicht auf. Das kurzzeitige Abschalten der Versorgungsspannung an den entsprechenden Speicherelementen einer Spalte stört nicht, da während dieser Zeit die gespeicherte Information wegen der hohen Lastwiderstände erhalten bleibt.
  • 6 Patentansprüche 2 Figuren

Claims (6)

  1. Patelltallsprüche Lt Statis#ches MOS-SpeicherelEment mit einem Speicher-Flipflop, bei dem in einem ersten Flipflop-Zweig ein erster Schalttransistor und ein erstes zweipbliges Lastelement angeordnet sind und bei dem in einem zweiten Flipflop-Zweig ein zweiter Schalttransistor und ein zweites zweipoliges Lastelement angeordnet sind, wobei je ein Gateanschluß eines Schalttransistors eines Zweiges mit je einem Knoten des anderen Zweiges verbunden ist, wobei der erste und der zweite Schalttransistor zueinander komplementär sind, und wobei die beiden Flipflop-Zweige an ihrem einen Ende mit einer Wortleitung verbunden sind, dadurch g e k e n n z e i c h n e t , daß die beiden Flipflop-Zweige an ihrem anderen Ende mit einer Bitleitung(6) verbunden sind und daß zwischen einem Knoten (14)und der Bitleitung (6) bzw. der Wortleitung (7) ein Zusatzschaltelement (5) vorgesehen ist.
  2. 2. Speicherelement nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß als Zusatzschaltelement ein Kondensator (5) vorgesehen ist.
  3. 3. Speicherelement nach Anspruch 1 oder 2, dadurch g e klein n -z e i ch n e t , daß die Lastelemente hochohmige Widerstände sind.
  4. 4. Speicherelement nach Anspruch 1 oder 2, dadurch g e k e n n z e i c h n e t , daß als Lastelemente in Sperrichtung gepolte Dioden verwendet werden.
  5. 5. Speicherschaltung nach Anspruch 1 oder 2, dadurch g e k e n n e e i c h n e t , daß als Lastelemente Feldeffekt-lranslstoren vom Verarmungstyp verwendet werden, wobei das Gate eines Feldeffekt-Transistors jeweils mit dem Sourceanschluß verbunden ist.
  6. 6. Verfahren zum Betrieb eines Speicherelementes nach einem der Ansprüche 1 bis 5, dadurch g e k e n n z e i c h n e t , daß zum Einschreiben die Spannung U1 an der Wortleitung (7) denselben Wert von vorzugsweise 0 Volt geschaltet wird; wie der Wert der Spannung an der Bitleitung (6) beträgt, so daß an dem SpeicherelemeAt keine Spannung anliegt (Zeitpunkt t1 - t2), daß zum Einschreiben der Information "1r (Zeitpunkt t2) die Spannung U1 a«die Wortleitung (7) gelegt wird, daß zum Einschreiben der Information "O" die Spannung U1 an der Wortleitung (7) auf vorzugsweise 0 Volt geschaltet wird (Zeitpunkt t5), daß die Spannung an der Bitleitung (6) auf den Wert U6 erhöht wird (Zeitpunkt t6), daß anschließend die Spannung U1 wieder an die Wortleitung (7) angelegt wird (Zeitpunkt t7) und daß anschliBend die Spannung U6 an der Bitleitung wiener abgeschaltet wird (Zeitpunkt t8) und daß zum Auslesen die Spannung an der Wortleitung (7) auf einen Wert U3 > U1 erhöht wird (Zeitpunkt t3 - t4 bzw. tg - t10), wobei an der Bitleitung (6) ein Lesesignal auftritt, das dem Innenwiderstand des Speicherelementes entspricht.
DE19742406352 1974-02-11 1974-02-11 Statisches MOS-Speicherelement und Verfahren zu dessen Betrieb Expired DE2406352C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19742406352 DE2406352C3 (de) 1974-02-11 1974-02-11 Statisches MOS-Speicherelement und Verfahren zu dessen Betrieb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742406352 DE2406352C3 (de) 1974-02-11 1974-02-11 Statisches MOS-Speicherelement und Verfahren zu dessen Betrieb

Publications (3)

Publication Number Publication Date
DE2406352A1 true DE2406352A1 (de) 1975-08-14
DE2406352B2 DE2406352B2 (de) 1977-12-01
DE2406352C3 DE2406352C3 (de) 1978-07-20

Family

ID=5907071

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742406352 Expired DE2406352C3 (de) 1974-02-11 1974-02-11 Statisches MOS-Speicherelement und Verfahren zu dessen Betrieb

Country Status (1)

Country Link
DE (1) DE2406352C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3399524A3 (de) * 2017-05-04 2019-02-06 Tang, Chao-Jing Direktzugriffspeicher und zugehörige schaltung, verfahren und system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3399524A3 (de) * 2017-05-04 2019-02-06 Tang, Chao-Jing Direktzugriffspeicher und zugehörige schaltung, verfahren und system

Also Published As

Publication number Publication date
DE2406352C3 (de) 1978-07-20
DE2406352B2 (de) 1977-12-01

Similar Documents

Publication Publication Date Title
DE1512403C3 (de) Bistabile Schaltungsanordnung für jeweils paarweise angelegte komplementäre Eingangssignale
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE2625007B2 (de) Adressenpufferschaltung für Halbleiterspeicher
DE1058284B (de) Magnetkernmatrix-Speicheranordnung mit mindestens einer Schaltkernmatrix
DE2031038B2 (de)
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE2505245C3 (de)
DE2022256A1 (de) Permanentspeicher
DE1267249B (de) Eingangstorschaltung fuer eine bistabile Speicherschaltung
DE2152706B2 (de) Monolithischer integrierter halbleiterspeicher fuer binaere daten
DE2406352A1 (de) Statisches mos-speicherelement
DE2246756C3 (de) Elektronischer Datenspeicher
DE1146538B (de) Elektronische Schaltungsanordnung zum Aufbau von Ringzaehlern ungerader Stufenzahl aus Transistor-Ringkern-Kombinationen
DE2339735C3 (de) Statisches Speicherelement mit einem Speicher-Flipflop
DE2459023C3 (de) Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle
DE1574759B2 (de) Magnetkernspeicher mit gemeinsamer Schreib- und Leseleitung
DE1499720C (de) Elektronisches Speicherelement
DE1574759C (de) Magnetkernspeicher mit gemeinsamer Schreib und Leseleitung
DE1449903C (de) Speicheranordnung für zerstörungsfreie Abfragen
DE1961692A1 (de) Selektionsschaltung fuer einen Magnetkern
DE1524774C (de) Elektronisches Speicherelement
DE1474443C (de) Wortorganisierter Speicher
DE1474443B2 (de) Wortorganisierter speicher
DE1499604C (de) Signalgesteuerte Schalter-Schaltung für einen Koinzidenzkernspeicher
DE1946653C3 (de) Verknüpfungsschaltung mit Magnetkernen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee