DE2362332A1 - Automatischer peripheriegeraeteselektor - Google Patents
Automatischer peripheriegeraeteselektorInfo
- Publication number
- DE2362332A1 DE2362332A1 DE2362332A DE2362332A DE2362332A1 DE 2362332 A1 DE2362332 A1 DE 2362332A1 DE 2362332 A DE2362332 A DE 2362332A DE 2362332 A DE2362332 A DE 2362332A DE 2362332 A1 DE2362332 A1 DE 2362332A1
- Authority
- DE
- Germany
- Prior art keywords
- peripheral device
- signal
- input
- flip
- flops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Bus Control (AREA)
- Exchange Systems With Centralized Control (AREA)
- Multi Processors (AREA)
Description
COBIPAGNIE INDUSTRIE LIE DES TEEECOMMDNIGAiIOITS CIT-AICATEL
12 rue de la Baume, 75008 PARIS (Frankreich)
AUTOMATISCHEB PEBIPHEFIEGERATESEIiEKTOB
Die Erfindung gehört in den Bereich der Datenverarbeitung,
bei der ein elektronischer Rechner mit einem Peripheriegerät
Informationen austauscht. Sie betrifft einen automatischen Peripheriegeräteselektor, der abwechselnd mit dem einen oder demanderen
von zwei Rechnern in Verbindung treten kann; mit diesem ·
automatischen Selektor kann zu einem.gegebenen Augenblick die Verbindung mit- lediglich einem der beiden Rechner unter Ausschluss
des anderen ohne Hierarchieunterschied zwischen den Rechnern hergestellt werden. Die Erfindung kommt in Datenverarbeitungszentren
zur Anwendung, wo ein Peripheriegerät von einem von zwei Rechnern angesteuert werden.kann.
409 8 27,7.0,9 8.3-..
W.enn unter der Steuerung eines Programms .ein Rechner
eine Dateneingabe oder -ausgabe vornehmen oder den Zustand eines Peripheriegeräts feststellen will, so sucht er die Adressenleitungen
mit einem Kode ab, der der Nummer des Peripheriegeräts entspricht. Dieser Kode liegt während der gesamten Operationsdauer
vor. Zwischen dem Rechner und dem Peripheriegerät
ist ein Organ vorhanden, ein sogenannter Kuppler, der die Adresse dekodiert^ das so erhaltene logische Signal öffnet die Gatter,
die den Kuppler mit dem Eeehner verbinden (Eingabeleitungen,
Ausgabeleitungen, Taktgeber usw.).
Andererseits verlangt das normale Verfahren zur Herstellung einer Verbindung mit. einem Peripheriegerät die Kenntnis
vom Zustand dieses Peripheriegerät. Es liefert zu diesem Zweck ein logisches Signal "zum Informationsaustausch bereit". Befindet sich dieses Signal im Zustand 1, so ist das Peripheriegerät
verfügbar und kann ein Wort empfangen bzw. ausgeben. Im entgegengesetzten Fall (beispielsweise, wenn ein Drucker gerade
arbeitet) ist das Peripheriegerät nicht verfügbar und die Signalleitung "bereit" steht auf null.
Der Rechner wird also zweimal mit dem Peripheriegerät verbunden; erstens um festzustellen, ob das Peripheriegerät
zum Informationsaustausch, bereit ist, zweitens, falls dies der Fall ist, um eine Ein- oder Ausgabe vorzunehmen.
Ein Peripheriegerät ist also tatsächlich lediglich mit Hilfe seines Adressen-Dekodiersignals an einen Rechner
409827/0983
ORIGINAL INSPECTED
angeschlossen.
In "bestimmten Anlagen ist vorgesehen, dass einunddasselbe
Peripheriegerät an den einen oder den anderen von zwei Rechnern A, B angeschlossen werden kann. Der Kuppler empfängt
getrennt die Adressenleitungen und die Datenleitungen der beiden Rechner, Das Peripheriegerät "besitzt nur eine Datenleitung. Der
Kuppler verfügt also Über einen Selektor, der die Verbindung der
Datenleitungen des Perxpherxegeräts mit den Datenleitungen des einen oder anderen der beiden Rechner herstellt. .
Dieser Selektor erfüllt folgende Bedingungen %
1. Die Auswahl erfolgt durch die Adresse. Das Peripheriegerät
wird mit dem Rechner verbunden, der das Peripheriegerät angewählt hat. Bevorzugt wird der erste Bechner, beispielsweise
Af der seinen Adressenkode ausgesandt hat» Wenn während der Aussendung des Adressenkodes von A (beispielsweise
als PA bezeichnet) B beginnt„ seinen Adressenkode (als FB bezeichnet)
auszusenden,.so bleibt'PB während der Sendedauer von
PA blockiert.
2. Wenn das Peripheriegerät im Moment, wo der Kode PA ·
ausgesandt wird, frei ist, so wird er tatsächlich an den Rechner A angeschlossen;' diese Verbindung wird solange aufrechterhalten,
bis das Signal, "bereit" verschwindet; ein Adressenkode FB, der·
während dieses Zeitraums auftaucht, wird blockiert; der Rechner A arbeitet während der gesamten Operationsdauer ausschliesslich
für das gerade an ihn angeschlossene Peripheriegerät. Erst wenn das Signal "bereit" wieder zu null geworden ist, kann ein Adres-
409827/0983
senkode FB die Verbindung des Peripheriegeräts mit B herstellen.
Die erf indungsgemässe logische Schaltung stellt nach
diesen Regeln die Verbindung des Peripheriegeräts mit entweder dem Rechner A oder dem Rechner B her*
Zu diesem Zweck enthält sie eine erste Stufe, die aus zwei bistabilen Kippstufen und zwei IMD-Gatt em besteht, die beim
Empfang der Adressenkodes FA, FB Vorwahlsignale liefert, die als GA bzw. GB bezeichnet werden» sie enthält eine zweite Stufe, die
aus, 2iwei bistabilen Kippstufen und zugeordneten logischen Schaltern besteht und beim Empfang der Signale GA und GB und dem vom
Peripheriegerät stammenden Signal "bereit" (PR) eines der beiden
Signale "Auswahl von A" (FA) oder "Auswahl von B" (FB)aussendet, Die erste Stufe sorgt für das Blockieren eines Ädressenkodes (beispielsweise FB) während des Aussendens des anderen Adressenködes
(beispielsweise FA). Die zweite Stufe sorgt für das Blockieren
des Adressenkodes von B (FB), falls dieser während des Zeitraums auftaucht, in d«m das Peripheriegerät «it A Verbunden ist, solange
das Signal "bereit" (Pi?) den Wert "1" aufweist*
An Hand der beigefügten Figuren wird die Erfindung im folgenden genauer beschrieben.
fig* 1 aeigt ein Gesaffltsehaltbild der erfindungsgemässen
Vorrichtung gemäss einer bevorzugten Ausführungsart«
FIg* 2 enthält graphische Darstellungen, die die Wertigkeiten
von mehreren Signalen beim Aus wahl Vorgang und bei der
Benutzung des Peripheriegeräts durch einen der Rechner darstellen«
409827/0983
In-Fig. 1 wurden folgende Symbole verwendet: Mit A
und B werden zwei Rechner bezeichnet, die mit einunddemselben Peripheriegerät P in Verbindung treten können.
EA: Eingang von A-EB: Eingang von B
UA: Ausgang von A - UB: Ausgang von B
FA: Adresse von A - FB: Adresse von B
GA: Vorwahl von A - GB: Vorwahl von B
MA: Beibehaltung von A <- MB: Beibehaltung von B
SA: Auswahl von A-SB: Auswahl von B
P : · Peripheriegerät .
EP: Eingang des Peripheriegeräts
UP: Ausgang "Daten" des Peripheriegeräts
PR: Signal "bereit".
In der Figur werden die Schaltungen.mit denselben
Symbolen bezeichnet, wie die entsprechenden Signale.
Vorzugsweise werden als bistabile Kippstufen der ersten Stufe 1, 2 und der zweiten Stufe 3, K Kippstufen des
Typs D gewählt mit Steuereingang Di, Takteingang Hi und Nullstellung Zi, den Ausgängen Qi und Qi, wobei i die Kippstufennummer
bedeutet. · ·
Die Adressenleitung von A, FA, ist mit Hl und D2 verbunden.
Die Adressenleitung von B,. FB, ist mit H2 und Dl verbunden.
Ein UND-Gatter 11 ist mit zwei Eingängen mit FA bzw. φ?' verbunden. Ein UNl-Gatter 12 ist mit. zwei Eingängen mit FB bzw.
Q2 verbunden.
AO9827/0983
Der Ausgang von 11, GA, ist an H3 und einen Eingang eines UND-Gatters 21 angeschlossen. Der Ausgang von 12, GB,
ist mit H4 und einem Eingang eines UND-Gatters 22 verbunden. Q3 steht mit einem Eingang eines UND-Gatters 23 (Signal *MA)
in Verbindung; Q4 ist mit einem Eingang eines UND-Gatters 24 (Signal MB) verbunden.
ist an D3, einen zweiten Eingang von 21 und einen
zweiten Eingang von 23 angeschlossen.
03 ist mit D4, einem zweiten Eingang von 22 und einem
zweiten Eingang von 24 verbunden.
Die Ausgänge von 21 und 23 führen zu den Eingängen eines ODER-Schaltkreises 25, dessen Ausgang Sa mit einem Eingang
eines UNP-Gat-ters 31 und einem Eingang eines UND-Gatters
33 verbunden ist. Die Ausgänge von 22 und 24 führen zu den Eingängen eines ODER-Schaltkreises 26, dessen Ausgang ^B mit
einem Eingang eines UND-Gatters 32 und einem Eingang eines UND-Gatters 34 verbunden ist.
Die Leitung PR aus dem Peripheriegerät P führt zur
Anschlussklemme Z3 und Z4.-
Ferner führt PR zu einem Eingang des UND-Gatters 31 und zu einem Eingang des UND-Gatters 32.
Der Ausgang "Daten" des Peripheriegeräts UP ist mit einem Eingang von 33 und mit einem Eingang von 34 verbunden.
Die AusgangsSignaIe der Gatter 31 und 33 werden am
Eingang eines ODER-Schaltkreises 35 vereinigt, dessen Ausgang mit dem Eingang von A, EA, verbunden ist. Die Ausgangssignale
409 8 2 7/0983
der Gatter 32 und 34 werden am Eingang eines QDER-Schaltkreises 36 vereinigt, dessen Ausgang mit dem Eingang von B, EB, verbunden
ist.
Die Ausgänge von A, -IJA, und von B, UB, werden· unter
dem Befehl der Signale SA bzw. SB Über, einen ODER-Schaltkreis
39 und zwei UND-Gatter 37 bzw. 38 an den Eingang EP des Peripheriegerätes angeschlossen, '. ( " . ,
Die Organe 31 -"bis 39 gehören zum Kuppler.
Die Arbeitsweise der Schaltung gemäss Fig* 1 wird unter Bezugnahme auf die graphischen Darstellungen der Fig. 2
beschrieben.
In Fig. 2 sind elf Zeitdiagramme enthalten, die die Wertigkeit von elf Signalen während eines als Beispiel herausgegriffenen Ablaufs,-bei dem einer von zwei Rechnern ausgewählt
und benutzt wird, "angeben t FA, FB, GA, GB, Qt, 02,PE, MA, MB,
SA,' SB. '
Es sei angenommen, dass der Reohner A zum Peripheriegerät sein Adressensignal (FA) ein erstes Mal (He^tesfcimpulg-al)"
aussendet, um festzustellen, ob das Peripheriegerät bereit istj
dann wird dieses Signal ein zweites Mal (Rechteckimpuls a2) ausgesandt,
um zwischen Rechner und Peripheriegerät Informationen
auszutauschen. Es wird sich zeigen, dass, wenn das Peripheriegerät zu Beginn des RechteckinipulseS al bereit ist, der Rechtier
A während des ganzen .Zeitraums zwischen dem Beginn des ßeeht-i'.
eckimpulses al bis zum Ende des Rechteckimpulses a2 exklusiv
.409827/0983
das Peripheriegerät benutzt, ohne dass irgendwelche Operationen
des Rechners B dieses Peripheriegerät erreichen.
Es sei nun. angenommen, dass B ein Adressensignal (PB)
(Rechteckimpuls b1) während der Dauer des Signals FA aussendet«
Dann ergibt sich? während das Gatter 11 das Signal GA überträgt,
weist die Kippschaltung 2 eine "1" auf D2 auf, wenn FB
eintrifft; die Kippstufe 2 stellt sich, also ein und Q2" geht
vom Zustand "T" zum Zustand "O" über, so dass GB am Ausgang
von 12 auf "O" bleibt.
!Älter der Annahme, dass B einen zweiten Hechte ckimpuls
b2 vor Auftauchen von a2 aussendet, liegt auf D2 der Zustand "O" vor, die Kippstufe 2 fällt also zurück und Q2~ nimmt wieder
den Wert "1" an, so dass ein Signal GB gebildet wird.
lümmt man aber an, dass das Signal PR sich im Zustand
"1" befindet, dann hat das Signal GA die Kippstufe 3 eingestellt. Daraus ergibt sich MA = "1" und der Zustand 11O" auf
Q3 und somit auch auf D4s das Signal MB bleibt auf "0". Daraus ergibt sich die Aufrechterhaltung von SA = "1" sowie von
PR = "1" und SB bleibt immer noch auf "0".
Wenn nach dem zweiten Rechteckimpuls a2 das Peripheriegerät nicht mehr bereit ist, fällt das Signal auf "0" zurück und
das Signal SA wird gelöscht.
Ist das Peripheriegerät nicht bereit, wenn das Signal GA (PR = "0") auftaucht, wird am Ausgang von 25 Über 21 das
Signal SA erzeugt; es dient dann dazu, dem Rechner A den Zustand PR = "O" zu Übermitteln.
409827/0983
Natürlich erzielt man gleichwertige Ergebnisse, wenn B seine Adresse vor A aussendet.
Zwischen den beiden Rechnern besteht kein hieraröhischer
Unterschied.
Es ist leicht festzustellen, dass die erfindungsgemässe
Vorrichtung die gestellten Bedingungen in allen Verwendungsfällen erfüllt.
Zwar ist das beschriebene Ausführungsbeispiel mit
Hilfe von bistabilen Kippstufen des Typs D hergestellt worden,
jedoch ist es im Rahmen der Erfindung möglich, andere Kippstufen zu verwenden. .
- Patentansprüche 409827/098 3
Claims (4)
- PATENTANSPRÜCHE(JLy Automatischer ?eripheriegeräteselektor für ein Peripheriegerät, das jeweils nur mit einem von zwei Rechnern A, B Informationen austauschen kann und das tatsächlich auf den Befehl eines Auswahlsignals hin an einen der beiden Rechner, beispielsweise A, wenn A sein Adressensignal vor B aussendet, angeschlossen wird, dadurch gekennzeichnet, dass der Selektor eine erste Wahlstufe umfasst, die aus zwei ersten bistabilen Kippstufen (1, 2) und zwei erste» UND-Gattern (11, 12) gebildet wird, wobei jede Kippstufe und ein zugehöriges UND-Gatter (1, 11 bzw. 2, 12) auf einem Eingang das Adressensignal (FA, FB) des einen der beiden Rechner empfängt, sowie eine zweite Wahlstufe, die aus zwei zweiten bistabilen Kippstufen (3, 4), zwei zweiten UND-Gattern "(21, 22) und zwei dritten UND-Gattern (23, 24) besteht, wobei ein Wahlsignal für den Rechner (A), beispielsweise (SA), am Ausgang eines dieser zweiten UND-Gatter (21) erhalten wird, wenh das Peripheriegerät zu diesen zweiten Kippstufen ein Signal "<"*" sendet, während es sich im Zustand "zum Informationsaustausch bereit" befindet, wogegen ein Wahlsignal am Ausgang eines der dritten UND-Gatter (23) erhalten wird, wenn das Peripheriegerät an diese Kippschaltungen ein Signal "1" sendet, während es im Zustand "zum Informationsaustausch bereit" ist.
- 2. Peripheriegeräteselektor gemäss Anspruch 1, d a -./■ 409827/0 983durch gekennzeichnet, dass die ersten Kippschaltungen (1, 2) vom Typ D sind, mit einem Befehlseingang. (D), einem Takteingang (H), einem Nullrückstellungseingang (Z), zwei"■-Komplementäreingängen (Q, Q), wobei das Adressensignal (FA5- FB) jedes Rechners auf einen Eingang (H) einer der Kippstufen und einen Eingang der anderen und umgekehrt (Hl, D2; H2, 11) gegeben werden kann.
- 3. Peripheriegeräteselektor gemäss Anspruch 1, d a d u r c h g e k e η η ze i c h ii e t, dass es sich bei den zwei Kippstufen (3, 4) um Kippstufen des Typs D handelt, wobei eine von diesen mit ihrem Eingang (H) mit dem Ausgang eines der ersten UND-Gatter (11, 12) und mit ihrem Eingang (B) mit dem Ausgang ((J) der anderen Kippschaltung verbunden ist, wobei ihr Eingang (Z) das vom Peripheriegerät (P) stammende Signal "bereit" (PR) erhält. . ·
- 4. Peripheriegeräteselektor gemäss Anspruch 3, da durch geke η"η ζ e ic h η e t, dass das Auswahlsignal (SA, SB1), das einem der Rechner entspricht, entweder am Ausgang eines zweiten UND-Gatters (21, 22), das den Ausgang eines ersten UFl-Gatters (11, 12) und das Signal (Q) einer der bistabilen Kippstufen1 erhält, oder am Ausgang eines dritten UND-Gatters (23, 24) erhalten wird, das das Signal (Q) der bistabilen Kippstufe und das Signal (Q) der anderen bistabilen Kippstufe empfängt.409827/0 983
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7246631A FR2212963A5 (de) | 1972-12-28 | 1972-12-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2362332A1 true DE2362332A1 (de) | 1974-07-04 |
Family
ID=9109429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2362332A Withdrawn DE2362332A1 (de) | 1972-12-28 | 1973-12-14 | Automatischer peripheriegeraeteselektor |
Country Status (11)
Country | Link |
---|---|
US (1) | US3934230A (de) |
BE (1) | BE808805A (de) |
CA (1) | CA1007380A (de) |
DE (1) | DE2362332A1 (de) |
DK (1) | DK136282B (de) |
FR (1) | FR2212963A5 (de) |
GB (1) | GB1413923A (de) |
IE (1) | IE38642B1 (de) |
IT (1) | IT1002246B (de) |
LU (1) | LU69035A1 (de) |
NL (1) | NL7317660A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4038644A (en) * | 1975-11-19 | 1977-07-26 | Ncr Corporation | Destination selection apparatus for a bus oriented computer system |
JPS53146550A (en) * | 1977-05-27 | 1978-12-20 | Nippon Telegr & Teleph Corp <Ntt> | Conflict circuit |
US4314353A (en) * | 1978-03-09 | 1982-02-02 | Motorola Inc. | On chip ram interconnect to MPU bus |
US4525806A (en) * | 1981-03-26 | 1985-06-25 | International Business Machines Corporation | Printer sharing by plurality of display units in word processing system |
FR2547934B1 (fr) * | 1983-06-21 | 1988-12-02 | Electricite De France | Installation de calcul a commutation automatique de peripheriques et peripherique propre a de telles commutations |
US5263171A (en) * | 1990-03-27 | 1993-11-16 | Cybex Corporation | Device for interfacing two keyboards to one computer and for automatically connecting the active keyboard to the computer |
FR3142970A1 (fr) | 2022-12-08 | 2024-06-14 | Psa Automobiles Sa | Procede d’activation de l’infrastructure electrique ou electronique d’un vehicule |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3252149A (en) * | 1963-03-28 | 1966-05-17 | Digitronics Corp | Data processing system |
US3478320A (en) * | 1964-05-04 | 1969-11-11 | Gen Electric | Data processing unit for providing command selection by external apparatus |
US3374465A (en) * | 1965-03-19 | 1968-03-19 | Hughes Aircraft Co | Multiprocessor system having floating executive control |
US3395394A (en) * | 1965-10-20 | 1968-07-30 | Gen Electric | Priority selector |
US3395398A (en) * | 1965-12-16 | 1968-07-30 | Rca Corp | Means for servicing a plurality of data buffers |
FR1518276A (fr) * | 1966-05-27 | 1968-03-22 | Ibm | Système de sélection de claviers |
US3553656A (en) * | 1969-06-03 | 1971-01-05 | Gen Electric | Selector for the dynamic assignment of priority on a periodic basis |
US3735357A (en) * | 1970-09-18 | 1973-05-22 | Ibm | Priority system for a communication control unit |
US3798591A (en) * | 1971-09-28 | 1974-03-19 | Gen Electric Co Ltd | Access circuit for a time-shared data processing equipment |
-
1972
- 1972-12-28 FR FR7246631A patent/FR2212963A5/fr not_active Expired
-
1973
- 1973-12-06 DK DK661873AA patent/DK136282B/da unknown
- 1973-12-13 IE IE2261/73A patent/IE38642B1/xx unknown
- 1973-12-14 DE DE2362332A patent/DE2362332A1/de not_active Withdrawn
- 1973-12-19 BE BE1005592A patent/BE808805A/xx unknown
- 1973-12-20 LU LU69035A patent/LU69035A1/xx unknown
- 1973-12-24 NL NL7317660A patent/NL7317660A/xx not_active Application Discontinuation
- 1973-12-27 CA CA189,043A patent/CA1007380A/fr not_active Expired
- 1973-12-27 IT IT32113/73A patent/IT1002246B/it active
- 1973-12-28 GB GB6008073A patent/GB1413923A/en not_active Expired
- 1973-12-28 US US05/429,201 patent/US3934230A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2212963A5 (de) | 1974-07-26 |
DK136282C (de) | 1978-02-20 |
GB1413923A (en) | 1975-11-12 |
DK136282B (da) | 1977-09-19 |
NL7317660A (de) | 1974-07-02 |
IE38642L (en) | 1974-06-28 |
LU69035A1 (de) | 1974-07-05 |
CA1007380A (fr) | 1977-03-22 |
IE38642B1 (en) | 1978-04-26 |
US3934230A (en) | 1976-01-20 |
BE808805A (fr) | 1974-06-19 |
IT1002246B (it) | 1976-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0046499B1 (de) | Schieberegister für Prüf- und Test-Zwecke | |
DE4320681C2 (de) | Schieberegisterzelle | |
DE2534141A1 (de) | Computer-schnittstellensystem | |
DE3544820A1 (de) | Taktfrequenzteilerschaltung | |
DE69114609T2 (de) | Vorrichtung zum Ferngespräch zwischen einer Station und einem oder mehreren tragbaren Gegenständen. | |
DE1523505A1 (de) | Strahlsteuersystem | |
DE2362332A1 (de) | Automatischer peripheriegeraeteselektor | |
CH645491A5 (de) | Verfahren zur pruefung einer datenuebertragungsanlage unter verwendung einer pruefschleife. | |
DE2321200A1 (de) | Einrichtung zur durchfuehrung boolescher verknuepfungen | |
DE3018509C2 (de) | Schieberegister | |
DE1119567B (de) | Geraet zur Speicherung von Informationen | |
DE2038123A1 (de) | Logische Schaltung | |
DE2359997B2 (de) | Binäruntersetzerstufe | |
DE2114766A1 (de) | Eingabevorrichtung | |
DE1193550B (de) | Binaeres Speicherelement mit zwei Transfluxoren | |
DE2055487B2 (de) | Statisches mehrstufiges Schieberegister | |
DE10126597A1 (de) | Halbleitereinrichtung mit Ausgangslatchschaltung zur Ausgabe von Komplementärdaten mit hoher Geschwindigkeit | |
EP0012794B1 (de) | Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale | |
DE2050240C3 (de) | Schaltungsanordnung für ein Koppelnetzwerk mit Endmarkierung in Fernsprechanlagen mit Markierern | |
CH533341A (de) | Tastatur mit elektronischer Tastensperrsicherung an einer Büromaschine | |
DE1234058B (de) | Prioritaetsschaltung | |
DE1252256B (de) | Magnetkern-Speicheranord nung | |
DE1117920B (de) | Elektronische Schaltkreise zur digitalen Datenverarbeitung | |
DE1926502C (de) | Codeumsetzer mit Selbstuberwachung | |
DE2134090A1 (de) | Zweirichtungs-schaltverstaerker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |