DE2361657A1 - Umlauf-zwischenspeicher - Google Patents

Description

PatetrtanwH!f@ Dr. (ng. H. Negendank

Dipl. Ing. H. Hauck - Dipt Phys. W. Schmitt

DIpI. Ing. E. Graaffs - Dipl. Ing. W. Wehnelt

% L-^iizarisSfaße 23 Telefon 533058ο

Cable & Wireless'Limited

! Smale House,

^: 114 Great Suffolk Street 11. Dezember 1973

London ,S^E, 1 /England Anwaltsakte M-2922

UmI auf-Zwischenspeicher

Die Erfindung betrifft einen Index-Schaltkreis für Umlauf-Zwischenspeicher « Der Speicher besteht aus einer parallelen Anordnung von Umlauf-Schieberegistern,, wobei die das Zeichen bildenden verschiedenen Bits bzw* Elemente parallel zueinander den Schieberegistern zugeführt und somit in den Speicher eingeschrieben werden. Die Erfindung ist aber auch auf Speicher anwendbar, die aus Magnetbändern, Scheiben oder Trommeln mit mehreren parallelen Spuren für die Bits bzw. Elemente eines Zeichens bestehen.

In vielen Fällen ist es wünschenswert, daß die Zeichen aus dem Zwischenspeicher abgelesen werden können» ohne die ursprüngliche Reihenfolge zu stören> in der die Zeichen eingeschrieben worden

409824/0895

sind, beispielsweise in solchen Fällen ,in denen die aufeinander- ;folgenden Zeichen eine' telegrafische Nachricht bilden. Da zu einem! beliebigen Zeitpunkt die genaue Lage eines Zeichens in dem Umlauf-j Zwischenspeicher nicht bekannt ist, muß eine Schaltung vorhanden ! sein, welche jedesmal feststellt, wann das "älteste" Zeichen im i Speicher den Speicherausgang erreicht* Da neue Zeichen in unregei*·;

mäßigen Zeitabständen am Speichereingang anstehen können, ist es ; auch notwendig, jedesmal den Durchgang des zuletzt gespeicherten :

• i

Zeichens durch den Speichereingang festzustellen, so daß ein neues! Zeichen hinter dem vorhergehenden Zeichen in die nächstfolgenden Speicherstellen des Speichers eingelesen werden kann.

Solche Speicher sind bereits bekannt und werden manchmal Fifo-

Speicher (first in, first out) genannt. Die Index-Schaltkreise i

für diese Speicher sind jedoch komplex aufgebaut, wodurch sich die Herstellung solcher Speicher verteuert. j

Es wird daher erfindungsgemäß ein Verfahren angegeben, mit dem das Einlesen und Abfragen von Zeichen in einem Umlauf-Zwischenspeicher gesteuert wird, der mehrere Datenspeicherkanäle aufweist, in denen die Bits bzw. Elemente eines in den Speicher eingelesenen Zeichens umlaufen, wobei beim Einlesen eines Zeichens in den Speicher jedesmal ein Indexbit mit der gleichen gegebenen Polarität in einen Index-Speicherkanal eingegeben wird, die Bits in dem Indexkanal synchron mit den Bits in den Datenkanälen umlaufen der Signalpegel am Ausgang der letzten Speicherstelle in dem Indexlcanal abgetastet wird, wobei ferner ein Schreib-Freigabesignal erzeugt wird, um das Einlesen eines neuen Zeichens in den Speicher

409824/089

. nur in Abhängigkeit auf die Übergabe' des abgetasteten Index-Signalipegels in einer ersten Richtung zu erlauben, und wobei ein Abfra- : ge-Freigabesignal erzeugt wird, um die Abgabe eines Zeichens aus '. dem Speicher nur in Abhängigkeit von einem .Indexsignalpegel-Übergang in der entgegengesetzten Richtung zu ermöglichen.

Besteht der Speicher aus parallel angeordneten UmIauf-Schiebere- ; gistern, so wird jedes Bit an einem Ende eines Schieberegisters · eingegeben und wird dann fortschreitend durch das Schieberegister· j mittels Taktimpulse fortgeschaltet. Erreicht das Bit die letzte Speicherstelle des Registers, so wird es durch den nächsten Takt- ; impuls in die erste Speicherstelle zurückgeführt, so daß das Bit ständig in'dem Speicher mit einer Geschwindigkeit umläuft, die durch den Taktimpulsgenerator bestimmt ist. Die für einen vollständigen Umlauf erforderliche Zeit ist deshalb von der Taktim- j pulsfrequenz und der Speicherkapazität abhängig. Eine sehr große i Kapazität verhindert deshalb eine hohe Dateneingabegeschwindig- ;

keit und die Erfindung ist so hauptsächlich auf Speicher mit ge- j ringerer Kapazität gerichtet. j

üa. alle in dem Indexkanal befindlichen Bits die gleiche Polarität aufweisen, können die Freigabesignale für das Einlesen und Abfragen, nur zu Beginn und am Ende einer solchen Gruppe von Bits-erzeugt werden, und es gibt nur ein einziges Freigabesignal zum Abfragen und ein Freigabesignal.zum Einlesen für jeden vollständigen Umlauf der Bits in dem Indexkanal.

A0a82A/0895

Nachstehend ist anhand der Zeichnungen ein Ausführungsbeispiel der Erfindung näher erläutert. Es zeigt:.

;Fig. 1 ein Schaltschema eines Umlauf-Zwischenspeichers mit dem j Index-Schaltkreis;

j Fig. 2 ein Schaltschema eines weiteren Schaltkreises, der der • in Fig. 1 dargestellten Schaltung hinzugefügt werden kann, um ein Löschen bzw. Unterdrücken des letzten in Speicher eingeschriebenen Zeichens zu ermöglichen, und

Fig. 3 eine Darstellung von Impulsformen zur Erläuterung der Arbeitsweise der Index-Schaltkreise in Fig. 1.

In Fig. 1 sind fünf Multi-Bit-Schieberegister eines Zwischen- : Speichers parallel zueinander angeordnet, wobei aus fünf Bit bestehende Zeichen auf den Dateneingangsleitungen 1 bis 5 anstehen. Der Übersichtlichkeit halber ist nur das erste Schieberegister SR1 dargestellt, wobei jedoch die übrigen vier Register j

ί einschließlich ihrer Eingangs- und Ausgangsschaltkreise identisch ausgebildet sind und in der gleichen Weise arbeiten. Das erste Schieberegister SR1 speichert das erste Bit jedes aufeinanderfolgenden Zeichens, das zweite Register speichert das zweite Bit usw.. In einem zusätzlichen Index-Schieberegister SRI wird eine "1" jedesmal eingeschrieben, wenn ein Zeichen in die Daten-Schieberegister gelangt.

409824/0895

Die Daten-Schieberegister und das Index-Schieberegister werden von einem gemeinsamen Taktimpulsgenerator gesteuert. Die Bits laufen in den Registern um, wobei sie vom jeweiligen Ausgang zu einem der Eingangs-Schaltkreise zurückgeführt werden. Somit gelangt der Ausgang vom Schieberegister SR1 zurück zum Eingangs-Schaltkreis G1B zur Übergabe/,in-die erste Stufe des Registers über den ODER-Schaltkreis G1C. In gleicher Weise wird der Ausgang vom Index-Schieberegister SRI zurück zum Eingangs-Schaltkreis GIB zur Übergabe in die erste Stufe des Index-Schieberegisters über den ODER-Schaltkreis GIC zurückgeführt.

! Neue Daten werden in die Schieberegister in Abhängigkeit von einem "Einlese-Freigabe^-Signal auf der Leitung 10 und einem "Einlese"-Signal auf der SteueiSteitung 11 eingegeben. Der Ausgang vom Schaltkreis G5 sperrt dann die Schaltkreise G1B und GIB, gibt jedoch nach Umkehrung die Eingangsschaltkreise GIA und GIA frei.

Der dritte Eingang für die Eingangsschaltkreise ist ein "Lösch"-Signal auf der Leitung 12. Diese "Lösch"-Eingänge sind normalerweise eine "1", schalten jedoch auf eine "0" um, wenn ein Zeichen vom Speicher abgefragt wird, so daß ein abgefragtes Zeichen nicht in den Umlauf durch die Schieberegister zurückgeführt wird.

Die Schaltkreise zum Lesen und Schreiben bestehen aus einem J-K-Flip-Flop FF1 und zwei Schaltkreisen G3, G4, die nur dann einen Ausgang abgeben, wenn ihre beiden Eingänge mit einer "0""belegt sind. Die Arbeitsweise dieser Snaltung ist am besten aus den

k 0 9 8 2 k I 0 8 9 5

Impulsformen in Fig. 3 ersichtlich. Diese Figur zeigt die Werte der vier Schaltkreiseingänge an G3 und G4 nach jeweils drei aufieinanderfolgenden Taktimpulsen, erstens, wenn das Indexsignal von "0" auf "1" an der rückseitigen Flanke des zweiten Taktimpulses wechselt, und zweitens, wenn das Indexsignal von "1" auf "0" an ,der Hinterflanke des zweiten Taktimpulses umschaltet. Die Ein- \gänge zum Schaltkreis G3 bestehen aus dem Q-Ausgäng des Flip-Flops

1 -

FF1 und dem umgekehrten Indexsignal. Diese beiden Signale sind nur im Zustand ¹¹O" unmittelbar nach einem Q-1-Übergang des Indexsignals. In entsprechender Weise sind die beiden Eingänge für den Schaltkreis G4 (Indexsignal und Q^ nur im Zustand "0" unmittelbar ι nach einem 1-0 Übergang des Indexsignals. Zu allen anderen Zei- j : ten sind die Ausgänge von G3 und G4 gesperrt.

Der Ausgang von G4 besteht aus einem "Einschreib-Freigabe"-Signal auf der Leitung 10, so daß ein neues Zeichen nur unmittelbar nach einem 1-0 Übergang des Indexsignals in den Speicher eingeschrieben werden kann. Da in das Indexregister jedesmal eine "1" ein-

!geschrieben wird, wenn ein neues Zeichen in den Zwischenspeicher gelangt, tritt ein 1-0 Übergang nur dann auf, wenn das letzte in ] den Speicher eingeschriebene Zeichen am Speicherausgang erscheint.

ι Das Auftreten eines Zeichens am Speicherausgang tritt gleichzeitig mit dem Zurückführen des Zeichens in die erste Speicherstufe auf (außer es ist ein "Lösen"-Signal vorhanden) . Somit wird jedes neue Zeichen unmittelbar hinter dem zuletzt in den Speicher eingeschriebenen Zeichen eingespeist und die ursprüngliche Reihenfolge der Zeichen im Speicher bleibt beibehalten.

-7-

409824/0895

Es ist natürlich wesentlich, daß der.gesamte Speicherinhalt des Index-Schieberegisters nicht vollständig mit "1" vollgefüllt wird, so daß ein Sperrsignal erzeugt wird, welches anzeigt, daß der

! Speicher voll ist,wenn alle außer einem der Speicherbitstellen j in dem Index-Schieberegister besetzt worden sind.

Der Ausgang vom Schaltkreis G3 besteht aus einem "Abfrage-Freigabi ! Signal, das dem Abfrageschaltkreis G6 zugeführt wird. Ein-"Abfra-■ ge-Freigabe" Signal wird einmal für jeden Umlauf der Bits in dem Index-Schieberegister erzeugt, doch erfolgt ein Auslesen eines Zeichens nur dann, wenn außerdem ein "Abfrage" Signal auf der ; Abfrage-Steuerleitung 13 vorhanden ist. Da. das "Abfrage-Freigabe¹* Signal nur in Abhängigkeit von einem 0-1 Übergang des Indexsignals erzeugt wird, kann nur das erste ("älteste}.--der/in-den Zwischenspeicher eingeschriebenen Zeichen in Antwort auf ein "Abfrage" Signal auf der Steuerleitung 13 ausgelesen werden.

Fig. 2 zeigt die Ausgänge der fünf Datenschieberegister und des IndexschiebeTegisters der Fig. 1, die an eine zusätzliche Stufe angeschlossen sind, die im wesentlichen aus einem J-^K Flip-Flop für jedes Register besteht. Der Zweck dieser zusätzlichen Stufe besteht darin, das zuletzt in den Speicher eingeschriebene Zeichen von den übrigen Zeichen im Speicher zu isolieren. Dieses Zeichen kann dann gelöscht oder unterdrückt werden, um einen Fehler zu korrigieren. Das richtige Zeichen wird dann eingeschrieben, wenn das nächste "Einschreibfreigabe" Signal erzeμgt wird. Ein "Löschfreigabe" Impuls (X.E.Impuls} wird im Schaltkreis- G7 immer dann erzeugt, wenn beide Eingänge des Schalt- '.'■'■ . ■ -8-

409824/0895

j kreises mit "O" belegt sind. Da die Eingänge zum Schaltkreis G7

den Eingängen des Schaltkreises G4 entsprechen, erfolgt dies nur , in Abhängigkeit von einem 1-0 Übergang des Indexsignals, wenn

das letzte in den Speicher eingeschriebene Zeichen in die zu-

sätzliche Stufe überführt wird. Soll dieses letzte Zeichen gelöscht werden, so wird ein Signal auf den Schaltkreis G8 über ι die Steuerleitung 14 gegeben. Der Ausgang des Schaltkreises G8 ^: ist mit den Löscheingängen der J-K Flip-Flops verbunden.

Die Arbeitsweise der Index-Schaltung soll nachstehend anhand eines vereinfachten Beispiels erläutert werden, wobei angenommen ist, daß jedes Schieberegister eine Kapazität von acht Zeichen aufweist. In Wirklichkeit würde jedoch das Speichervermögen 1024 Zeichen betragen.

In der Annahme, daß eine aus vier Zeichen bestehende Nachricht bereits in dem Zwischenspeicher enthalten ist und daß die Werte der ersten Bits der vier Zeichen 1101 sind, so werden diese Bit ständig in dem Schieberegister SR1 in Umlauf gehalten und besetzen nach 8n Taktimpulsen die letzten vier Speicherstellen, wobei η die Anzahl der ausgeführten Umläufe ist.

Die folgende Tabelle A erläutert den nächsten Umlauf der Bits in dem Schieberegister SR1 zusammen mit der entsprechenden Gruppe "1" in dem Indexregister SRI. Ferner ist gezeigt, wie das erste Bit X eines neuen Zeichens in den ersten Speicher in Abhängigkeit von einem 1-0 Übergang am Ausgang des Indexregisters eingespeichert wird.

409824/0895

η 1

Erstes

O

O

Tabelle

A

1

1

O

1

Index-Schieberegister

O

O

O

1

1

1

1

" 2

O

O

O

Schieberegister

O

1

1

O

O

O

O

O

O

1

1

1

Taktimpulse

^. 3

1

1

O

O

O

O

1

1

1

1

O

O

O

O

1

1

8n

κ 4

;°

O

1

O

O

O

O

1

1

1

1

O

O

Ό

O

1

8n π

► 5 -

1

1

O

O

O

O

O

O

1

1

1

1

O

O

O

O

8n η

H 6

1

1

1

O

1

O

O

O

1

1

1

1

1

O

O

O

8n η

ι- 7

X

X

1

1

O

1

O

O

1

1

1

1

1

1

O

O

8n η

+ υ

O

O

X

O

1

O

1

O

O

O

1

1

1

1

O

8n π

O

O

O

1

1

1

O

1

O

O

O

1

1

1

1

1

8n η

O

1

O

8n η

X

8(n

Die Tabelle zeigt, daß ein 1-0 Übergang am Ausgang des Index-Schieberegisters in Antwort auf den (8n + 4)ten Taktimpuls auftritt. Der resultierende "Einschreib-Freigabe" Impuls wird den Eingangsschaltkreisen des ersten Schieberegisters zugeführt. Beim nächsten Taktimpuls (8n + 5) wird deshalb das erste Bit X des neuen Zeichens in die erste Speicherstelle des ersten Registers eingespeichert. Es ist klar ersichtlich, daß dieses neue Bit X automatisch in die nächst folgende Speicherstelle nach den Bits 1101 eingespeichert wird. Ferner ist ersichtlich, daß die ursprüngliche "!"dieser Bitgruppe (nämlich die erste in den Speicher eingeschriebene "1") abhängig vom 0-1 Übergang am Ausgang des Indexschieberegisters ausgelesen wird. Der 0-1 Übergang tritt beim (8n + 1)ten Taktimpuls auf und der resultierende "Abfrage-Freigabe" Impuls löscht die "T" Bits, welche in die ersten Speicherstellen des ersten Schieberegisters und des Index-S.chieberegisters eingespeichert worden wären.

409824/Q89S

In Anwendung der Erfindung auf ein telegrafisches System wird der Startimpuls zu Beginn jedes Zeichens in einem Fernschreib-I signal in zweckmäßigerweise dazu benutzt, eine "1" dem Indexregister des Zwischenspeichers jedesmal zuzuführen, wenn ein Zeichen j in die Zeichen-Schieberegister eingespeichert wird. Die Abwesen-

!hext einer "1" im Indexregister wird anfänglich festgestellt,

so daß eine "T" eingespeichert werden kann, um die ersten Abfrage und Einschreib-Freigabesignale zu erzeugen.

Ist nur mehr ein einziger Speicherplatz im Speicher übrig gelassen so kann beispielsweise das Einschreib-Sperr-Signal folgendermaßen j erzeugt werden, um zu vermeiden, daß das Index-Schieberegister vollständig mit "1" gefüllt wird. Der Ausgang des Schaltkreises G4 wird nicht unmittelbar mit dem Eingang des Schaltkreises G5 verbunden, sondern vielmehr mit dem Trigger-Eingang eines weiteren Flip-Flops, dessen "Löscheingang¹¹ an den Ausgang des Schaltkreises G3 angeschlossen ist. Sobald nur mehr ein Speicherplatz in dem Index-Schieberegister übrig ist, folgt einem Einschreib-Freigabe-Impuls vom Schaltkreis- G4 unmittelbar ein Abfrage-Freigabe-Impuls vom Schaltkreis G3. Normalerweise schaltet der Einschreib -Fr eigabe -Impuls das Flip-Flop derart um, daß sein Q-Ausgang am Ende des Impulses von 0 auf 1 geht. Ist jedoch ein Einschreib-Freigabe-Impuls unmittelbar von einem Abfrage-Freigabe-Impuls gefolgt, so tritt dieser 0-1 Übergang nur momentan auf, da das Flip-Flop unverzüglich gelöscht und der Q-Ausgang nach 0 zurückkehrt.

-.11-

40982WQ895

Der Q-Ausgang dieses zusätzlichen Flip-Flops wird dann einem UND-Schaltkreis zusammen mit einem verzögerten Taktimpuls zuge-I führt, und der Ausgang des UND-Schaltkreises triggert ein weite-I res Flip-Flop, dessen Q-Ausgang mit einem der Eingänge des Schalt·· j kreises G5 verbunden ist (Eingang der Leitung 10 in Fig. 1) . So-¹ mit erzeugt normalerweise jeder Einschreib-Freigabe-Impuls einen j entsprechenden Ausgangsimpuls am zweiten zusätzlichen Flip-Flop* ^: wobei jedoch dieser Ausgang gesperrt ist, wenn nur mehr ein Speii cherplatz in dem Index-Shiftregister frei ist. Das zweite zu-, \ sätzliche Flip-Flop wird über den Ausgang des Schaltkreises G5 gelöseht. _: .

: Ein ODER-Schaltkreis kann zwischen den Ausgang des UND-Schaltkreises und das zweite zusätzliche Flip-Flop eingeschaltet sein,

I wobei.eines seiner Eingänge so angeschossen ist, daß es einen

\ Start-Rückstell-Impuls empfängt.

-12-

409824/0898

Claims (4)

1. Patentanwälte

   Dr. Ing. H. Negendenk

   Dipl. Ing. H. Hauck - Diel Phys, VV. Schmitt

   Dipl. Ing. E. GraaJfs - Dipl. Ing. W. Wehnelt

   8 München 2, friezartsSraSe 33

   Telefon 53*058*

   Cable & Wireless Limited

   anale House,

   Great Suffolk Street 11. Dezember 1973

   ! London, S.E. 1 / England Anwaltsakte M-2922

   ι —^{; l} ■ ^{£ B} ■ ' ' "

   Patentansprüche

   Jy Verfahren zum Einspeichern und Auslesen von Zeichen in einem Umlauf-Zwischenspeicher mit mehreren Datenspeicherkanälen zum Umlauf der ein Zeichen bildenden in den Speicher eingeschriebenen Bits bzw. Elemente, dadurch gekennzeichnet, daß einem Index-Speicherkanal ein Indexbit gleicher gegebener Polarität jedesmal dann zugeführt wird, wenn ein Zeichen in den Speicher eingespeichert wird, daß die Bits in dem Indexkanal synchron mit den Bits in den Datenkanälen umlaufen, daß der Signalpegel am Ausgang der letzten BitsSpeicherstelle im Indexkanal abgetastet wird, daß ein Einschreib-Freigabe-Signal erzeugt wird, um das Einspeichern eines neuen Zeichens in den Speicher nur in Abhängigkeit vom Übergang des abgetasteten Index-Signalpegels in einer ersten Richtung zu ermöglichen, und daß ein Abfrage-Freigabe-Signal erzeugt wird, um das Entfernen eines Zeichens aus dem Speicher nur in Abhängigkeit

   409824/0895

   von einem Indexsignalpegel-Übergang in der entgegengesetzten Richtung zu ermöglichen.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die letzte Bit-Speicherstelle der Daten- und Index-Speicherkanäle isoliert wir.d, daß der Indexsignalpegel am Eingang der letzten Bit-Speicherstelle des Indexspeicherkanals abgetastet und ein Lösch-Freigabe-Signal erzeugt wird, um das Löschen eines in der letzten Bit-Speicherstelle des Speichers gespeicherten Zeichens nur in Abhängigkeit vom Übergang in der ersten Richtung des abgetasteten Indexsignalpegels am Eingang der letzten Bitspeicherstelle zu ermöglichen.
3. 3. Umlauf-Zwischenspeicher,bestehend aus. mehreren Datenspeicherkanälen, die jeweils einen vom Ausgang der letzten Bitspeicherstelle des Kanals abhängigen Umlauf-Eingangsschaltkreis derart aufweisen, daß die in den Speicher eingeschriebenen Zeichenbits in Umlauf gehalten werden, wobei jedes Zeichen ein zugehöriges Index-Bit und jedes Index-Bit die gleiche, vorgegebene Polarität aufweist, dadurch gekennzeichnet, daß der Speicher einen Index-Speicherkanal zum Speichern der Index-Bits aufweist, daß eine Schaltung zum Umlaufen der Bits in dem Indexkanal synchrox mit den Bits in den' Datenkanälen vorgesehen sind und daß Abfrage/Einschfeibschaltkreise vorgesehen sind, die zuerst auf den Übergang eines Indexsignalpegels-in" einer ersten Richtung am Ausgang der letzten Bitspeichersteile des Indexkanals ansprechen, um ein Einschreib-Freigabe-Signal zu erzeugen, das

   -14-

   AO9824/0 89 §

   das Einspeichern von Zeichen in den Speicher steuert, und die zweitens auf den Üfbergang des Indexsignalpegels in der entgegengesetzten Richtung ansprechen, um ein Abfrage-Freigabesigna] zu erzeugen, das das Auslesen von Zeichen aus dem Speicher steuert.
4. 4. Zwischenspeicher nach Anspruch 3, dadurch gekennzeichnet, daß die letzten Bitspeicherstellen der Datenspeicherkanale und des Indexspeicherkanals gegenüber den restlichen Bitspeichersteller des Speichers isoliert sind und daß der* Pegel des Indexsignals sowohl am Eingang als auch am Ausgang der letzten Bitspeicher-! stelle im Indexspeicherkanal abgetastet wird und daß der Spei-] eher Schaltkreise aufweist, welche auf einen Obergang des Indexsignalpegels in der ersten Richtung am Eingang der letzten Bitspeicherstelle ansprechen, um einen Lösch-Freigabeimpuls zu erzeugen, der die Löschung des in den letzten Bitspeicherstellen des Speichers gespeicherten Zeichen zu ermöglichen.

   409824/0895