DE2354397A1

DE2354397A1 - Anordnung zum ermoeglichen einer zusammenarbeit zwischen einer exekutiv- und einer reserve-datenverarbeitungsanlage

Info

Publication number: DE2354397A1
Application number: DE19732354397
Authority: DE
Inventors: Bengt Erik Ossfeldt
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1973-10-30
Filing date: 1973-10-30
Publication date: 1975-05-15
Also published as: DE2354397B2

Description

Telefonaktiebolaget L M Ericsson, Stockholm, Schweden

Anordnung zum Ermöglichen einer Zusammenarbeit zwischen einer Exekutiv- und einer Reserve-Datenverarbeitungsanlage

Die Erfindung betrifft eine Anordnung in einem aus einer Exekutiv-Datenver-* arbeitungsanlage und einer mit dieser in der Hauptsache identischen Reserve-Datenverarbeitungsanlage bestehenden System zum Ermöglichen einer Zusammenarbeit zwischen den Datenverarbeitungsanlagen ζ. B. Aufdatieren der Reserve-Anlage mit Data, die die vor der Zusammenarbeit im Einzelbetrieb arbeitende Exekutiv-Anlage erzeugt, so dass die Reserve-Anlage danach parallelsynkron. mit der Exekutiv-Anlage arbeitet. \

Hierbei wird Synkronismus mittels Taktimpulsen erhalten, die z. B. von einem für beide Datenverarbeitungsanlagen gemeinsamen Taktgenerator kommen, der über einen zu einem Bussystem gehörenden Taktbus angeschlossen ist. Jede Datenverarbeitungsanlage enthält eine Mehrzahl adressierbarer Funktionseinheiten z. B. Speichereinheit, arithmetische Einheit, Prozessregister, zwischen welchen Funktionseinheiten Data bzw. Adressen und Befehle über einen in das genannte Bussystem eingehenden Databus bzw. Befehlsbus transportiert werden, und"wovon wenigstens eine Funktionseinheit eine Folge zugreifbarer Instruktionsregister enthält, in denen Instruktionen gelagert sind, die nacheinander und jeweils

509 8 20/089 3

vährend einer vom Taktgenerator aktivierten und eine Anzahl Taktphasen umfassenden Verarbeitungsperiode gelesen und verarbeitet werden.

Eine derartige mit einem Befehlsbus und einem Databus versehene Datenverarbeitungsanlage ist z. B. in der U.S.-Patentschrift 3·631·^01 beschrieben und dort mit "Direct function data processor" bezeichnet. Im Vergleich zu einer mehr· konventionellen Datenverarbeitungsanlage, die für eine einzige bestimmte Aufgabe gebaut ist und deshalb ziemlich starr ist was ihre Anwendung für andere neu hinzukommende Aufgaben, ihre Ausbaufähigkeit oder ihr Vermögen einzelne Teile zu modernisieren betrifft, ist die in der genannten U.S.-Patentschrift beschriebene sog, Allgemeinbus-Datenverarbeitungsanlage flexibel. Dank dem Allgemeinbus-System, welches eine Mehrzahl paralleler Drähte zur Ueberführung von Data, Adressen und Befehlen in paralleler und digitaler Form umfasst, an welche Drähte sämtliche Teile der Datenverarbeitungsanlage angeschlossen werden, erhält man ein Bausteinprinzip in welchem die Funktionseinheiten der Datenverarbeitungsanlage die Bausteine bilden. Die Funktionseinheiten werden an das Allgemeinbus-System auf eine einheitliche Art und Weise mittels einheitlichen sog. "Interface" oder "Schnittstellen" z. B. in der Form von kodbetätigten Registern angeschlossen. Durch die ¥ahl geeigneter Bausteine erhält man die verschiedensten Konstruktionen für Datenverarbeitungsanlagen wie z. B. Minikomputor, Kalkulatoren oder Realzeit-Datenverarbeitungsanlagen zur Steuerung einfacher oder komplizierter Prozesse,

Das genannte Allgemeinbus-Baustein-Prinzip wird auch beim Bau teletechnischer Anlagen verwendet, die von Realzeit-Datenverarbeitungsanlagen gesteuert werden. Eine Realzeitsteuerung von teletechnischen Prozessen stellt allerdings oft solche Anforderungen, die eine Trennung der schnell arbeitenden Funktionseinheiten von den langsam arbeitenden bedingen d. h. man hat für die verschiedenen Datenverarbeitungsgeschwindigkeiten verschiedene Bussysteme einzuführen, wobei Puffereinheiten, die mit den genannten Interface versehen sind, Verbindungsorgane zwischen den Bussystemen darstellen. Venn man die zentralen Funktionseinheiten, die den Prozessor der Datenverarbeitungsanlage ausmachen und die genannten Puffereinheiten zwischen den zentralen und peripheren Einheiten mit sehr schnell reagierenden logischen Komponenten wie z. B. TTL- (Transistor-Transistor-Logik) Kreisen ausstattet und an ein zentrales Bussystem anschliesst, bewirken die Eigenschaften des Bussystemes eine Grenze, die bei der Berechnung der resultierenden Datenverarbeitungsgeschwindigkeit beachtet werden muss. Die über einen Bus erreichbare Dataüberführungsgeschwindigkeit wird nämlich von

509820/0893

- 3 - - ..-■=■ .■■-.;■■ ■■■·■ ■■:.■■■ :," 2354397

der Interfäceanzalil d. h. der Anzahl der angeschlossenen Funktionseinheiten und von den geometrischen Drahtlängen im .Bussystem--beeinflusst« Eine angepasste Begrenzung der Anzahl zentraler Teile resultiert also in optimal kurzen Verarbeitungsperioden der 'über das- genannte zentrale Bussystern verarbeiteten Dataverarbeitungsinstruktionen und^: damit in einer sehr-effektiven Reälzeitsteuerung . des teletechnischen' Prozesses. " - . ·

In einer'realzeitgesteuerten Datenverarbeitungsanlage werden dieVerarbeitungsperiodmini ttels Taktimpulsen von einem Taktgenerator gesteuert, der über einen zum Bussystem gehörenden Taktbus an die Funktionseinheiten angeschlossen ist. Die Verarbeitung einer Instruktion erstreckt sich über eine Anzahl, z. B. vier, Taktimpulse und verläuft z. B. auf folgende Weise: Wenn Data von einer sendenden zu einer empfangenden -Funktionseinheit transportiert werden sollen, enthält die Instruktion aussei einem Kode, der den Transport ausdrückt, die Adressen der sendenden und der empfangenden Funktionseinheit in digitaler Form. Ein Instruktionsfolgenzähler aktiviert das diesbezügliche Instruktionsregister während sämtlicher Taktphasen der Verarbeitungsperiode, so dass der Kode und die Adressen dem Befehlsbus des Bussysternes während der ganzen Verarbeitungsperiode zugeführt werden. Während der zweiten bis vierten Taktphase werden dem Databus des Bus systeme s die Data der sendenden Funktionseinheit zugeführt. Schliesslich werden während der vierten Taktphase die genannten Data bei der empfangenden Funktionseinheit eingeschrieben. Da anlässlich einer Änderung des logischen Zustandes im Bussystem mit Einschwingvorgängen zu rechnen ist, ist eine solche oder ähnliche Phaseneinteilung der Verarbeitungsperioden notwendig und um'-eine"möglichst schnelle Datenverarbeitung zu erzielen wählt man die Frequenz des Taktgenerators so hoch dass zeitliche Verzögerungen auf Grund der genannten Einschwingvorgänge und der Reaktionszeiten der Komponenten gerade noch beherrscht werden. Eine Taktfrequenz von 20MHz und Verarbeitungsperioden von 200 ns sind jn der Praxis vorkommende Beispiele.

Wenn Allgemeinbus-Datenverarbeitungsanlagen zusammenarbeiten z. B..bei einem aus einer Exekutiv-ÄnJage und einer Eeserye-Anlage bestehenden System, bringen die genannten Verzögerungen Probleme mit sich. Wie es an und für sich z. B. durch das schwedische Patent 227.356 begannt ist, wird die, Reserve-Anlage dazu verwendet um mittels eines kontinuierlichen'Vergleichs zwischen den von den Datenverarbeitungsanlagen momentan erzeugten Data die Zuverlässigkeit der Realzeitsteuerung zu erhöhen und uin die Betriebssicherheit der Steuerung dadurch

509820/0893

zu erhöhen, dass trotz eines Fehlers in einer der Datenverarbeitungsanlagen die Steuerung mit der fehlerfreien Anlage fortgesetzt werden kann. Allerdings dann ohne den genannten kontinuierlichen Vergleich. Nach einer Diagnose der fehlerhaften Datenverarbeitungsanlage mit Hilfe der im Einzelbetrieb realzeitsteuernden Anlage und nach einer Reparation der fehlerhaften Anlage wird der Parallelsynkronbetrieb wiederaufgenommen, wobei die Ausgangslage ist, dass die Exekutiv-Datenverarbeitungsanlage in Einzelbetrieb arbeitet und dass die Eeserve-Anlage nicht, aufdatiert ist, d. h. dass die in den Datenverarbeitungsanlagen gelagerten Data nicht übereinstimmen. Die Zusammenarbeit besteht deshalb darin, dass die Reserve-Datenverarbeitungsanlage auf eine genau bestimmte Weise parallelsynkron mit der Exekutiv-Datenverarbeitungsanlage inganggesetzt wird, dass die Reserve-Anlage aufdatiert wird und dass die momentanen Data der Datenverarbeitungsanlagen kontinuierlich mit einander verglichen werden" und dass eine Diagnose einer fehlerhaftgewordenen Datenverarbeitungsanlage durchgeführt wird.

Synkronismus zwischen den Datenverarbeitungsanlagen erhält man am einfachsten mittels eines gemeinsamen Taktgenerators, dessen Taktfrequenz die Taktphasen bzw. die Verarbeitungsperioden von beiden Anlagen bestimmt. Bei anderen bekannten parallelsynkronen Datenverarbeitungssystemen wird jede Datenverarbeitungsanlage von ihrem Taktgenerator angetrieben, wobei die Taktgeneratoren untereinander synkronisiert sind. Trotz eines auf eine der genannten Weisen erhaltenen exakten Synkronismus treten in Folge der genannten Verzögerungen auf Grund der Einschwingvorgänge und der Reaktionszeiten der Komponenten Phasenverschiebungen zwischen den Verarbeitungsperioden der Datenverarbeitungsanlagen auf. Wenn wie es in dem obigen Beispiel angenommen ist sich im Databus einer im Einzelbetrieb arbeitenden Datenverarbeitungsanlage ein stabiler logischer Zustand erst in der vierten Taktphase der Verarbeitungsperioden einstellt, wird der genannte kontinuierliche Vergleich zwischen den momentanen Data der zusammenarbeitenden Anlagen schon in Frage gesetzt, wenn die Phasenverschiebung zwischen den Datenverarbeitungsanlagen die Grössenordnung einer Taktphase hat.

Dieses auf Grund der Phasenverschiebungen zwischen den Datenverarbeitungsanlagen entstehende Problem wird was den kontinuierlichen Vergleich betrifft z. B. in dem schwedischen Patent (Anmeldung 73-013^76) behandelt, wo eine Frequenzteileranordnung vorgeschlagen ist, mittels welcher die Phasenverschiebungen vernachlässigbar gemacht werden. In diesem Fall werden dann nur Data von beispielsweise jeder zweiten Verarbeitungsperiode mit einander verglichen. Was die Aufdatierung

5098 20/089 3

anbetrifft, so ist eine derartige Frequenzteileranordnung vollkommen unanehmbar, denn, wenn das Aufdatieren mittels der in der Exekutiv-Datenverarbeitungsanlage erzeugten Data durchgeführt werden soll, müssen sämtliche Data zur Reserve-Anlage überführt werden'ohne dabei z. B. jede zweite Verarbeitungsperiöde zu überspringen. Bekannte Aufdatierungsmethoden lassen deshalb beispielsweise einen Abbruch der exekutiven Arbeit solange zu bis das Aufdatieren abgeschlossen ist* Eine andere triviale Lösung des Aufdatierungsproblemes besteht darin eine Herabsetzung der Taktfrequenz zuzulassen, so dass die genannten Phasenverschiebungen vernachlässigbar werden, aber derartige Lösungen bringen eine allgemeine Herabsetzung des Datenverarbeitungsvermögens bei Realzeitsteuerungen mit sich.

Gemäss der vorliegenden Erfindung, wird eine Anordnung vorgeschlagen, die eine Zusammenarbeit der Datenverarbeitungsanlagen ermöglicht ohne dass dabei die in einer ohne Redundanz arbeitenden Datenverarbeitungsanlage erreichbare Datenverarbeitungsgeschwindigkeit ungünstig beeinflusst wird und ohne dass dabei die in der Exekutiv-Anlage im Gange befindliche Arbeit gestört wird, obwohl ζ. B. das Aufdatieren zeitliche Verzögerungen verursacht, die im Prinzip bei der Verarbeitung von Instruktionen in der Reserve-Datenverarbeitungsanlage unzulässig sind. Die vorgeschlagene Anordnung ist im wesentlichen dadurch gekennzeichnet, dass sie eine Startimpulsquelle, welche mit dem Taktgenerator und mit dem genannten Bussystem jeder der Datenverarbeitungsanlagen verbunden ist und welche mittels eines Primärstartimpulses den Startverlauf für den Parallelbetrieb der Datenverarbeitungsanlagen ingangsetzt, einen für die Zusammenarbeit verwendeten einfach gerichteten Datenüberführungskanal vom Databus der Exekutiv-Datenverarbeitungsanlage zum Dat abus der Reserve-Datenverarbeitungsanlage, welcher Kanal auf Grund seiner Konstruktion den überführten Data eine bestimmte Zeitverzögerung aufzwingt, die die Dauer einer Taktphase überschreitet,und ferner wenigstens eine Verzögerungsanordnung umfasst, die es zustande bringt, dassdieStartimpulsquelle den Start der Reserve-Anlage im Vergleich zum Start der Exekutiv-Anlage mit einer Verzögerung ingangsetzt» die in der Hauptsache gleich der von dem genannten Datenüberführungskanal auf Grund dessen Konstruktion aufgezwungenen Verzögerung ist.

Nachstehend wird die Erfindung unter Hinweis auf die Figuren 1-5» die das eine Exekutiv- und eine Reserve-Datenverarbeitungsanlage enthaltende System zusammen, mit verschiedenen Ausführungsformen der vorgeschlagenen Anordnung zfeigeh, näher beschrieben. Sämtliche Figuren zeigen; ej.nen gemeinsamen Taktgenerator CG und in

.50 98 20/0 89 3

die Exekutiv-Anlage E beziehungsweise in die Reserve-Anlage R eingellende Funktionseinheiten FUe beziehungs\veise FUr, die untereinander mittels eines Bussystemes verbunden sind, das aus einem Databus dbe beziehungsweise dbr einem Befehlsbus obe beziehungsweise obr und einem Taktbus tbe beziehungsweise tbr bestellt. Ferner ist angedeutet, dass jede der Datenverarbeitungsanlagen eine Instruktionsregisterfolge IRSe beziehungsweise IRSr enthält, die aus einer Anzahl Registern besteht, in denen Instruktionen gelagert sind, welche nach einander oder auf Grund einer anderen z. B. auf Grund einer Sprunginstruktion vorgeschriebenen Ordnungsfolge in den genannten Befehlsbus hineingelesen werden. Von den genannten Instruktionsregistern ist mit BIRe beziehungsweise BIRr ein Instruktionsanfangregister bezeichnet, welches eine Instruktion lagert, die auf eine unwillkürliche Weise die Arbeit der diesbezüglichen Datenverarbeitungsanlage ingangsetzt. Die genannten Instruktionsanfangregister werden mittels einer auf dem diesbezüglichen Befehlsbus überführten Startsprunginstruktion zugegriffen, deren Verarbeitungsperiode die Taktphasen der diesbezüglichen Datenverarbeitungsanlage während der nachfolgende!Zusammenarbeit der Datenverarbeitungsanlagen festlegt, so wie dies später beschrieben werden wird. Die Anwendung von Sprunginstruktionen ist Bestandteil einer allgemein bekannten Datenverarbeitungstechnik und die Verarbeitungsweise der Sprunginstruktionen berührt den Erfindungsgedanken an und für sich nicht mehr als was in der Einleitung im Zusammenhang mit der Verarbeitung der Instruktionen mittels eines an die Funktionseinheiten angeschlossenen Allgemeinbus-Systemes erklärt wurde.

Die erfindungsgemäss vorgeschlagene Anordnung zum Ermöglichen der Zusammenarbeit zwischen Allgemeinbus-Datenverarbeitungsanlagen umfasst gemäss sämtlichen Figuren als Hauptteile einen Datentüberführungskanal DCH und eine Startimpulsquelle SP mit wenigstens einer Verzögerungsanordnung.

Der genannte Datenüberführungskanal DCH verläuft einfach gerichtet von der Exekutiv-Datenverarbeitungsanlage zur Reserve-Datenverarbeitungsanlage und wird zur Zusammenarbeit der Anlagen verwendet z« B. für das Aufdatieren der Reserve-Anlagej das. mittels der Data durchgeführt wird, die während der exekutiven Arbeit der Exekutiv-Datenverarbeitungsanlage auf deren Databus dbe -vorkommen und die über den Kanal zum Databus dbr der Reserve-Anlage überführt werden. D. h. das. Aufdatieren der Reserve-Anlage wird so durchgeführt, dass dabei die Healzeitsteuerung der Exekutiv-Anlage überhaupt nicht gestört wird. Vie es aus den einleitenden Erklärungen hervorgeht,.werden die Funktionseinheiten einer gemäss dem All-

S09820/0893

gemeinbusprinzip konstruierten Datenverarbeitungsanlage so angeordnet, dass die geometrischen Ausmasse des Bussystenies so klein, wie möglich bleiben. Bei der Parallelarbeit zweier Datenverarbeitungsanlagen entstehen jedoch zwischen den Anlagen solche Abstände, dass man für die Datenüberführung z. B. eine symmetrische Leitung zwischen den Bussystemen anwendet, woraus folgt, dass der Datenüberführungskanal im \^rergleich zu einem Databus die doppelte Anzahl Drähte samt Impulsverstärker und Impulsregeneratoren umfasst. Die Konstruktion des Datenüberführungskanales ist auf den Figuren nur prinzipiell angedeutet, weil viele Ausführungsformen anwendbar sind. Indessen muss beachtet werden, dass sämtliche Lösungen den überführten Data eine zeitliche Verzögerung aufzwingen, die eine Periodendauer beim genannten und für beide Datenverarbeitungsanlagen gemeinsamen Taktgenerator CG überschreitet.

Während des Aufdatierens erzeugt die Eeserve-Datenverarbeitungsanlage fehlerhafte Data, die nicht, an eine adressierte Funktionseinheit FUr gesendet werden dürfen. Deshalb gehört zum Dateiiüberführungskanal ein Steuerspeicher CM zum manuellen oder automatischen Vormerken eines Ueberführungszustandes, welcher Steuerspeicher eine Ueberführungslogik TL steuert, um den Ueberführungskanal zu öffnen und um einen Transport der genannten fehlerhaften Data zu vermeiden, wenn ein Ueberführungszustand ts vorgemerkt ist. Bei den in den Figuren 1 und 5 gezeigten Ausführungsformen ist der Databus der Reserve-Datenverarbeitungsanlage aufgeteilt in einen Empfangsteil, über welchen Data zu einer der Funktionseinheiten transportiert werden und in einen Sendeteil, über welchen Data von einer der Funktionseinheiten wegtransportiert werden. Mit Hilfe einer zu der genannten Ueberführungslogik gehörenden ersten Gatteranordnung Gl werden die genannten Databusteile miteinander verbunden beziehungsweise voneinander getrennt abhängig davon, ob die Reserve-Datenverarbeitungsanlage normal arbeitet beziehungsweise ob im Steuerspeicher der Ueberführungszustand vorgemerkt ist. Ferner verbindet die Ueberführungslogik mittels einer zweiten Gatteranordnung G2 während des Aufdatierens den genannten Empfangsteil mit dem Databus dbe der Exekutiv-Anlage,' dessen logischer Zustand während der Verarbeitungsperioden auf diese Weise zu den adressierten Funktionseinheiten beider Datenverarbeitungsanlagen überführt wird. .

Bei der Ausführungsform gemäss Figur 2 wird der Ueberführungszustand nicht genprell für das ganze System sondern getrennt für jede einzelne Funktionseinheit der Datenverarbeitungsanlagen vorgemerkt. In diesem Fall wird die genannte

5098 20/0 89 3

zweite Gatteranordnung G2 der Ueberführungslogik zum Öffnen der Datenüberführung von der Exekutiv-Anlage zu der Reserve-Anlage mittels eines Gatters G aktiviert, das zum· Interface der diesbezüglichen Funktionseinheit gehört und dessen Alctivierungsbedingungen sind, dass ein Sendedekoder SDEC über den Befehlsbus der Anlage die Adressierung der diesbezüglichen Funktionseinheit zwecks Datasendung aufgefasst hat und dass ein Ueberfiihrungszustand ts im Steuerspeicher CM der Funktionseinheit \^rorgemerkt ist, welcher anstelle des obengenannten gemeinsamen Steuerspeichers oder zusätzlich zu diesem angeordnet ist. Anstelle der genannten Databus-Aufteilung in einen Empfangs- und einen Sendeteil in der Reserve-Anlage und anstelle der genannten ersten Gatteranordnung der Ueberführungslogik wird in diesem Fall in der Reserve-Anlage eine Sendegatteranordnung SG verwendet, die zum Interface der diesbezüglichen Funktionseinheit gehört und die mit einem ihrer Eingänge an den genannten Steuerspeicher CM der Funktionseinheit zur manuellen oder automatischen Vormerkung des Ueberführungszustandes ts für diese Funktionseinheit angeschlossen ist. Infolge eines vorgemerkten Ueberführungszustandes wird die Datasendung der Reserve-Anlage verhindert, während ein vorgemerkter Ueberführungszustand in einer der Funktionseinheiten in der Exekutiv-Anlage die Datasendung der Exekutiv-Anlage nicht beeinflusst.

Der Uebersichtlichkeit halber ist in Figur 2 nur ein Interface des Bussystemes der Reserve-Anlage gezeigt. Dazu gehört ein Interface-Register REG, ein Empfangsdekoder RDEC und eine Enrpfangsgatteranordnung RG, die zu dem genannten Gatter G, dem Steuerspeicher CM, dem Sendedekoder SDEC und der Sendegatteranordnung SG hinzukommen. Ueber den Taktbus tb im Bussystem wird die Sende- beziehungsweise Empfaigsratteranordnung so gesteuert, dass eine Aktivierung nur während der für die Sendung beziehungsweise den Empfang vorgesehenen Taktphasen zustandekommt. Eine Datasendung vom Interface-Register über die Sendegatteranordnung zum Databus db des Bussystemes beziehungsweise ein Dataempfang vom Databus des Bussystemes über die Empfangsgatteranordnung zum Interface-Register erfolgt, venn der an den Befehlsbus des Bussystemes angeschlossene Sende- beziehungsweise Empfangsdekoder die Adressierung der Funktionseinheit zur Datasendung beziehungsweise zum Dataempfang auffasst und einen der Eingänge der Sende- beziehungsweise Empfangsgatteranordnung aktiviert.

Die genannte Startimpulsquelle SP umfasst eine Abbruchsignaleinheit IU und Startanordnungen SDe und SDr zum Starten der jeweils zugeordneten Datenverarbeitungsanlage E beziehungsweise R. Die Abbruchsignaleinheit ist in den

509 8 20/0893

Figuren als eine hinzukommende Funktionseinheit gezeigt, deren Interface in. üblicher Weise-an das Bussystem der Exekutiv-Anlage angeschlossen ist. Indessen bedeutet dies nicht, dass dem Bussystem eine zusätzliche Impedanzbelastung aufgebürdet wird, weil nämlich die Abbruchsignaleinheit in Wirklichkeit in eine Unterbrechungseinheit eingeht, die der Uebersichtlichkeit halter in den Figuren nicht gezeigt ist, die aber in jeder Realzeit-Datenverarbeitungsanlage zum Steuern einer teletechnischen Anlage enthalten ist. Die Aufgabe einer solchen an und für sich bekannten Unterbrechungseinheit besteht darin, ankommende Ab- ' bruchsignale entgegenzunehmen, diese zu prioritieren und für jede Prioritätsänderung eine Sprungiristruktion anzugeben, welche in der Instruktionsregisterfolge eine dem diesbezüglichen Prioritätsniveau zugeordnete Anfangsinstruktion zugreift. .

Bei einem aus einer Exekutiv- und einer Reserve-Datenverarbeitungsanlage bestehenden System veranlasst ein Primärstartimpuls ps für den Start des Parallelsynkronbetriebes ein solches Abbruchsignal in jeder Datenverarbeitungsanlage. Um die prinzipielle Ingangsetzung des Startverlaufes für den Parallelbetrieb der Datenverarbeitungsanlagen zu erklären, sind in den Figuren eine bistabile Kippstufe F, eine Anrufeinheit CD und ein Dekoder DEC gezeigt. Die genannte bistabile Kippstufe wird mittels des genannten Primärstartimpulses in die erste stabile Lage a gebracht, wodurch die Anrufeinheit aktiviert wird. In die Instruktionsregisterfolge geht ein Register ein, das regelmässig zugegriffen wird und in dem eine Transportinstruktion für eventuelle Abbruchsignale der Unterbrechungseinheit gelagert sind. Ein von der genannten Anrufeinheit CD stammendes Abbruchsignal wird in der Exekutiv-Datenverarbeitungsanlage beispielsweise so-prioritiert, dass die gerade verarbeitete Instruktion zur Realzeitsteuerung abgeschlossen wird und dass ein Instruktionsregister zugegriffen wird,., welches eine Instruktion beinhaltet, ein kodiertes Klarsignal für einen Zusammenarbeitsstart zur Abbruchsignaleinheit IU zu transportieren, deren genannter Dekoder DEC das genannte Klarsignal in einen Sekundärstartimpuls ss umwandelt, der die genannte Kippstufe F in die andere stabile Lage b versetzt. Ohne sich auf bestimmte Konstruktionselemente festzulegen besteht also die Aufgabe der Abbruchsignaleinheit zusammengefasst darin, dass sie infolge einer Aktivierung durch einen Primärstartimpuls ps die im Gange befindliche exekutive" Arbeit abbricht und einen Sekundärstartimpuls ss für den Parallelbetrieb der Datenverarbeitungsanlagen erzeugt. Wenn das in der Einleitung genannte Beisprel angenommen wird, dass eine Verarbeitungsperiode einer Instruktion vier Taktphasen umfasst und dass

5098 20/0893

eine für den Dataempfang adressierte Funktionseinheit die ausgesendeten Data während der letzten Taktphase der Verarbeitungsperiode registriert, wird der genannte Sekundärstartimpuls am Ausgang der Abbruchsignaleinheit in der vierten Taktphase der Verarbeitungsperiode auftreten, in welcher die Instruktion für den Transport des Klarsignales durchgeführt wird.

Für die genannten in die Startimpulsquelle eingehenden Startanordnungen SDe und SDr gilt genau wie für die Abbruchsignaleinheit, dass es sich um Anordnungen handelt, die auch in einer im Einzelbetrieb arbeitenden Datenverarbeitungsanlage vorhanden sind. Um die prinzipielle Ingangsetzung des Einzelbetriebes zu erklären sind in den Figuren Startinstruktionsregister SIR und vom Taktgenerator fortgeschaltete erste und zweite Phasengeber PGl und PG2 gezeigt.

Die genannten Startinstruktionsregister lagern Startinstruktionen, die im Prinzip Sprunginstruktionen sind. Eine einem Befehlsbus überführte Startinstruktion adressiert die mit der Instruktionsregisterfolge versehene Funktionseinheit und greift dort das obengenannte Instruktionsanfangregister BIR heraus, eventuell auf dem Wege über eine Anzahl sogenannter Blindinstruktionsregister BLR, wie es im Zusammenhang mit Figur 2 erklärt wird.

Der genannte erste Phasengeber PGl enthält ein Schieberegister zum Fortschalten eines Auslöseimpulses, z. B. des genannten Sekundärstartimpulses ss, wobei in den verschiedenen Ausführungsformen der vorgeschlagenen Anordnung dieses Fortschalten dazu verwendet wird, um einzelne Verarbeitungsperioden oder Teile davon · festzulegen oder um Teile einer zeitlichen Verzögerung darzustellen, wie es beschrieben werden wird.

Der genannte zweite Phasengeber PG2 enthält eine rundgehende Fortschaltkette, deren Sclialtstufenanzahl mit der Anzahl Taktphasen in einer Verarbeitungsperiode übereinstimmt. Gemäss dem seither angewandten Beispiel besitzt also der zweite Phasengeber vier Schaltstufen, die zyklisch die mit dem diesbezüglichen Taktbus verbundenen Ausgänge des Gebers aktivieren. Die rundgehende Fortschaltkette ist mit einem Eingang ο versehen, der im aktivierten Zustand die Kette nullstellt, welche in der nullgestellten Lage verharrt bis ein aktivierter Eingang s das Fortschalten startet. Auf diese Weise definiert der logische Zustand im Taktbus des Allgemeinbus-Systemes die Verarbeitungsperioden und deren Unterteilung in Taktphasen.

509820/0893

~^η·~ : 23S4397

Bei der in Figur 1 gezeigten Ausführungsform ist der erste Phasengeber PGIe der Exekutiv-Datenverarbeitungsanlage an den Ausgang der Abbruchsignaleinheit angeschlossen, der den genannten Sekundärstartimpuls ss sendet. An ein erstes ODER-Gatter ORIe sind die Ausgänge des Phasengebers PGIe angeschlossen, die während der Verarbeitungsperiode aktiviert werden, die unmittelbar auf die obengenannte Verarbeitungsperiode für den Transport des Klarsignales zum Zusammenarbeitsstart an die Abbruchsignaleinheit folgt, welcher Transport in seiner letzten Taktphase den Sekundärstartimpuls erzeugt. Ein von dem genannten ODER-Gatter ORIe ausgehender Impuls hat die Dauer einer ganzen Verarbeitungsperiode und aktiviert eine , erste Lesegatteranordnung ANDIe, über welche die genannte im Startinstruktionsregister SIRe gelagerte Startinstruktion dem Befehlsbus obe der Exekutiv-Datenver,arbeitungsanlage zugeführt wird. Beim Uebergang vom Einzelbetrieb zum Parallelbetrieb reihen sich auf diese Weise die Verarbeitungsperioden der Exekutiv-Anlage vollkommen störungsfrei aneinander. Es kommt kein Nullsetzen und Wiederstarten des zweiten Phasengebers PG2e vor, der die Verarbeitung der StartInstruktion auf normale Weise über den Taktbus tbe der Exekutiv-Anlage steuert. Sollte es jedoch erwünscht sein grundsätzlich im Zusammenhang mit einem Zusammenarbeitsstart die Verarbeitungsperioden und deren Taktphasen in der Exekutiv-Anlage neu festzulegen, kann die Ausführungsform gemäss Figur 1 modifiziert werden, z. B. so wie es im Zusammenhang mit Figur 2 erklärt wird. .

Dagegen wird im Zusammenhang mit einem Start des Parallelbetriebes der zweite Phasengeber PG2r der Reserve-Anlage immer nullgestellt. Gemäss Figur 1 aktiviert die erste stabile Lage a der genannten Kippstufe F das Nullstellen des Phasengebers, was zur Folge hat, dass eine sich unter !Anständen im Gange befindliche Arbeit der Reserve-Datenverarbeitungsanlage gänzlich gestoppt wird. Im übrigen verläuft der Start der Reserve-Anlage im Prinzip übereinstimmend mit dem Start der Exekutiv-Anlage. Der Unterschied besteht lediglich darin, dass der erste Phasengeber PGIr der Reserve-Anlage zusammen mit einem ODER-Gatter ORIr einen Impuls erzeugt, der im Vergleich zum genannten vom ODER-Gatter ORIe erhaltenen Impuls zeitlich verzögert ist. Die Verzögerung kommt gemäss Figur 1 teilweise mittels einer Verzögerungsanordnung DE, die zwischen den Ausgang der Abbruchsignale inheit-IU und den Eingang des ersten Phasengebers PGIr in der Reserve-Anlage geschaltet ±s% und teilweise mittels einer Anzahl Fortschaltschritte zustande, die im Phasengeber PGIr vor denjenigen Fortschaltschritten ausgeführt werden, die das ODER-Gatter ORIr aktivieren und dereii erster den zweiten Phasengeber PG2r der Reserve-Anlage startet. Bei einer anderen denkbaren jedoch nicht

509ß20/0893

gezeigten Ausführungsform können die beiden ersten Phasengeber PGIe und PGIr übereinstimmend ausgeführt werden, wobei die Verzögerungsanordnung die gesamte Zeitverzögerung zustande bringt. .

Die Verzögerungsanordnung wird dargestellt z. B. in der Form einer Verzögerungsleitung, in der Form' eines besonderen Schieberegisters, das mittels besonderer Taktimpulse oder mittels- der Taktimpulse des Taktgenerators fortgeschaltet wird, in der Form eines Ueberführungskanales, dessen Konstruktion in der Hauptsache mit der Konstruktion des zwischen den Datenverarbeitungsanlagen angeordneten Datenüberführungskanales DCH übereinstimmt, in der Form eines für beide Anlagen gemeinsamen ersten Phasengebers PGl unter Umständen in Kombination mit sog. Blindinstruktiqnsregistern BER, wie es im Zusammenhang mit Figur 2 erklärt wird, oder in der Form des genannten Datenüberführungskanales DGH selbst, wie es im Zusammenhang mit Figur 3 erklärt wird. Wenn keine Blindinstraktionsregister eingesetzt werden, wird die Verzögerungsanordnung unabhängig von der gewählten Konstruktion so dimensioniert, dass die gesamte Verzögerung zwischen den Impulsen der .ODERr-Gatter ORIe und ORIr in der Hauptsache mit der Zeitdauer übereinstimmt, die beliebige Data zur TJeberführung vom Databus dbe der Exekutiv-Anlage zum Databus dbr t ^r Reserve-Anlage über den Datenüberführungskanal DCH benötigen.

Bei der in Figur 2 gezeigten Ausführungsform sind die genannten ODER-Gatter ORIe und ORIr an einen gemeinsamen ersten Phasengeber PGl angeschlossen, durch welchen der genannte Sekundärstartimpuls ss fortgeschaltet wird, der in dieser Ausführungsform ausserdem die beiden zweiten Phasengeber PG2e und PG2r nullstellt. Nach einer Anzahl Fortschaltschritte des Phasengebers PGl wird der zweite Phasengeber PG2e der Exekutiv-Anlage gestartet und mit der Aktivierung des ODER-Gatters ORIe begonnen. Nach einer weiteren Anzahl Fortschaltschritte, deren Dauer in der Hauptsache der Ueberführungszeit des Datenüberführungskanales entspricht unter Umständen abzüglich einer Anzahl Verarbeitungsperioden, wird der zeite Phasengeber PG2r der Reserve-Anlage gestartet und die Aktivierung des ODER-Gatters ORIr begonnen. Die genannte eventuelle Verkürzung um eine Anzahl Verarbeitungsperioden wird eingeführt, wenn die erforderliche Verzögerung eine Verarbeitimgsperiode überschreitet und wenn die Instruktionsregisterfolge in der Reserve-Anlage eine Anzahl sog. Blindinstruktionsregister enthält. Mit einem Blindinstruktionsregister ist ein Instruktionsregister gemeint, dessen Instruktion nur dem Zugriff eines bestimmten anderen Instruktionsregisters gilt, so dass der Zugriff eines Blindinstruktionsregisters einer Arbeitsunterbrechung der Datenverarbeitungsanlage um eine

509820/0893

Verarbeitungsperiode gleichkommt. Die Figur 2 zeigt ein zur Instruktionsregisterfolge der Reserve-Anlage gehörendes Blindinstruktionsregister BLK, das eine Instruktion für den Zugriff des obengenannten InstruktionsanfangregistersBIBr beinhaltet. In diesem Fall beinhaltet das Startinstruktiönsregister SIRr in der Startanordnung SDr der Reserve-Anlage eine Instruktion für'den Zugriff des genannten Blindinstruktionsregisiejs BER.

Bei der in Figur 3gezeigten Ausführungsform-.wird der Datenüberführungskanal DCH selbst dazu verwendet, um zustande zu bringen, dass die Startimpülsquelle den Start der Reserve-Anlage im Vergleich zum Start der Exekutiv-Anlage zeitlich verzögert ingangsetzt. Der durch den ersten Phasengeber PGIe der Exekutiv-Anlage _ifortgeschalteteι Sekundärstartimpuls ss wird zum Festlegen der zwei unmittelbar auf den Sekundärstartimpuls folgenden Verarbeitungsperioden angewendet, wobei während der letzteren Periode das ODER-Gatter ORie für das Herauslesen der Startinstruktion auf den Befehlsbus obe der Exekutive-Anlage aktiviert wird, wie es im Zusammenhang mit Figur 1 erklärt wurde. Mittels eines Impulses, der vom Phasengeber PGle in der ersten Taktphase der dem Sekundärstartimpuls unmittelbar folgenden Verarbeitungsperiode erhalten wird, wird über den Steuerspeicher des Datenüberführungskanales die zur Ueberführungslogik TL gehörende obengenannte zweite Gatteranordnung G2 aktiviert, se dass der Batenüberführungskanal an den Databus der Reserve-Anlage angeschlossen wird. Während des Restes der genannten unmittelbar auf den Sekundärstartimpuls folgenden Verarbeitungsperiode aktiviert der Phasengeber PGIe über ein zweites ODER-Gatter QR2 und über eine zweite Lesegatteranordnung AND2.das Herauslesen der Startinstruktion auf den Databus dbe der Exekutiv-Anlage, so dass die Startinstruktiam genau so behandelt wird wie Data, welche während einer Instruktionsverarbeitung su einer' beliebigen Funktionseinheit transportiert werden. Die Startanordnung SDr der Reserve-Anlage, deren zweiter Phasengeber PG2r auf eine der oben angegebenen. Weisen nullgestellt wurde, enthält eine Startvergleichsanordnung, deren Eingänge mit dem Startinstruktionsregister SIRr und mit dem Databus der Reserve-Anlage verbunden "sind. Die Startvergleichsanordnung ist in Figur 3 mittels eines EXHIISIV-ODER-Gatters EXÖEs mit invertierendem Ausgang symbolisiert. Wenn die über den Batenüberführungskanal ankommende Startinstruktiott als gleich der im Siartinsiruktionsregister SIRr gelagerten Startinstruktion aufgefasst wird, sendet die Startvergieichsanordnung ein Gleichheitssignal, das durch den ersten Fbäsengeber PCrIr'"der Reserve-Anlage fortgeschaltet wird*.'Wenn man noch eine geeignete A^zalil Fortschaltschritte abwartet, bevor der Phasengeber PGIr erstens den Phaseiigeber PG2r startet, zweitens

5-09820/0893

beginnt das ODER-Gatter ORIr zu aktivieren und drittens die genannte zweite Gatteranordnung G2 desaktiviert, ergibt'sich, die Möglichkeit für eine Feineinstellung, der totalen Verzögerung, so dass ein optimales Zusammenarbeiten zustande kommt. Darunter versteht man, dass die von der Exekutiv-Datenverarbeitungsanlage ' überführten Data, z. B. Aufdatierungsdata, in den für Empfang vorgesehenen Taktphasen fehlerfrei von der Funktionseinheit der Reserve-Datenverarbeitungsanlage empfangen werden, die auf Grund einer von der Instruktionsregisterfolge der Reserve-Anlage dem Befehlsbus der Reserve-Anlage zugeführten Instruktion adressiert ist. In Figur 3 wurde wie seither angenommen, dass jede Verarbeitungsperiode vier Taktphasen umfasst und dass Data zum diesbezüglichen Databus während der drei letzten Phasen gesendet werden. Ferner wurde angenommen, dass die besten Aufdatierungsverhältnisse erreicht werden, wenn das genannte Gleichheitssignal 2 Taktphasen vor der Verarbeitung der Starfcinstruktion in_Jler Reserve-Anlage eintrifft.

Die Ausführungsform gemäss Figur 3 bringt mit sich, dass der Stärtverlauf eine Verarbeitungsperiode langer dauert als in der Ausführungsform gemäss Figur 1. Als Entgelt dafür werden an die Zeit— und Temperaturabhängigkeit der Konstruktionselemente des Ueberführungskanales geringere Anforderungen gestellt. Mittels sämtlicher Ausführungsformen der vorgeschlagenen Anordnung zum Ermöglichen der Zusammenarbeit zwischen zwei Allgemeinbus-Datenverarbeitungsanlagen wird erreicht, dass die Instruktionen der Reserve-Anlage während der gesamten Zusammenarbeit parallelsynlcron aber verzögert im Vergleich mit den Instruktionen der Exekutiv-Anlage verarbeitet werden, wobei die Verzögerung derartig ist, dass bildlich ausgedrückt die Reserve-Anlage während der Verarbeitungsperioden des Aufdatierens nicht merkt, dass die empfangenen Data nicht von einer eigenen Funktionseinheit sondern von der entsprechenden Funktionseinheit der Exekutiv-Anlage gesendet werden-.

Dieses mittels der Startimpulsquelle erreichte Resultat, dass der logische Zustand am Ausgang des Datenüberfülirungskanales zumindest während der für Dataempfang in der Reserve-Anlage vorgesehenen Taktphasen_s gemäss dem seither angenommenen Beispiel Phas 4 in jeder Verarbeitungsperiode, übereinstimmt mit dem logischen Zustand im Databus der Reserve-Anlage, wird dazu ausgenützt um mittels einer Betriebsvergleichanordnung den in der Einleitung genannten kontinuierlichen Vergleich zwischen den von den Datenverarbeitungsanlagen erzeugten momentanen Data durchzuführen. Die Betriebsvergleichanordnung ist in Figur 2 gezeigt und dort in der Hauptsache mittels eines EXKLUSIV-ODER-Gatters EXORd symbolisiert,

509820/0893

welches während der für Dataeinpfang in der Reserve-Anlage vorgesehenen Taktphasen mit den genannten zwei logischen Zuständen gespeist wird undwelches bei Ungleichheit der Zustände ein Alarmsignal erzeugt.

Die Betriebsvergleichsanordnung EXORd wird in Kombination mit den Steuerspeichern CM, von denen einer in der Figur 2 gezeigt ist, dazu benützt um eine Diagnose einer fehlerhaften Allgeineinbus-Datenverarbeituhgsanlage vorteilhaft mit Hilfe einer dazu in der Hauptsache identischen fehlerfreien Allgemeinbus-Datenverarbeitungsanlage durchzuführen. Der Zweck der Diagnose ist den fehlerhaften Baustein festzustellen, so dass die Reparation der Datenverarbeitungsanlage lediglieh darin besteht, den fehlerhaften Baustein durch einen fehlerfreien au ersetzen. Die Diagnose wird mit einem Parallelbetriebsstart gemäss der vorliegenden Beschreibung eingeleitet, wobei die fehlerhafte Datenverarbeitungsanlage als Reserve-Anlage und die fehlerfreie Datenverarbeitungsanlage als Exekutiv-Anlage · funktioniert, welche in normaler Weise im Einzelbetrieb z. B. eine teletechnische Anlage steuert.' Danach wird die fehlerhafte Datenverarbeitungsanlage auf datiert, wozu in sämtlichen Steuerspeichern CM ein Ueberführungszustand vorgemerkt wird. Ein nachfolgender vollständiger Üebergang zu..einer normalen parallelsynkronen Zusammenarbeit der Datenverarbeitungsanlagen würde mit sich bringen, dass die Betriebsvergleichsanordnung EXORd ein Alarmsignal erzeugt, sobald die fehlerhafte Data erzeugende Funktionseinheit für eine Datasendung adressiert wird. Dagegen wird bei einem sukzessiven Üebergang zu einer normalen Zusammenarbeit, was z. B. bedeutet, dass die Anzahl der Funktionseinheiten mit vorgemerktem Ueberführungszustand manuell oder automatisch in geeigneten Zeitabständen mehr und mehr vermindert wird, solange kein Alarmsignal ausgelöst als der Ueherführungszustand bei der fehlerhaften Funktionseinheit vorgemerkt ist. Der genannte sukzessive Abbau des Ueberfülirungszustandes bietet sich also als eine im hohen Grade einfache Diagnosmethode an, wobei ein Alarmsignal diejenige Funktionseinheit als die fehlerhafte definiert, deren Ueberführungszustand zuletzt vor dem Alarm aufgehoben wurde. Es. gibt viele Modifikationen dieser Diaghosmethode, die die Möglichkeit ausnützt, den Ueberführungszustand separat in den Funktionseinheiten vorzumerken. Modifikationsbeispiele sind, der Reihe nach immer sämtliche Ueber- ' führungszustände ausser einem beizubehalten, oder die Funktionseinheiten in Gruppen einzuteilen und zuerst diejenige Gruppe zu definieren, die die fehlerhafte Funktionseinheit enthält. Die genannte Aufteilung in Gruppen verkürzt die durchschnittliche Diagnoszeit, wenn auch ein erneutes Aufdatieren durchgeführt werden muss, bevor die Diagnose innerhalb der Gruppe mit der fehlerhaften

509820/0893 ■

Funktionseinheit Taegonnen wird. -

Zusammenfassend vird mittels der vorgeschlagenen und nunmehr beschriebenen Anordnung ermöglicht, dass zwei Allgenieinbus-Datenverarbeitungsanlagen derartig zusammenarbeiten, dass die eine Anlage mit ihren erzeugten momentanen Data die andere Anlage aufdatiert, dass die Anlagen sich gegenseitig überwachen, indem ihre momentanen Data kontinuierlich und vollständig miteinander verglichen werden, und dass eine fehlerfreie im Einzelbetrieb realzeitsteuernde Datenverarbeitungsanlage eine Diagnose an einer fehlerhaften Datenverarbeitungsanlage ausführt, um die fehlerhafte Funktionseinheit festzustellen, wobei ausschliesslich momentane Data der Realzeitsteuesrung verwendet werden.

Bei dem in der Beschreibung und in den Ansprüchen verwendeten Ausdruck Bus wird durchweg eine Leitung bzw. Sammelleitung verstanden.

5 0 9 8 2 0/0893

Claims

P A T E N T A N S P R U E C H E

■■' Iy Anordnung in einem aus einer Exekutiv-Datenverarbeitungsanlage (e) und einer mit dieser in der Hauptsache identischen Reserve-Datenverarbeitungsanlage (r) bestehenden System zum Ermöglichen einer Zusammenarbeit zwischen den Datenverarbeitungsanlagen z. B, Aufdatieren der Reserve-Anlage mit Data, die die vor der Zusammenarbeit im Einzelbetrieb arbeitende Exekutiv-Anlage erzeugt, so dass die Reserve-Anlage danach parallelsynkron mit der Exekutiv-Anlage arbeitet, wobei Synkronismus mittels Taktimpulsen erhalten wird, die z. B. von einem für beide Datenverarbeitungsanlagen gemeinsamen Taktgenerator (CG) kommen, der über einen zu einem Bussystem gehörenden Taktbus (tbe, ihr) angeschlossen ist und wobei jede Datenverarbeitungsanlage eine-Mehrzahl adressierbarer Funktionseinheiten (FUe, Für) enthält, z. B. Speichereinheit, arithmetische Einheit, Prozessregister, zwischen welchen Funktionseinheiten Data bzw. Adressen und Befehle über einen in das genannte Bussystem eingehenden Databus (dbe, dbr) bzw. Befehlsbus (obe, ohr) transportiert werden und wovon wenigstens eine Funktionseinheit eine Folge zugreifbarer Instruktionsregister (iRSe, IRSr) enthält, in denen Instruktionen gelagert sind, die nacheinander und jeweils während einer vom Taktgenerator aktivierten und eine Anzahl Taktphasen umfassenden Verarbeitungsperiode gelesen und verarbeitet werden, dadurch g e k en η ze i c h η e t, dass die Anordnung eine Startimpulsquelle (SP), welche mit dem Taktgenerator und mit dem genannten Bussystem jeder der Datenverarbeitungsanlagen verbunden ₍ist und welche mittels eines Primärstartimpulses (ps) den Startverlauf für den Parallelbetrieb der Datenverarbeitungsanlagen ingangsetzt, einen für die Zusammenarbeit verwendeten einfach gerichteten Datenüberführungskanal (OCH) vom Databus (dbe) der Exelcutiv-Datenverarbeitungsanlage zum Databus (dbr) der Reserve-Datenverarbeitungsanlage, welcher Kanal auf Grund seiner Konstruktion den überführten Data eine bestimmte Zeitverzögerung aufzwingt, die die Dauer einer Taktphase überschreitet, und ferner wenigstens eine Verzögerungsanordnung umfasst, die es zustande bringt, dass die Startimpulsquelle den Start der Reserve-Anlage im Vergleich zum Start der Exekutiv-Anlage mit einer Verzögerung ingangsetzt, die in der Hauptsache gleich der von dem genannten' Datenüberführungskanal auf Grund dessen Konstruktion aufgezwungenen Verzögerung ist. (Fig. 1-3)

2. Anordnung gemäss Patentanspruch 1, dadurch ge k e η η ζ e i c h η e t, dass in die genannte mindestens eine Verzögerungsanordnung eine Verzögerungs-

509820/0893 ' "

leitung eingeht.

3· Anordnung gemäss Patentanspruch 1, dadurch gekennzeichnet, dass in die genannte mindestens eine Verzögerungsanordnung ein Ueberführungskanal eingeht, dessen Konstruktion in der Hauptsache mit der Konstruktion des genannten Datenüberführungskanals vom Databus der Exekutiv-Anlage zum Databus der Reserve-Anlage übereinstimmt.

k. Anordnung gemäss Patentanspruch 1, dadurch gekennzeichnet, dass in die genannte mindestens eine Verzögerungsanordnung ein Schieber register eingeht, welches mit Hilfe von Taktimpulsen fortgeschaltet wird, wobei sich aus der Periodendauer der Taktimpulse und aus der Anzahl der Portschaltschritte mindestens ein Teil der genannten bestimmten Zeitverzögerung ergibt.

5. Anordnung gemäss Patentanspruch 4, dadurch gekennzeichnet, dass die genannten Taktimpulse vom dem genannten Taktgenerator erzeugt werden.. (Fig. 1 und 2)

6. Anordnung gemäss Patentanspruch 1, dadurch gekennzeichnet, dass in die genannte mindestens eine Verzögerungsanordnung eine Anzahl zur Instruktionsregisterfolge der Reserve-Anlage gehörende Blindinstruktionsregister (BLR) eingehen, deren Informationsinhalt angibt, dass ein bestimmtes Instruktionsregister zugegriffen werden soll und die der Reihe nach verarbeitet werden, wobei deren Verarbeitungsperioden mindestens ein Teil der genannten bestimmten Zeitverzögerung ausmachen. (Fig. 2)

7. Anordnung gemäss Patentanspruch 1 oder 6, dadurch gekennzeichnet, dass die genannte Startimpulsquelle (SP) eine an das Bussystem der Exekutiv-Anlage angeschlossene Abbruchsignaleinheit (iU) umfasst, die bei einer Aktivierung durch einen Primärstartimpuls (ps) die sich im Gang befindliche exekutive Arbeit abbricht und einen Sekundärstartimpuls (ss) erzeugt, und ferner für jede der Datenverarbeitungsanlagen eine Startanordnung (SDe, SDr) umfasst, die bei Aktivierung durch einen Auslöseimpuls mit der Arbeit beginnt, die zum Zugriff eines zur diesbezüglichen Instruktionsregisterfolge gehörigen Instruktionsanfangregisters (BIRe, BIRr) führt, worin eine Instruktion gelagert ist, die die Arbeit der diesbezüglichen Datenverarbeitungsanlage einleitet, dass die genannte mindestens eine Verzögerungsanordnung zwischen der Abbruchsignalein-

509820/0893

heit (iu) und dem Instruktionsaiifangregister (BIRr) der Reserve-Anlage angeordnet ist und dass die Datenüberführung über den genannten Datenüberführungskanal (DUEL) mit Hilfe mindestens eines Steuerspeichers (CM) zum Vormerken eines Ueb'erführungszustandes (ts) und mittels einer Ueberführungslogik (TL) gesteuert wird, um bei einem vorgemerkten Ueberfülirungszustand den genannten Datenüberführungskanal zu öffnen und einen Datatransport zwischen den Punktionseinheiten der Reserve-Datenverarbeitungsanlage zu verhindern. (Fig. 1-3)

8. Anordnung gemäss Patentanspruch 7* dadurch g e k e η η ζ e i c h η et, dass die genannte Ueberführungslogik (TL; eine Betriebsvergleichsanordnung (EXORd) umfasst, um bei Ungleichheit zwischen den zum Ausgang des Datenüberfülirungskanals .überführten Data und den auf dem Databus der Reserve-Datenverarbeitungsanlage transportierten Data ein Alarmsignal zu erzeugen. (Fig. 2')

9. Anordnung gemäss Patentanspruch 7 oder 8, dadurch g e k e η η -

ζ ei c h η et, dass jede der Punktionseinheiten der Datenverarbeitungsanlagen einen Steuerspeicher (CM) zur Vormerkung des Ueberführungszustandes (ts) der diesbezüglichen' Punktionseinheit umfasst. (Fig. 2)

10. Anordnung gemäss einem der Patentansprüche 7 bis 9> dadurch g e kennzeichne t, dass die genannten Startanordnungen mindestens einen ersten Phasengeber (PGl, PGIe, PGIr) umfassen, der vom Taktgenerator gesteuert wird und der bei einer Aktivierung durch den genannten Auslöseimpuls aus einer Anzahl erzeugten Taktphasen diejenigen festlegt, die die Verarbeitungsperiode für eine in einem zu der diesbezüglichen Startanordnung gehörenden Startinstruktionsregister (SIRe, SIRr) gelagerten Startinstruktion bilden, deren Verarbeitung zu dem genannten Ziigriff des diesbezüglichen Instruktionsanfangsregisters (BIRe, BIRr) leitet und dass jede der Startanordnungen einen zweiten Phasengeber (PG2e, PG2r) umfasst, der vom Taktgenerator gesteuert wird, die Taktphasen für die Verarbeitungsperioden der diesbezüglichen Datenverarbeitungsanlage erzeugt und an den diesbezüglichen Taktbus angeschlossen ist, wobei von den genannten zweiten Phasengebern mindestens der zur Startanordnung der Reserve-Anlage (SDr) gehörende mit der genannten Abbruchsignaleinheit (iU) verbunden ist, um spätestens gleichzeitig mit dem genannten Sekundärstartimpuls (ss) den genannten zweiten Phasengeber nullzustellen und damit die Zufuhr von Taktphasen zum diesbezüglichen Taktbus abzubrechen, und ferner mit dem genannten ersten Phasengeber verbunden ist, um mittels eines Taktimpulses, der mit der ersten

50 98 2 0 /0893

"²⁰" " 235A397

der genannten Taktphasen der Verarbeitungsperiode für die diesbezügliche Startinstruktion zusammenfällt, den genannten zweiten Phasengeber wieder zu starten und damit dem diesbezüglichen Taktbus wieder Taktpliasen zuzuführen. (Fig. 1-3)

11. Anordnung gemäss den Patentansprüchen 5 und 10, dadurch gekennzeichnet, dass das genannte Schieberegister in einen für beide Startanordnungen gemeinsamen ersten Phasengeber (PGl) eingeht, dessen Auslöseimpuls der genannte Sekundärstartimpuls (ss) ausmacht und der die Verarbeitungsperiode für die Startinstruktion der Reserve-Anlage verzögert im Vergleich zur Verarbeitungsperiode für die Startinstruktion der Exekutiv-Anlage festlegt. (Fig. 2)

12. Anordnung gemäss Patentanspruch 10, dadurch gekennzeichnet, dass jede der genannten Startanordmmgen (SDe, SDr) einen ersten Phasengeber (PGle, PGIr) umfasst und dass der genannte Sekundärstartimpuls (ss) den genannten Auslöseimpuls für den ersten Phasengeber (PGle) der Exekutiv-Anlage ausmacht, welcher die Verarbeitungsperiode für die Startinstruktion so festlegt, dass sie mit einer der Perioden zusammenfällt, welche im von der Abbruchsignaleinheit nicht unterbrochenen zweiten Phasengeber (PG2e) erzeugt werden.

13. Anordnung gemäss den Patentansprüchen 5 und 12, dadurch gekennzeichnet, dass das genannte Schieberegister in den ersten Phasengeber (PGlr) der Reserve-Anlage eingeht, welcher den SekundärStartimpuls als Auslöseimpuls empfängt.

14. Anordnung gemäss den Patentansprüchen 2 und 12 oder 3 und 12, dadurch gekennzeichnet, dass der genannte erste Phasengeber (PGlr) in der Start anordnung (SDr) der Reserve-Anlage seinen Auslöseimpuls von der genannten Verzögerungsanordnung empfängt, die vom Sekundärstartiinpuls aktiviert wird.

15· Anordnung gemäss den Patentansprüchen 2, 5 und 12 oder 3, 5 und 12, dadurch gekennzeichnet, dass das genannte Schieberegister in den ersten Phasengeber (PGlr) der Reserve-Anlage eingeht, welcher den mittels der genannten Verzögerungsanordnung verzögerten Sekundärstartimpuls als Auslöseimpuls empfängt. (Fig. l)

l6. Anordnung gemäss Patentanspruch 12, dadurch gekennzeichne t, dass der erste Phasengeber (PGle) der Exekutiv-Anlage vor dem Anfang der

509820/0893

genannten Verai'beitungsperiode für die Startinstruktion wenigstens eine weitere Verarbeitungsperiode festlegt, während welcher in dem genannten wenigstens einen Steuer speicher (CM) ein Ueberführungszustand (ts) vorgemerkt wird und während ve 1 ciiei" die im Startinstruktionsregister (SIRe) der Bxekutiv-Anlage gelagerte Startinstruktion zum Databus (dbe) der Exekutiv-Anlage gesendet wird, um von dort iibei' den Datenüberführungskanal (Den) zum Databus (dbr) der Reserve-Anlage überführt zu werden, und dass die Startanordmmg der Reserve-Anlage eine Startvergleiclisanordiiung (EXORs) lunfasst, die bei Gleichheit zwischen den dem Databus der Reserve-Anlage zugeführten Data und der im Startinstruktionsregister (SIRr) der Reserve-Anlage gelagerten Startinstruktion den Auslöseimpuls für den ersten Phasengeber (PGlr) dex' Reserve-Anlage erzeugt, welcher während des Zugriffes des Instruktionsanfangregisters (BlRr) den genannten Ueberführungszustand (ts.) aufhebt. (Fig. 3)

509820/0893

Leerseite