DE2348758C3 - - Google Patents

Description

Die Erfindung betrifft ein Sammelleitungssystem gemäß Oberbegriff des Anspruchs 1.

Ein Rechnersystem besteht in der Regel aus einer Anlage mit mehreren Aggregaten, insbesondere Rechnern, Speichern und Eingabe-Ausgabe-Kariälen (EA-Kanäle genannt). Diese Aggregate sind durch eine oder mehrere Leitungssysteme verbunden und jedes Leitungsbündel, das gleichartige Signale führt, wird in der englischen Fachsprache »Bus« (deutsch: Sammelleitung) genannt. So benennt man allgemein das Leitungsbündel, das alle Adressenbits führt, mit der Bezeichnung »R-Bus«, dasjenige, das die Datenbits der Ausgangsdaten vom Rechner zum Speicher oder zu den EA-Kanälen führt, mit »Α-Bus« und dasjenige, das die Datenbits der Eingangsdaten zum Rechner führt, mit »E-Bus«.

Derzeit sind verschiedene Rechnersystem bekannt, die sich bezüglich der Anordnung und Anzahl ihrer Sammelleitungen unterscheiden. Es sind z. B. Ein-Bus-Systeme in Gebrauch, bei welchen alle Adressen und Daten in zeitlicher Staffelung über einen Bus gehen. Dies setzt natürlich voraus, daß alle Signale zeitlich exakt synchron sein müssen, was einen beachtlichen Nachteil bedeutet, da eine solche Synchronisation einen entsprechenden Aufwand erfordert.

Deshalb wird in aller Regel den Mehr-Bus-Systemen der Vorzug gegeben, also mindestens dem Zwei-3us-System, bei welchem die Adressen einerseits und die Daten andererseits auf verschiedenen Busleitungen geführt

ίο sind. Noch größere Vorteile bietet das Drei-Bus-System — hier sind die Adressen auf dem R-Bus, die Ausgangsdaten vom Rechner aus auf dem Α-Bus und die Eingangsdaten zum Rechner hin auf dem E-Bus geführt, wie es das in F i g. 1 der Zeichnungen dargestellte Schema zeigt

Zu den schematischen Darstellungen der Zeichnungen ist allgemein zu bemerken, daß die den Rechner R, den Speicher 5 und die EA-Kanäle EA darstellenden Symbole in gleichem Sinne für jeweils ein oder auch für Gruppen von mehreren Aggregaten gelten. Die innerhalb dieser symbolisierten Aggregate möglichen Datenflußrichtungen sind beispielsweise — gestrichelt auch bezüglich der von außen möglichen Einwirkungen, Kommandos, Auslösungen, Eingaben etc. bzw. der nach außen erfolgenden Ausgaben — durch dünne Linien schematisch angedeutet. Die einzelnen Rusleitungen können über die Darstellung hinaus auch zu anderen Aggregaten und Anlagen weitergeführt sein. Der R-Bus führt in jedem Fall vom Rechner R zum Speicher 5, kann aber auch — ggfs. mit anderen Funktionen — gemäß der gestrichelten Darstellung zu den RA-Kanälen weitergeführt werden.

Bei einem einfachen Drei-Bus-System gemäß Fig. 1 werden die auf den R-Bus sowie die auf dem A-Bus geführten Signale ausschließlich vom Rechner R erzeugt, während eine direkte Eingabe von Adressenoder Datenbits aus dem Speicher bzw. aus den EA-Kanälen EA unmöglich ist. Diesem Mangel wird in modernen Anlagen oft durch den sogenannten »direkten Speicherzugriff« abgeholfen, durch welchen die Möglichkeit geschaffen wurde, Daten von oder zu den EA-Kanälen direkt in den Speicher 5zu schreiben bzw. aus ihm heraus zu lesen.

Die bisher bekannten Ausführungen dieser Art sind schematisch in F i g. 2 gezeigt. Für die normale Arbeitsweise sind die Datenflußrichtungen in den Anschlüssen der Rechner, Speicher und EA-Kanälen zu den Busleitungen unverändert beibehalten, bei den Anschlüssen der EA-Kanäle jedoch auch die entgegengesetzten Datenflußrichtungen möglich gemacht, wie es die gestrichelten Pfeilangaben andeuten. Diese entgegengesetzten Datenflußrichtungen ermöglichen dann den direkten Speicherzugriff vom EA-Kanal aus ohne Beteiligung des Rechners R.

Diese Ausführungsform hat jedoch wesentliche Nachteile: bei einem in dieser Weise erfolgenden direkten Speicherzugriff muß der Rechner R stets für die Dauer eines Speicherzyklus stillgelegt werden — erst dann und nur dann können die Adressen sowie beim direkten Schreiben auch die Ausgangsdaten vom EA-Kanal in den Bus eingespeist werden.

In Fig.2a sind die Funktionsrichtungen der Anlage nach Fig. 2 bei direktem Speicherzugriff veranschaulicht. Die hierbei unerläßliche Stillegung des Rechners setzt voraus, daß seine Ausgangsverstärker vom R-Bus und Α-Bus abgeschaltet werden können, was nur durch eine wesentlich teuerere Ausführung dieser Verstärker ermöglicht werden kann, also z. B. durch die Verwen-

dung von TTL-Logik-Bausteinen oder durch die Verwendung der sehr teueren Tri-State-Verstärker, die eine Ein-, Aus- und Abschaltung ermöglichen.

Der Erfindung liegt die Aufgabe zugrunde, eine aus Rechner, Speicher und EA-Kanälen und diese verbindenden Sammelleitungen bestehende Anlage so auszubilden und zu steuern, daß sie einen direkten Speicherzugriff von den EA-Kanälen aus zum Speicher erlaubt, ohne daß dabei während dieses direkten Speicherzugriffs der Rechner stillgelegt werden muß.

Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 angegebenen Merkmale gelöst

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet

Ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung ist in Fig.3 der Zeichnungen dargestellt und auch im folgenden näher beschrieben. Es ?eigt

F i g. 1 ein Schema der erfindungsgemäl geschalteten Anlage während des normalen Betriebs,

F i g. 3a die gleiche Anlage wie in F i g. 2 während des direkten Speicherzugriffs beim Einschreiben in den Speicher und

Fig.3b die gleiche Anlage während des direkten Lesens aus dem Speicher.

Die Erfindung sieht vor, die Signale, die vom EA-Kanal aus durch direkten Speicherzugriff in den Speicher 5 eingeschrieben werden sollen, nicht wie anhand der Fig.2, 2a vorbeschrieben, auf den A-Bus, sondern auf den Ε-Bus zu schalten und den Rechner R während des direkten Speicherzyklus in einen solchen Schaltzustand zu versetzen, daß die im Rechner R ohnehin benötigte Verbindung vom Ε-Bus zum A-Bus geschlossen wird und während der Zeitdauer dieses direkten Speicherzugriffs geschlossen bleibt. Es entsteht dadurch der in Fig.3a schematisch dargestellte Datenfluß mit Umweg über den Rechner R.

Beim direkten Lesen aus dem Speicher S in die EA-Kanäle EA ist der Umweg über den Rechner nicht erforderlich, da dann die Daten der den Speicher S verlassenden Signale, von der Α-Sammelleitung über die Ε-Sammelleitung quasi dupliziert werden und so direkt von den EA-Kanälen empfangen und zur Ausgabe gebracht werden können.

Es ergibt sich hieraus, daß in den gesamten Schaltungen der Sammelleitungen E. A und R sowie in denen der Speicher S und der EA-Kanäle keinerlei Änderungen gegenüber der üblichen — keinen direkten Speicherzugriff vorsehenden — Schaltungen gemäß F i g. 1 erforderlich sind, da die Datenflußrichtungen unverändert bleiben. Die einzige zusätzliche Schaltung besteht darin, innerhalb des Rechners R vorzusehen, daß die bereits vorhandene Verbindung zwischen E- und Α-Sammelleitung geschlossen wird, wenn und so lange ein direkter Speicherzugriff stattfindet

Diese Art der Abwicklung direkter Speicherzugriffe hat gegenüber den vorerwähnten bekannten Schaltungen gemäß F i g. 2,2a eine Reihe von Vorteilen: Einmal wird eine nennenswerte Verbilligung erzielt da hier einfachere und billigere Schaltkreise für die /4-Sammelleitung des Rechners R verwendet werden können. Zum anderen entsteht eine Verbilligung dadurch, daß eine Paritätsschaltung im EA-Kanal eingespart werden kann, da die erfindungsgemäße Schaltung es ermöglicht statt dessen eine schon vorhandene Schaltung zu verwenden.

Falls im Speicher ein Paritätsbit verwendet wird, dann kann — da der Datenfluß beim erfindungsgemäßen Verfahren ja den Rechner R durchläuft — die im Rechner R sowieso vorhandene Schaltung zur Erzeugung des neu einzuschreibenden Paritybits mitverwendet werden.

Zur Unterscheidung der vom Speicher und vom EA-Kanal ankommenden Signale und zur Entscheidung, ob die auf dem gemeinsamen Ε-Bus im Rechner eintreffenden Signale auf Parität geprüft werden sollen oder nicht, wird ein weiteres Signal mitgegeben. Bei logisch »1« bedeutet dieses Signal Paritätsprüfung und bei »0« keine Paritätsprüfung. Dadurch ist es möglich, aus dem Speicher S über den Ε-Bus kommende Signale von einer im Rechner R vorhandenen Schaltung auf Parität zu überprüfen, während die Daten nicht überprüft werden, die vom EA-Kanal auf den E-Bus geschaltet werden.

Hierzu 2 Blatt Zeichnungen

Claims (4)

1 Patentansprüche:

1. Sammelleitungs-System für direkten Speicherzugriff in einer aus einem oder mehreren Rechnern, Speichern und EA-Kanälen bestehenden Datenverteilungsanlage, deren Aggregate Ober mindestens zwei Sammelleitungen miteinander so verbunden sind, daß die Eingangsdaten vom EA-Kanal und vom Speicher dem Rechner über eine erste Sammelleitung und die Ausgangsdaten vom Rechner dem Speicher und dem EA-Kanal über mindestens eine zweite Sammelleitung zugeführt werden, dadurch gekennzeichnet, daß im RechnerfÄj eine Schaltverbindung vorhanden ist, über die während der Zeitdauer des direkten Speicherzugriffs durch einen EA-Kanal beim Einschreiben die Verbindung zwischen der die Eingangsdaten führenden ersten Sammelleitung (E-Bus) und mindestens einer der die Ausgangsdaten führenden zweiten Sammelleitung (Α-Bus, R-Bus) direkt geschlossen wird.

2. Sammelleitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß bei Verwendung eines Paritätsbits im Speicher (S) die im Rechner (R) vorhandene Schaltung zur Erzeugung des neu einzuschreibenden Paritätsbits mit verwendet wird, ohne eine Paritätsschaltung im EA-Kanal vorzusehen.

3. Sammelleitungssystem nach Anspruch 2, dadurch gekennzeichnet, daß zur Entscheidung, ob die auf der die Eingangsdaten führenden ersten Sammelleitung (Ε-Bus) ankommenden Signale auf Parität im Rechner geprüft werden sollen, ein weiteres Signal mitgegeben wird, welches bei logisch »1« Paritätsprüfung und bei »0« keine Paritätsprüfung auslöst.

4. Sammelleitungssystem nach Anspruch 3, dadurch gekennzeichnet, daß die auf der die Eingangsdaten führenden ersten Sammelleitung (E-Bus) ankommenden Signale von der im Rechner (R) vorhandenen Schaltung auf Parität geprüft werden, wenn sie vom Speicher (S) kommen, und nicht geprüft werden, wenn sie vom EA-Kanal (EA) ausgehen.