DE2341822A1 - Digitales schieberegister - Google Patents

Description

PiIN. 6503. Dr. Herbert Scholl

Patentanwalt QQ/ 1 Q *) O

Anmelder: N. Y. Philips' Gloeilampenfabrieken ^

Akte No.; PHN- 6505
Anmeldung vom« 17· ÄUg.^ 1973

Digitales Schieberegister

Die Erfindung bezieht sich auf ein digitales Schieberegister, das eine Reihe, in Serie geschalteter Emitterfolger enthält, wobei der Eingang jedes Emitterfolgers einerseits mit einer Kapazität und andererseits mit einem elektronischen Schalter verbunden ist, mit dessen Hilfe die zugehörige Kapazität auf den Bezugspegel gebracht wird, und wobei zwei nebeneinander liegende Emitterfolger mit zwei gesonderten Taktleitungen verbunden sind«

Insbesondere bezieht sich die Erfindung auf ein in einem Halbleiterkörper integriertes Schieberegister, Da.s Bestreben geht dahin, die jetzigen Schieberegister immer weiter zu miniaturisieren. Diese Miniaturisierung hat den Zweck, die Kosten herabzusetzen und eine VergriJsserung der Schiobegöschwindigkeit zu erzielen. Durch, die Miniaturisierung des

409811/0869

Schieberegisters nimmt die Packungsdichte und somit auch die Energieableitung pro Oberflächeneinheit des Halbleiterbauelements zu. Der Quotient der Ableitung und der Schiebegeschwindigkeit ist z.B. ein Mass für die Güte des Schieberegisters.· Im allgemeinen geht das Bestreben dahin, diesen Quotienten möglichst niedrig zu machen. Ein Schieberegister dieser Art ist aus der niederländischen Patentanmeldung 6.813»329 (Pig. 5) bekannt. In diesem Schieberegister werden die Emitterfolger durch Feldeffekttransistoren gebildet, deren Source— Elektroden mit der Gate-Elektrode jeweils des auffolgenden Transistors verbunden sind. Die Drain- Elektroden zweier aufeinanderfolgender Transistoren sind mit zwei gesonderten Taktleitungen verbunden. Die Kapazitäten sind einerseits mit den Source-Elektroden der zugehörigen Transistoren und andererseits mit einer von zwei Taktleitungen verbunden, wobei nebeneinander liegende Kapazitäten mit verschiedenen Taktleitungen verbunden sind. In dem bekannten Schieberegister werden die elektronischen Schalter durch Dioden gebildet, deren Anoden mit den Gate-Elektroden der zugehörigen Transistoren und deren Kathoden mit einer fünften oder einer sechsten Taktleitung verbunden sind, wobei nebeneinander liegende Dioden mit verschiedenen Taktleitungen verbunden sind. Dadurch, dass an die mit den Drain-Elektroden der Transistoren verbundenen Taktleitungen eine Betriebsspannung angelegt wird, wird die Ladespannung von der vorangehenden Kapazität auf eine folgende Kapazität übertragen. Um den Unterschied in der Gleichspannung (Schwellwertspannung) zwischen den Ein- und Ausgängen jedes der Emitterfolger auszugleichen, werden an die mit den

409811/0869

Kapazitäten verbundenen Taktleitungen Impulse angelegt, deren Ampli^ide dem obengenannten Unterschied entspricht. Dadurch wird erreicht, dass die Spannung des an der Kathodenseite liegenden Anschlussendes einer Kapazität bei Uebertragung der Spannung auf eine folgende Kapazität gleich gross wie die Spannung an der Gate-Elektrode des zugehörigen Transistors beim Aufladen der Kapazität ist.

Für das obenbeschriebene Schwellwertspannungskompensationsverfahren werden zwei zusätzliche Taktleitungen benötigt. Diese Taktleitungen beanspruchen Raum auf dem zu verwendenden Halbleiterkörper, welcher Raum also nicht mehr zum Intgrieren von Schaltungselementen, wie Transistoren und Kapazitäten, benutzt werden kann. Dadurch wird die maximale Packungsdichte herabgesetzt. Für eine befriedigende Wirkung des obengenannten Schieberegisters ist es erforderlich, dass die einzelnen Schwellwertspannungen aller Feldeffekttransistoren genau ausgeglichen werden. Da die Schwellwertspannungen der Feldeffekttransistoren auf dom Halbleiterkörper von Transistor zu Transistor verschieden sind, ist es unmöglich, mit Hilfe einer einzigen gewählten Ausgleichsspannung die vorerwähnten Schwellwertspännungen auszugleichen. Auch der sogenannte "Back-gate"-Effekt (Einfluss der Substratspannung auf die Schwellwertspannung) beeinträchtigt die Wirkung des Schieberegisters. Wenn nämlich die Source-Substratspannung eines Feldeffekttransistors zunimmt, nimmt die Schwellwertspannung beträchtlich zu. Dies bedeutet, dass, wenn eine Logische Null der Gate-Elektrode eines Feldeffekttransistors zugeführt wird, eine andere Ausgleichsspannung erforderlich ist als wenn eine logische Eins zugeführt wird. Die Grosse dor Amplitude der Ausgleichsimpulse

409811/0869

wird auch, durch den Quotienten der Kapazitätsv/erte der betreffenden Kapazität und der Eingangskapazität des darauffolgenden Feldeffekttransistors bestimmt. Um zu verhindern, dass die Amplitude der Ausgleichsimpulse gross gewählt werden muss, müssen die betreffenden Kapazitäten verhältnismässig gross ,sein. Grössere Kapazitäten beanspruchen mehr Raum auf dem Halbleiterkörper, wodurch also die maximale Packungsdichte verringert und auch die maximale Schiebegeschwindigkeit herabgesetzt wird.

Die Erfindung bezweckt, die obenerwähnten Nachteile zu beseitigen und ein Schieberegister zu schaffen, das eine grosse Packungsdichte aufweist und dessen maximale Schiebegeschwindigkeit sehr gross ist. Die Erfindung ist dadurch gekennzeichnet, dass zwischen den Eingängen mindestens eines Teiles der Emitterfolger und den mit diesen verbundenen Taktleitungen veränderliche Kapazitäten angeordnet sind.

Einige Ausführungsformen der Erfindung sind in der

Zeichnung dargestellt und werden im folgenden näher beschrieben. >

Es zeigen:

Fig. 1 eine Ausfuhrungsform des digitalen Schieberegisters nach der Erfindung,

Fig. 2 ein Spannungsdiagramm der von der Schaltspannungsquelle gelieferten Spannungen,

Fig, 3 schematisch eine Draufsicht auf eine Ausfuhrungsform des integrierten Schieberegisters nach der Erfindung,

Fig. h schematisch einen Querschnitt längs der Linie A in Fig:. J_t

Fig. 5 eine Schieberegisterstufe zur Anwendung im Schieberegister nach Fig. 1, und

409811/0869

Pig. 6 eine andere Schieberegisterstufe zur Anwendung im Schieberegister nach Fig. 1,

In Fig;. 1 werden die Emitterfolger durch Feldeffekttransistoren 1 ,· 2, 3» 4, 5 gebildet. Diese Transistoren sind vom Typ mit isolierter Gate-Elektrode, Die Source-Elektrode jedes der Transistoren 1 bis 4 ist mit der Gate-Elektrode des darauffolgenden Feldeffekttransistors verbunden. Die Drain-Elektrodi-en der Transistoren 1 , 3 und 5 sind mit der Taktleitung 4i verbunden, die mit dem Ausgang a der Schaltspannungsquelle S.verbunden ist. Die Drain-Elektroden der Transistoren 2 und 4 sind mit der Taktleitung 40 verbunden, die mit dem Ausgang c der Schaltspannungsquelle S verbunden ist. Die elektronischen Schalter werden durch die Feldeffekttransistoren 10, 24, 34, 45 und 56 gebildet, deren Source-Elektroden mit einem Punkt konstanten Potentials verbunden sind« Die Drain-Elektroden der Transistoren 10, 24, 34, 45 und 56 sind mit den Source—Elektroden der Transistoren 1,·?, 3, 4 bzw, 5 verbunden. Die Gate-Elektroden der Transistoren 10, 34 und sind mit der Taktleitung 43 verbunden, die mit dem Ausgang d der Schalt spannungsquelle S verbunden ist. Die Gate-Elektroden der_tTransistoren 24 und 45 sind mit der Taktleitung 42 verbunden, die mit dem Ausgang b der Sehaltspannungsquelle S verbunden ist. Zwischen den Gate-Elektroden und den Drain-Elektroden der Transistoren 2, 3, 4 und 5 sind die veränderlichen Kapazitäten 12, 13, 14 bzw, 15 angebracht. Die Kapazitäten 22, 33, 44 und 55 sind parasitär vorhanden, und werden durch passende Wahl des Layouts möglichst klein gehalten. Die Wirkungsweise des Schieberegisters nach der Erfindung ist wie folgt.

409811/0869

In dem Zeitintervall t₁ ist die Spannung an der Taktleitung *H gleich +E Volt, während die Spannung an den anderen Taktleitungen gleich 0 Volt ist (siehe Fig. 2). Es sei angenommen, dass in diesem Zeitintervall eine Logische "1", z.B. Ür E Volt, an der Gate-Elektrode des Transistors 1 vorhanden ist, wobei ^- E J 2 V ist, wobei V die Schwellwert spannmg eines Feldeffekttransistors ist. Die am Knotenpunkt 80 vorhandene Kapazität wird dann auf eine Spannung von (^- E-V) Volt aufgeladen. Dabei sei bemerkt, dass die am Knotenpunkt vorhandene Kapazität durch, die Summe der Kapazitäten 12 und 22 gebildet wird. Db. die Spannung am Knotenpunkt 80 grosser als die S chwellwert spannung ist, wird die Kapazität 12 gross sein. Die ¥irkung dieser und anderer veränderlicher Kapazitäten wird nachstehend noch näher beschrieben. Im Zeitintervall t₂ ist die Spannung an der Taktleitung 42 auch gleich +E Volt. Der Transistor 2k ist nun leitend und entlädt die insgesamt am Knotenpunkt 81 vorhandene Kapazität, bis die Spannung über dieser Kapazität gleich 0 V (dem Bezugspegel) geworden ist.

Im Zeitintervall t„ ist die Spannung an der Taktleitung kO gleich +E Volt, während die Spannungen an den anderen Taktleitungen gleich 0 V sind. In diesem Zeitintervall wird die Spannung an der Gate-Elektrode des Transistors 2 gleich (E/1 + Cfr) + (i E-V) Volt werden, wobei # = C₂₂/C₁₂ un^d C₂₂ β der Kapazitätswert der Kapazität 22 und G₁₂ = der Kapazitätswert der Kapazität 12 ist. Die Kapazität C₀₂ ist im allgemeinen klein in bezug auf die Kapazität C₁₂, so dass der Faktor <# viel kleiner als 1 sein wird, wodurch die Zunahme der Spannung an der Gate-Elektrode des Transistors 2 nahezu

A0981 1/0869

gleich E Volt im betrachteten Zeitintervall sein wird. Infolge der genannten Spannungszunähme wird der Transistor 2 sehr stark leitend, wodurch die Kapazität am Knotenpunkt 81 sehr schnell aufgeladen wird, bis die Spannung = E Volt ist»

Im .Zeitintervall tu werden die Transistoren 10 und 3k leitend sein, wodurch die an den Knotenpunkten 80 und 82 vorhandenen Kapazitäten aufgeladen werden. Der Transistor 3 wird dann nicht mehr leitend sein und der Knotenpunkt 81 ist von der Taktleitung 40 entkoppelt. Aus Obenstehendem geht hervor, dass nach zwei Taktphasen die Information von dem Eingang des Schieberegisters zu dem Knotenpunkt 81 weitergeschoben und ausserdein bis zu dem Höchstwert der Takt spannung verstärkt ist. Zwei identische Taktphasen t- - tg werden die Information von dem Knotenpunkt 81 auf entsprechende Weise unter Beibehaltung der Amplitude zu dem Knotenpunkt 83 weiterschieben. Nach dem Zeitintervall tg kann dem Eingang des Schieberegisters neue Information zugeführt werden. Eine Bit-Einheit aus dem Schieberegister besteht also aus vier Stufen mit je zwei Transistoren,

Das Schieberegister nach der Erfindung kann z.B, auf die an Hand der Draufsicht nach Fig. 3 und des Querschnittes nach Fig, k veranschaulichte Weise integriert werden. Die Draufsicht nach Fig. 3 zeigt die Transistoren 2, 3, 2k und 3k und die Kapazitäten 12, 13, 22 und 33. Die Zone 2k entspricht der Drain-Elektrode des Transistors 2 und ist über die Kontaktöffnung 6k mit der Leiterbahn kO verbunden. Die Zone 25 entspricht der Source-Elektrode des Transistors 2 und auch der Drain-Elektrode des Transistors Zk, Die Zone 25 ist über die Kontaktöffnung 65 mit der Gate-Elektrode 31 des Transistors

40981 1/0869

verblenden. Die Gate-Elektrode 36 des Transistors 2 ist mit einer leitenden Schicht 35 verbunden, die eine Kondensatorplatte der veränderlichen Kapazität 12 bildet. Die Gate-Elektrode 34 des Transistors 24 ist über die Kontaktöffnung mit der Leiterbahn 42 verbunden. Die Zone 20, 21 entspricht der Drain-Elektrode des Transistors 3 und ist über die Kontakt— Pffnung 61 mit der Leiterbahn 41 verbunden. Die Zone 22 entsi ..'icht der Source-Elektrode des Transistors 3 und auch der Drain-Elektrode des Transistors 34. Die Gate-Elektrode 31 des Transistors 3 ist mit der leitenden Schicht 30 verbunden, die eine Kondensatorplatte der Kapazität 13 bildet. Die Gate-Elektrode 32 des Transistors 34 ist über die Kontaktöffnungen t nd 66 mit der Taktleitung 43 verbunden. Die Zone 23 entspricht can Source-Elektroden der Transistoren 24 und Jh. Die Zonen 20, 21, 22, 23, 24 und 25 sind durch Diffusion im Halbleiterkörper gebildet. Die Leiterbahnen 4o, 41, 42 und 43 bestehen z.B. aus Aluminium, während die leitenden Schichten 30, 31, 32, 3k, 35 und 36 vorteilhaft aus polykristallinem Silicium mit geeignet gewählten Verunreinigungen bestehen.

Wie beschrieben wurde, bildet die leitende Schicht (Fig. 4) eine Platte der veränderlichen Kapazität 13, welche leitende Schicht mit der leitenden Schicht 31 verbunden ist, die die Gate-Elektrode des Transistors 3 bildet. Wenn die Spannung an der leitenden Schicht 31 unterhalb der Schwellwertspannung des Transistors 3 bleibt, wird zwischen der Zone 22 und der leitenden Schicht 31 eine sehr kleine Ueberlappungskapazität vorhanden sein. Zwischen der leitenden Schicht 30 und dem Substrat 10 ist eine Kapazität vorgesehen. Wenn nun

409811/0869

die Spannung an der leitenden Schicht 31 grosser als die
Schwellwert spannung des Transistors 3 ist, bildet sich eine Inversionsschicht unter den leitenden Schichten 30 und 31»
Durch das Vorhandensein der Inversionsschicht unter der leitenden Schicht 30 wird nun die Kapazität, die zuerst zwischen dieser leitenden Schicht und dem Substrat vorhanden war, zu der bereits vorhandenen Ueberlappungskapazität zwischen der Zone 22 und der leitenden Schicht 31 parallel geschaltet. Mit anderen
Worten; beim Vorhandensein einer logischen "0" an der Gate-Elektrode des Transistors 3 ist eine sehr kleine Kapazität
zwischen dieser Gate-Elektrode und der Drain-Elektrode vorhanden, während beim Vorhandensein einer logischen "1" die
Kapazität zwischen der Gate-Elektrode und der Drain-Elektrode gross ist. Wenn eine Kapazität der obenbeschriebenen Art
zwischen der Gate-Elektrode und der Drain-Elektrode eines
Feldeffekttransistors angebracht wird (z.B. die Kapazität in Fig. 1), wird die Wirkung dieser Kapazität durch die

Wirkung der Eingangskapazität dieses Transistors verstärkt. Die Eingangskapazität dieses Transistors ist teilweise zwischen der Gate- und der Drain-Elektrode (also parallel zu der Kapazität 12) und teilweise zwischen der Gate- und der Source-Elektrode vorhanden. Diese Kapazitäten sind nur dann gross, wenn die Spannung an der Gate-Elektrode des Transistors grosser als die Schwellwertspannung dieses Transistors ist,

Gemäss der gegebenen Beschreibung besteht eine Bit-Einheit des Schieberegisters nach Pig, 1 aus vier Stufen mit je zwei Transistoren, Es ist auch möglich, statt mit zwei
Taktphasen und vier Stufen pro Bit mit drei Phasen und drei

409811/0869

Stufen pro Bit zu arbeiten. Statt zweier Taktleitungen 40 und kl werden drei Taktspannungen verwendet, während statt der zwei Taktleitungen hZ und k"} drei Taktleitungen verwendet werden. Die Informationsgeschwindigkeit und die Bitdichte werden dadurch um einen Paktor rr vergrössert, Durch die Anordnung einer Diode D zwischen der veränderlichen Kapazität 12 und der Drain-Elektrode des Transistors 2, wie in Fig. 5 für eine Schieberegisterstufe dargestellt ist, kann diese Anzahl noch weiter auf zwei herabgesetzt v/erden» Durch die Anbringung der Diode D wird erreicht, dass der Transistor 2 nun nur in einer Richtung Strom durchlässt, so dass nun jeweils nach zwei Schieberegisterstufen neue Information eingeschrieben werden kann. Dadurch werden, die Informationsschiebegeschwindigkeit sowie die Bitdichte um einen Faktor 2 vergrössert. Die Diode D kann auch, wie in Fig, 6 für eine Stufe dargestellt ist, zwischen der Source-Elektrode des Transistors 2 und der Drain-Elektrode des Transistors Zh angebracht werden.

Es leuchtet ein, dass sich die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt und dass im Rahmen der Erfindung für den Fachmann viele Abwandlungen möglich sind. So können statt der in Fig. 1 verwendeten Emitterfolger andere Emitterfolger Anwendung finden. Neben der beschriebenen Anwendung als Serienschieberegister kann das Schieberegister auch als Serie-Parallel-1/andler verwendet werden. Weiter kann das Schieberegister vorteilhaft als Schaltung zur Erzielung einer Zeitmarkierung mit einer sehr hohen Taktfrequenz, z.B. hO MHz, verwendet werden.

4 0 9 811/0869

Claims (6)

VATENTANSPRUECHE;

1. Digitales Schieberegister, das eine Reihe in Serie geschalteter Emitterfolger enthält, wobei der Eingang jedes Emitterfolgers einerseits mit einer Speicherkapazität und andererseits mit einem elektronischen Schalter verbunden ist, mit dessen Hilfe die zugehörige Speicherkapazität auf den Bezugspegel gebracht wird, wobei zwei nebeneinander liegende Emitterfolger mit zwei gesonderten Taktleitungen verbunden sind, dadurch gekennzeichnet,dass zwischen den Eingängen mindestens eines Teiles der Emitterfolger und den mit diesen verbundenen Taktleitungen veränderliche Kapazitäten angebracht sind,

2. Digitales Schieberegister nach Anspruch 1, bei dem

die Emitterfolger durch Feldeffekttransistoren gebildet werden, wobei die Source-Elektrode jedes der Feldeffektktransistoren mit der Gate-Elektrode des darauffolgenden Feldeffekttransistors verbunden ist, und wobei die Drain-Elektroden zweier aufeinanderfolgender Feldeffekttransistoren mit einzelnen Taktleitungen verbunden sind, dadurch gekennzeichnet, dass die elektronischen Schalter durch Feldeffekttransistoren gebildet werden, deren Source-Elektroden mit einem Punkt konstanten Potentials verbunden sind, während die Drain-Elektroden mit den Source-Elektroden der zugehörigen Feldeffekttransistoren verbunden sind«

3. Digitales Schieberegister nach Anspruch 2, dadurch gekennzeichnet, dass zwischen den veränderlichen Kapazitäten und den Drain-Elektroden der zugehörigen Feldeffekttransistoren Dioden angeordnet sind«

409811/0869

kt Digitales Schieberegister nach Anspruch 2, dadurch gekennzeichnet, dass zwischen den Source-Elektroden der Emitterfolger bildenden Feldeffekttransistoren und den mit diesen verbundenen Speicherkapazitäten Dioden angebracht sind. 5· Digitales Schieberegister nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Feldeffekttransistoren vom Typ mit isolierter Gate-Elektrode sind,

6. Digitales Schieberegister nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass es in einem Halbleiterkörper integriert ist«

40981 1 /0869

Leerseite