DE2331248B2 - Legierungsverfahren zur Herstellung eines Kontaktes - Google Patents

Legierungsverfahren zur Herstellung eines Kontaktes

Info

Publication number
DE2331248B2
DE2331248B2 DE19732331248 DE2331248A DE2331248B2 DE 2331248 B2 DE2331248 B2 DE 2331248B2 DE 19732331248 DE19732331248 DE 19732331248 DE 2331248 A DE2331248 A DE 2331248A DE 2331248 B2 DE2331248 B2 DE 2331248B2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
metal
electrode
electrode metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19732331248
Other languages
English (en)
Other versions
DE2331248A1 (de
Inventor
Jurij Stepanovitsch Akimov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19732331248 priority Critical patent/DE2331248B2/de
Publication of DE2331248A1 publication Critical patent/DE2331248A1/de
Publication of DE2331248B2 publication Critical patent/DE2331248B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf ein Legierungsverfahren der im Oberbegriff des Anspruches 1 angegebenen Gattung.
Aus der DE-OS 1639 366 ist ein Verfahren zur Herstellung des Kontaktes zwischen einer Metallelektrode und einem Halbleiter bekannt, bei dem vor dem Verschmelzen direkt auf die Kontaktfläche des Halbleiters eine höchstens 0,1 μίτι dicke Schicht eines Metalls aufgetragen wird, das mit dem Elektrodenmetall nicht identisch ist und eine große Menge freier Oxidhildungsenergie besitzt, wobei diese Schicht bei einer Temperatur aufgetragen wird, bei der die Oxide an der Halbleiteroberfläche reduziert werden. Danach wird auf den Halbleiter noch eine weitere Schicht aus korrosionsfestem Metall und eine Elektrodenmetallschicht aufgebracht und die erhaltene Mehrschichtenstruktur bis auf eine Temperatur oberhalb der Eutektikumtemperatur der beteiligten Materialen erwärmt, um auf der Halbleiteroberfläche eine homogene Schmelze zu erzeugen, die danach abgekühlt wird.
Aus der DE-AS 1514806 ist ein Verfahren zur Herstellung einer sperrenden oder nichtsperrenden Elektrode an einem Halbleiterkörper sowie einer diese Elektrode kontaktierenden Leitbahn, die zumindest teilweise auf einer auf dem Halbleiterkörper befindlichen Isolierschicht verläuft, bekannt, bei dem auf die für die Elektrode und die Leitbahn vorgesehene Fläche eine erste 10 bis 30 nm dicke Schicht aus Chrom, Nickel oder Titanmonoxid aufgebracht wird und auf diese Schicht eine weitere mit dem Halbleiterkörper einen sperrenden oder nichtsperrenden Kontakt bildende Schicht aufgebracht und durch die erste Schicht durchlegiert oder durchdiffundiert wird. Dabei ist weiter vorgesehen, auf die zweite Schicht eine Trennschicht und auf die Trennschicht eine elektrisch gut leitende Schicht aufzubringen, wobei die Trennschicht ein Eindringen des Materials der elektrisch gut leitenden Schicht in den Halbleiterkörper verhindern soll. Auf diese Weise wird eine sogenannte »Sandwichstruktur« erhalten und sichergestellt, die jedoch ebenso wie der eine solche aus drei verschiedenen übereinanderliegenden Metallschichtcn bestehende Struktur aufweisende metallische Kontakt an einem Halbleiterbauelement nach der DE-AS 1 283 970 den Nachteil hat, daß dabei kein homogener großflächiger Legierungskontakt ohne Verzerrungen der Einschmelzform und mechanische Spannungen im Halbleiterkörper erzielt wird.
Der Erfindung liegt die Aufgabe zugrunde, zugleich mit der Herstellung eines großflächigen Legierungskontaktes, bei dem Verzerrungen der Einschmelzfront und mechanischen Spannungen im Halbleiterkörper vermieden werden und eine Homogenität der Legierung erzielt wird, die gleichmäßige Kenndaten gewährleistet, Dotierungsstoffe in den Halbleiterkörper bei relativ niedriger Temperatur einzuführen, wobei die Oberfläche des Halbleiterkörpers saubergehalten wird.
Dies wird erfindungsgemäß erreicht durch die im Kennzeichen des Anspruchs 1 aufgeführten Merkmale.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Mit der Erfindung wird so die Herstellung eines großflächigen Legierungskontaktes ohne Verzerrungen der Einschmelzfront und mechanische Spannungen im Halbleiterkörper erzielt und die Homogenität der Legierung gewährleistet gleichmäßige Kenndaten, wobei die Dotierungsstoffe in den Halbleiterkörper bei relativ niedriger Temperatur eingeführt werden können und die Sauberhaltung der Oberfläche des Halbleiterkörpers sichergestellt ist.
Bei Verwendung von Dotierungstoffen mit verschiedenen Diffusionsgeschwindigkeiten im Halbleiter läßt sich durch Diffusion eine Struktur mit fallendem Konzentrationsgradienten der Dotierungsstoffe erzielen, welche die Herstellung von Kapazitätsdioden ermöglicht.
Die Erfindung wird nun anhand von Ausführungsbeispielen erläutert.
Das erste Beispiel betrifft die Herstellung eines
Kontaktes bei der Fertigung einer Kapazitätsdiode mit fallendem Gradienten der Dotierungsstoffkonzentration in der Basis des Übergangs und mit einem ohmschen Dotierungskontakt.
Dazu wird eine mit Bor dotierte Siliziumplatte von P +-Leitfähigkeit mit einem spezifischen Widerstand von 0,01 Ohm-cm benutzt. Die zur Herstellung des Kontaktes bestimmte Oberfläche wird geschliffen und poliert. Dann wird auf diese Fläche mit einem beliebigen bekannten Verfahren ein p-leitender und mit Bor bis zu einem spezifischen Widerstand von etwa 20 Ohm cm dotierter, 6±0,5μιη dicker Siliziumfilm aufgetragen.
Auf diese so erhaltene Platte von ρ'-p-Leitfähigkeit wird durch Vakuumverdampfung bei einem Unterdruck von 1 X K)"4 bis I X K)"5 mmHg und einer Substrattemperatur von 200-600° C eine Titanschicht von etwa 30 nm aufgetragen.
Danach werden unter den gleichen Bedingungen nacheinander folgende Schichten aufgetragen: eine Silberschicht von etwa 2 μηι Dicke als Elektrodenmetall; eine Aluminiumschicht von etwa 100 nm Dicke als Akzeptorstoff, welche die Bildung eines fallenden Gradienten der Akzeptorkonzentration gewährleistet; eine Silberschicht von etwa 1 μίτι Dicke, welche die Tropfenbildung des Aluminiums sowohl beim Einschmelzen als auch während der Einführung eines anderen Dotierungsstoffs beseitigt; eine Antimonschicht von etwa 150 nm Dicke als Donatorstoff, welche die Bildung eines pn-Übcrganges gewährleistet, und schließlich eine Silberschicht von etwa 1 μηι Dicke, welche die Verdampfung und die Tropfenbildung des Antimonfilms während des Einschmelzens bzw. Einlegierens verhindert. Damit ist die Gestaltung der Mehrschichtenstruktur, aus welcher die nachfolgende Einschmelzung des Elektrodenmetalls und der Dotierungsstoffe erfolgt, als abgeschlossen zu betrachten. Nun wird die Mehrschichtenstruktur bis auf 950-1200° C erwärmt, wodurch auf der Halbleiteroberfläche ein eutektischer Schmelzfluß entsieht, der das Elektrodenmetall, die Dotierungsstoffe sowie die Reaktionsprodukte von Titan und Halbleiteroxiden enthält, wobei diese Produkte sich als Schlacke an der Oberfläche des Schmelzflusses ablagern. Auf den genannten Temperaturen wird der Schmelzfluß während einer für die Diffusion der Dotierungsstoffe aus der Schmelze in den Halbleiter ausreichenden Zeit gehalten, wobei die Diffusion die Bildung eines fallenden Konzentrationsgradienten der Dotierungsstoff und des pn-Übergangs gewährleistet. Schließlich wird die so erhaltene Platte auf Zimmertemperatur abgekühlt. Zur Bildung eines ohmschen Kontakts an der Rückseite der Halbleiterplatte wird deren Oberfläche auf eine beliebige bekannte Weise gereinigt, wonach folgende Schichten nacheinander aufgetragen werden: Titan - 30 nm dick, Nickel aus der Dampfphase - 60 nm, Silber - 1 μΐη, Aluminium - etwa 100 nm zum Dotieren des Kontakts sowie eine Silberschicht von etwa 1 μιη Dicke. Die se erhaltene Mehrschichtenstruktur erwärmt man auf 830 bis 950° C, hält sie bei dieser Temperatur etwa 15-20 min lang und kühlt sie dann ab.
Die Aufteilung der Platte in einzelne Kristalle wird durch chemisches Ätzen unter Bildung von Mesen (Mesastrukturen) durchgeführt. Für diesen Zweck wird die Platte an der Seite mit dem ohmschen Kontakt auf eine Scheibe aus Tetrafluoräthylen aufgeklebt, und von der entgegengesetzten Seite wird durch eine Maske mit runden Öffnungen von 1 mm Durchmesser zum Schutz der Kristalloberfläche ein-; Bitumenschicht aufgetragen. Das Ätzen der Struktur erfolgt zuerst in Salpetersäure, um einen Teil der ' Schmelze zu entfernen, dann in einem Gemisch von Fluß-, Salpeter- und Essigsäure im Verhältnis 2:9:4. um eine über 8 bis 10 μπι dicke Siliziumschicht zu entfernen und Mesen zu bilden. Schließlich wird die Platte in Wasser und Toluol gewaschen und getrocknet.
Der Schutz der so gebildeten pn-Ubergänge erfolgt durch Fällung von Siliziumoxid- und Siliziumnitratfilmen (SiO, Si(NO,),), welche mit Hilfe von Plasma-Zerstäubung gebildet werden, wonach die endgültige ι' Aufteilung der Platte in einzelne Kristalle durch Ritzen durchgeführt wird. Die erhaltenen Kristalle werden mit Anschlüssen in einem Gehäuse verlötet, an welches durch Kaltschweißen eine Kapsel angebracht wird.
-" Die auf diese Weise erhaltene Kapazitätsdiode zeichnet sich durch folgende elektrische Parameter aus:
Überlappungskoeffizient 18 bei Vorspannung von 1-25 V;
-"· Durchschlagsspannung: 30 V;
Reststrom: unter 1 A bei 30 V; Güte: mindestens 100 bei 1 V Vorspannung und der Frequenz 1 MHz.
Betrachtet sei nun das Verfahren zur Herstellung eines Dotierungskontaktes.
Nach der Herstellung der Epitaxialstruktur mit ρ' -p-Leitfähigkeit wird auf die Arbeitsfläche des Epitaxialfilms im Vakuum von 1 · 10 4 bis 110 ' mmHg bei einer Substrattemperatur von 200 bis 600° C eine i' Niob-Titan-Schicht von 300 A und darauf eine Nikkeischicht von 3000 A aus der Dampfphase aufgetragen, dann folgen die Schichten des Elektrodenmetalls (Zinn) und der Dotierungsfremdstoffe. Weiter verläuft das Herstellungsverfahren der Kapazitätsdiode, ■tu wie'oben beschrieben wurde.
Betrachtet sei nun die Herstellung einer Hochspannungs-Kapazitätsdiode mit .einem scharf abgegrenzten pn-Ubergang.
Dazu nimmt man eine Siliziumplatte mit η ' -Leitfä- ■*'< higkeit, dotiert mit Phosphor von einem spezifischen Widerstand 0,01 Ohm-cm und mit entsprechend vorbereiteter Oberfläche, auf welcher durcii epitaxiale Züchtung ein Silizium von η-Leitfähigkeit gebildet wird, dotiert mit Phosphor bis zu einem spezifischen "><> Widestand von etwa 6 Ohm ■ cm und einer Dicke von etwa 25 μπΊ.
Auf die so erhaltene Siliziumplatte mit n'-n-Leitfiihigkeit werden durch Vakuumverdampfung bei einem Unterdruck von 1 · K)"4 bis I · K) "s mmHg und ■">■■) einer Temperatur von 200—600° C nacheinander folgende Schichten aufgetragen: Zirkon - etwa K) nm dick, Silber - etwa 2 μιτι, Aluminium - etwa 150 nm und abermals eine Silberschicht von 1 μηι Dicke.
Der auf diese Weise hergestellte Mehrschichtenfilm bo wird auf 950 bis 1200° C erwärmt, dann bei dieser Temperatur eine zum Durchmischen des Schmelzflusses ausreichende Zeit lang gehalten und schließlich abgekühlt. Während des Abkiihlens erfolgt ein Aufwachsen der Epitaxialschicht auf das n-leitendc SiIihi zium-Ausgangssubstrat aus der mit Aluminium dotierten Schmelze, wodurch eine ρ'-n-Übergang gebildet wird. An der entgegengesetzten Seite der Platte wird ein ohmscher Kontakt nach einem Verfall-
rc η erzeugt, das im folgenden Beispiel erläutert wird: Durch die Aufteilung der Platte in einzelne Kristalle wird durch chemische Ätzung des ungeschützten Halbleitennaterials unter Mesenbildung durchgeführt. Dazu wird auf die Platte mit Hilfe des bekannten Fotolithografieverfahrens ein säurefester Schutzüberzug aufgetragen, und von den freien Flächen wird die Schmelze entfernt. Dann wird ein Schutzüberzug wieder aufgetragen, wonach ein Ätzen des Siliziums in einem Gemisch von FIuB-, Salpeter- und Essigsäure im Verhältnis 2:lJ:4 etwa 15 μηι tief zur Mesenbildung durchgeführt wird. Die erhaltenen pn-Übcrgänge werden durch das Fällen von Filmen geschützt, welche mit Hilfe von Plasma-Zerstäubung erhalten werden, wonach die endgültige Aufteilung der Platte in einzelne Kristalle durchgeführt wird. Die Kristalle werden in einem Gehäuse montiert und nach bekannten Verfahren hermetisch verschlossen.
Betrachtet sei nun ein Beispiel für die Herstellung eines ohmschen Dotierungskontakts mit Silizium von n-Leitfähigkeit.
Um einen solchen ohmschen Dolierungskontakt zu erhalten, wird zunächst die Oberfläche der Halbleiterplatte durch mechanische und chemische Bearbeitung vorgereinigt. Dann werden auf diese Oberfläche im Vakuum durch Zerstäubung nacheinander folgende Schichten aufgestäubt: Titan-etwa K) nm und Nickel - 50... 100 nm dick.
Nach dem Aufstäuben der genannten Schichten wird auf die Nickcloberfläche chemisch oder elektrochemisch eine Goldschicht von 0,5 bis 1,5 μηι Dicke aufgetragen, auf welche dann durch thermische Verdampfung im Vakuum von 1 · 10 J bis 1 ■ 10 Λ mmHG bei einer Temperatur der Substratschicht von 200 bis 500° C eine Antimonschicht von etwa 200 nm und eine Gold- bzw. Silberschicht von etwa 1 μηι Dicke aufgetragen wird.
Die auf diese Weise erhaltene Mehrsehichtenstruk-
r' tür wird bis auf 400 bis 600° C erwärmt, wodurch ein Schmelzfluß entsteht, der Silizium, Gold und Antimon enthält. Beim Abkühlen dieses Schmelzflusses entsteht ein mit Antimon dotierter ohmscher Kontakt, während die Titan- und Siliziumoxide sich als Schlacke
-'" im Bereich der Oberflächenschicht des Elcktrodenmetalls ausscheiden, ohne die elektrischen Parameter des Bauelements zu beeinflussen, wobei Nickel sich in der Schmelze vollständig auflöst und sich nicht als besondere Phase ausscheidet.

Claims (5)

Patentansprüche:
1. Legierungsverfahren zur Herstellung eines Kontaktes zwischen einer Metallelektrode und einem Halbleiterkörper, bei dem auf den Halbleiterkörper zunächst eine weniger als 0,1 μηι dicke Schicht aus Titan, Niob, Zirkon oder einem anderen Halbleiteroxide reduzierenden Metall bei einer Temperatur aufgetragen wird, bei der die Halbleiteroxide an der Halbleiteroberfläche reduziert werden, danach eine erste und mindestens eine zweite Elektrodenmetallschicht aus Silber, Gold oder einem anderen Metall aufgebracht werden, und in einem letzten Verfahrensschritt die erhaltene Mehrschichtenstruktur bis auf eine Temperatur oberhalb der Eutektikumtemperatur der beteiligten Materialien erwärmt wird, um auf der Halbleiteroberfläche eine homogene Schmelze zu erzeugen, die danach abgekühlt wird, dadurch gekennzeichnet, daß auf die erste Elektrodenmetallschicht eine erste Dotierungsstoffschicht vor dem Aufbringen der zweiten Elektrodenmetallschicht aufgebracht wird und gegebenenfalls in abwechselnder Folge weitere Dotierungsstoff- und Elektrodenmetallschichten aufgebracht werden, und daß in jedem Falle die Temperatur während einer für die Diffusion der Dotierungsstoffe aus der Schmelze in den Halbleiterkörper ausreichenden Zeit oberhalb der Eutektikumtemperatur konstant gehalten wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gesamtdicke der Schichten des Elektrodenmetalls 95 bis 99% der Gesamtstärke der ganzen Mehrschichtenstruktur beträgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schichten der Mehrschichtenstruktur aus der Dampfphase aufgetragen werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß auf die Oberfläche des Metalls, das die Halbleiteroxide reduzieren kann, zwischen diesem Metall und der Elektrodenmetallschicht eine Nickelschicht aufgetragen wird, die zwei- bis zehnfach dicker als die Metallschicht ist, die die Halbleiteroxide reduzieren kann.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Nickelschicht aus der Dampfphase aufgetragen wird.
DE19732331248 1973-06-19 1973-06-19 Legierungsverfahren zur Herstellung eines Kontaktes Withdrawn DE2331248B2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19732331248 DE2331248B2 (de) 1973-06-19 1973-06-19 Legierungsverfahren zur Herstellung eines Kontaktes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732331248 DE2331248B2 (de) 1973-06-19 1973-06-19 Legierungsverfahren zur Herstellung eines Kontaktes

Publications (2)

Publication Number Publication Date
DE2331248A1 DE2331248A1 (de) 1975-01-09
DE2331248B2 true DE2331248B2 (de) 1978-10-19

Family

ID=5884474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732331248 Withdrawn DE2331248B2 (de) 1973-06-19 1973-06-19 Legierungsverfahren zur Herstellung eines Kontaktes

Country Status (1)

Country Link
DE (1) DE2331248B2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2817478C2 (de) * 1978-04-21 1985-07-25 Basf Farben + Fasern Ag, 2000 Hamburg Vorrichtung zum Einführen mindestens eines Fadens in eine Texturierdüse

Also Published As

Publication number Publication date
DE2331248A1 (de) 1975-01-09

Similar Documents

Publication Publication Date Title
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2944913C2 (de)
DE3632209C2 (de)
DE68918565T2 (de) Verfahren zur herstellung von sonnenzellenkontakten.
EP0002731B1 (de) Dünnfilmstruktur für eine Kontaktanordnung und zugehöriges Herstellungsverfahren
DE2812658C3 (de) Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat
DE2917564A1 (de) Verfahren zum herstellen von solarzellen und dadurch hergestellte gegenstaende
DE2754652A1 (de) Verfahren zum herstellen von silicium-photoelementen
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE3015706A1 (de) Solarzelle mit schottky-sperrschicht
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE1464357B1 (de) Verfahren zur Herstellung einer ohmschen Verbindung zwischen einem Silizium-Halbleiterkoerper und einem metallischen Traegerteil
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
DE1521396B1 (de) Verfahren und vorrichtung zum herstellen eines halbleiter bauelementes mit einer schottky sperrschicht
DE1539087A1 (de) Halbleiterbauelement mit Oberflaechensperrschicht
DE3209548A1 (de) Solarzellenanordnung in duennschichtbauweise aus halbleitermaterial sowie verfahren zu ihrer herstellung
DE2125643A1 (de) Elektrische Leiter und Halbleiterbauelemente sowie Verfahren zu ihrer Herstellung
DE2142342A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3830131C2 (de)
DE2331248B2 (de) Legierungsverfahren zur Herstellung eines Kontaktes
DE3022726A1 (de) Schichtanordnung zur passivierung, die ueber dem ort einer maske von selbst ausgerichtet ist, und verfahren zum erzeugen derselben
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8239 Disposal/non-payment of the annual fee