DE2329523C3 - 20.06.72 Japan 47-62212 - Google Patents

Description

Die Erfindung betrifft eine Abtasteinrichtung füi eine Bildplatte mit einer Anzahl von Bildelementen, die zu einem Netzwerk an den Schnittpunkten vor

, und

angeordnet sind, mit einer

in einer vor- höhen zu können.

nach der

rator der mit dem Videosignalgenerator gelegten Spannung der X-ZeUen-Treiberschaltung und rnit der io platte verringert.

■■

KSrKä SSSsStS

der Y-Zeilen-Treiberschaltung tungskreisen aus eimgen wenigen Bits kodiert

SuÄ«rscMtung, die die paralklkodierten ^M. «^to^JJ^f „^ _Gmppen" de.

■·

Ad

zu_eincr HorizontalzeUen-

Abtastung durchgeführt werden. Diese Ab- 4» £ e wird inT allgemeinen in der Weise ausgeführt, den, 21 und y-Zdkn in einer vorherbestimmten Reihenfolge ausgewählt werden und daß an die aus-Shlten X- und V-Zeilenleiter geeignete Spannun- sign fen angelegt werden. Die Helligkeit der Bddelemente 45 gen bis ^J Sd hf der Weise bestimmt, daß die Amplitude oder Videosigna JÄte der zugeführten Impulse in Überemstim- Jte mUnß mit den Bildinformationssignalen verändert wid Um die Helligkeit der wiedergegebenen Bilder Γΰ erhöhen, wird an Stelle der sequenzmäßigen Abtg der einzelnen Elemente eine zeilenweise Ab-S unter Verwendung einer Zeitlicherem-

SSSL

55

ttSSlSL* wird erwünschtermaßen so eingerichtet, daß die Helligkeit digital reguliert wer-SfÄircb eine integrierte Digitalschaltung um ein stabiles Arbeiten zu sichern und· ^ Gjg^J Einrichtung herabzusetzen. Eine solche Einrichtung ist in der DT-OS 21 31 228 beschrieben.

Das Videosignal muß mit einigen Bits kodiert werden damit aus dem Video-Eingangssignal Halbton- §_er ersten Schaltkreise und der Zeitintervalls vom S paraUelkodierten VWeo-_η der ersten Speicherschaltun_{rizontalrück},_au{penode der

_umgeschaltet werden und daß 8 _{videosignale sic}h aus

_aus höchstwertigen Signalen zudenen die geringstwertigen Si-™ von zweiten Speicherschaltunwerden während des Z«™Us Einschreibens der paralleled erten , _Gruppen von ersten Speicher-

s^gen ^tKA JfJ _der parallelkodierten Videosignale in der ;n leiten Speicherschaltungen wahrend S? übrigen Zeitintervalls einer Honzontalzeilen aes | _{ichert wer}den. .

P^e"°^^e ^_{ührungsform der Erfindung ist gekenn- ξ™^™™£ _Anzahl von Verzögeningsscha,

AiDigitalKonverter

besserungen nötig, damit aus Video-Eingangssignalen

zögerungsschaltungen in Verbindung stehen, deren pen von ersten Speicherschaltungen A und B, eine

unterschiedliche Verzögerungszeiten ein ganzes Viel- Gruppe zweiter Speicherschaltungen, eine Gruppe

faches einer Horizontalzeilenperiode innerhalb einer von ersten Schaltkreisen und eine Gruppe von Hellig-

Feldperiode bilden, wobei die Y-Zeilen-Treiberschal- keitssteuerkreisen auf, die aus einer Anzahl von

rung eine Anzahl von AT-Zeilenwählhnpulsen einer 5 UND-Gattern und Y-Zeilen-Treiberstufen bestehen.

Anzahl von ΛΓ-Zeilenleitern zuführt, die während Unter Hinweis auf die Fig. 1, 2 und 3 wird nun-

einer Horizontalzeilenperiode abgetastet werden sol- mehr die Arbeitsweise der erfindungsgemäßen Ab-

len, welche Zuführung in Abhängigkeit von der Ver- tasteinrichtung für den Fall beschrieben, bei dem als

zögerungszeit der betreffenden Verzögerungsschal- Bildinformationssignale 6-Bit-parallelkodierte Video-

tung synchron mit den Schaltsignalen aus dem Zeit- io signale benutzt werden, die aus umgewandelten nor-

gebungssignalgenerator erfolgt. malen Fernsehsignalen bestehen.

Eine weitere Ausführungsform der Erfindung ist Bei der ΛΓ-Zeilen-Abtastung werden die abzu-

dadurch gekennzeichnet, daß die geringstwertigen tastenden Z-Zeilenleiter von der Z-Zeilen-Wähl-

Signale der parallelkodierten Videosignale in einige schaltung 20 in einer vorherbestimmten Reihenfolge

Gruppen erster Speicherschaltungen direkt einge- 15 in Abhängigkeit von Horizontalsynchronisierungs-

schrieben werden, und daß die höchstwertigen Signale Signalen aus dem Zeitgebungssignalgenerator S ge-

der parallelkodierten Videosignale in die übrigen wählt und von den gewählten Impulsgeneratoren mit

Gruppen der ersten Speicherschaltungen über die Pf-Zeilen-Wählimpulsen versorgt.
Verzögerungsschaltungen eingeschrieben werden.

Die Erfindung wird nunmehr ausführlich be- ao

schrieben. Indern Zeichnungen ist die Quanti- 6-Bit-parallelkodiertes Videosignal

Fig. 1 em Blockschaltbild der Abtasteinrichtung _fizie.

für eine Netzwerkbildplatte nach der Erfindung, rungs- 3-Bit-geringstwertiges 3-Bit-höchstwertiges

F i g. 2 ein Schaltplan für eine Gruppe von Hellig- pegel ^{lgn lgn}

keitsregulierungskreisen, einen zweiten Schaltkreis 25 ^{SA SB sc SD SE SF}
und deren peripheren Schaltungen,

F i g. 3 eine Übersicht über die Zeitgebung des Verschiebesignals, des Umschaltsignals, der Breitensteuersignale, wobei die Beziehung zwischen den Helligkeitspegeln und der Breitensteuersignale in der 30 Abtasteinrichtung nach der F i g. 1 dargestellt sind,

F i g. 4 ein Blockschaltbild für eine andere Ausführungsform einer Abtasteinrichtung nach der Erfindung,

F i g. 5 eine Übersicht über die Zeitgebung der 35
Signale, aus der die Arbeitsweise der Abtasteinrichtung nach der F i g. 4 zu ersehen ist, und die .......

F i g. 6 eine Darstellung der Beziehung zwischen .......

den Helligkeitspegeln und des Videosignals bei der

Abtasteinrichtung nach der F i g. 4. 40 16 0 0 0 0 1 0

Nachstehend wird eine bevorzugte Ausführungs- .......

form der Erfindung beschrieben. Nach der Fig. 1

weist die Abtasteinrichtung für eine ein Netzwerk .......

bildende Bilddarstellungplatte 1 eine A'-Zeilen-Be- 32 0 0 0 0 0 1

triebsschaltung 2, eine Y-Zeilen-Betriebsschaltung 3, 45 ·

einen Videosignalgenerator 4, einen Zeitgebungs- .......

signalgenerator S, einen Analog-Digital-Konverter 6, .......

einen Breitensteuersignalgenerator 7 und einen zwei- 56 0 0 0 1 1 1

ten Schaltkreis 8 auf. Der Zeitgebungssignalgenera- .......

tor 5 versorgt die ^-Zeflen-Betriebsschaltung 2, die 50 -

Y-Zeilen-Betriebsschaltung 3 und den Breitensteuer- . ......

signalgenerator7 mit den Zertgebungssignalen, z.B. 63 1 1 1 j 1 1

nah Vertikal- und Horizontalsynchronisierungssigna ler, mit Umschaltsignalen, mit Verschiebesignalen

und mit Schaltsignalen, wie ans der F i g. 1 zu ersehen 55 Bei der Y-Zeilen-Abtastung werden die vom Vi-

ist deosignalgenerator 4 erzeugten Videosignale dem

Die Bflddarstelhmgplatte 1 weist einen an sich be- Analog-Digital-Konverter 6 zugeführt, auf einen von

kannten netzwerkartigen Aufbau auf mit einer Viel- 64 Pegeln gebracht und in ein 6-Bit-parallelkodiertes

zahl von Bildelementen, die an den Schnittpunkten Videosignal (SA, SB, SC, SD, SE, SF) nach der Tavon X- und Y-Zeüenleitera Xj und Yj angeordnet 60 belle umgewandelt Eine Reihe parallelkodierter Vi-

sind. Die Abtasteinrichtung nach der Erfindung kann deosignale, die den Zeilen Y₁, Y_s...Y_m entsprechen,

beispielsweise für elektrorumineszierende Bildplatten, werden in zwei Teile aufgeteilt, nämlich in die-3 Bit

für lichtaussehende Diodenanordirungen und für umfassenden geringstwertigen Signale (SA, SB, SC)

Plasmaschautafeln benutzt werden. und in die 3 Bit umfassenden höchstwertigen Signale Die an sich bekannte Z-Zeüen-Betriebsschaltung 2 65 (SD, SE, SF) und in die A- und B-Gruppen der ersten

weist einen .X-Zeilen-Wäblkreis 2· und eine Reihe Speicherschaltungen eingeschrieben wie aus der

von ImpnJsgeneratoren (2-1), (2-2) ... (2-n) auf. F i g. 1 zu ersehen ist Jede der Gruppen A und B der

Die Y-Zeflen-Betriebsschaltung 3 weist zwei Grup- ersten Speicherschaltungen besteht aus parallden

0	0	0	0	0	0	0
1	1	0	0	0	0	0
2	0	1	0	0	0	0
3	1	1	0	0	0	0
4	0	0	1	0	0	0
5	1	0	1	0	0	0
6	0	1	1	0	0	0
7	1	1	1	0	0	0
8	0	0	0	1	0	0
9	1	0	0	1	0	0

7 8

3 Bit bis m Bit umfassenden Schieberegistern. Das chend dem Videosignal zu. Während der ersten HeI

kodierte Videosignal SA₁, SB₁, SCj, SD-,, SE₁, SF₁) ligkeitsregulierungsperiode (t_R) können daher ach

wird den ersten Fliprlopschaltungen (a_v b_v c_v d_v e_v Helligkeitspegel bestimmt werden.

Z₁) der parallelen, 6 Bit umfassenden ersten Speicher- Andererseits bleiben die in die Gruppe B de

schaltungen (O₁, a₂... a_m) (Jb₁, b₂... b_m) (C₁, C₂... c_m) 5 ersten Speicherschaltungen (d,, e_h /,·) eingeschriebe

(rfj, d₂... d_m) (e_v e₂ ... e_m) (Z₁, /₂... f_m) zugeführt nen 3 Bit umfassenden höchstwertigen Signale (SD₁

und von einem Verschiebesignal auf die nächsten SE₁, SF₁) immer noch gespeichert, da kein Ver

Flipflopschaltungen (a₂, b₂, c₂, d₂, e₂, f₂) über- Schiebesignal aus dem Zeitgebungssignalgenerator ί

tragen. Wird eine Reihe von Verschiebesignalen er- während der ersten Helligkeitsregulierungsperiodf

zeugt, so werden die kodierten Videosignale (SA₁, io (t_R) vorliegt.

SBj, SC₁, SDj, SE₁ SF₁) der Reihe nach in die Grup- Am Ende der ersten Helligkeitsregulierungsperiod«

pen A und B der ersten Speicherschaltungen einge- (t_R) werden die ersten Schaltkreise nunmehr zu der

tragen und der Reihe nach von dem Verschiebesignal rechten Klemmen synchron mit dem Schaltsignal aus

von der linken zur rechten Seite in den ersten Spei- dem Zeitgebungssignalgenerator 5 umgeschaltet. Zu-

cherschaltungen versetzt. 15 gleich werden vom zweiten Umschaltsignal, das air

Die Helligkeitsregulierung wird in diesem Falle Ende der ersten Helligkeitsregulierungsperiode (t_R] in jeder Horizontalzeilenperiode zweimal durchge- (Fig. 3) erzeugt wird, die höchstwertigen 3-Bitführt. Die erste Helligkeitsregulierungsperiode ist die Signale (SD₁, SE₁, SF₁) in der Gruppe B der ersten Zeit vom Ende des Einschreibens parallelkodierter Speicherschaltungen (d„ e_s, fj) zugleich zu den ent-Videosignalc in die Gruppen der ersten Speicher- ao sprechenden zweiten Speicherschaltungen übertrager schaltungen bis zum Ende der Horizontalrücklauf- und verbleiben dort während der zweiten Helligkeitsperiode, die in der Fig. 3 bei »i_ft« dargestellt ist. Die regulierungsperiode (t_s), bis das nächste Umschaltzweite Helligkeitsregulierungsperiode ist das übrige signal zugeführt wird.

Zeitintervall einer Horizontalzeilenperiode, die in der Unmittelbar nach Beendigung der ersten Hellig-

F i g. 3 bei »t_s« dargestellt ist. *5 keitsregulierungsperiode wird auch der zweite Schalt-

Ist das Einschreiben der kodierten Videosignale kreis 8 zum unteren Kontakt umgeschaltet, und die

für eine Horizontalzeilenperiode (rj in die Gruppen zweiten Breitensteuersignale CP _d, CP_C, CP₁) werden

A und B der ersten Speicherschaltungen durch eine den UND-Gattern der Helligkeitsregulierungskreise

Reihe von Verschiebesignalen beendet, so werden zugeführt. Die den Y-Zeilen-Treiberstufen zugeführ-

die Gruppen der ersten Schaltkreise SW₁, SW₂ ... 30 ten Helligkeitsregulierungssignale werden daher in

SW_m) zugleich zu den linken Klemmen umgeschaltet, der oben beschriebenen Weise synthetisch erzeugt

wie aus der F i g. 1 zu ersehen ist. Danach wird das aus den höchstwertigen 3-Bit-Signalen (SDj, SE₁, SF₁)

erste Umschaltsignal vom Zeitgebungssignalgenera- und aus den zweiten Breiten-Steuersignalen (CP_d,

torS erzeugt, wie aus der Fig.3 zu ersehen ist, das CP_e, CP₁).

der Gruppe der zweiten Speicherschaltungen züge- 35 Auf diese Weise werden die y-Zeilen-Treiberführt wird. Infolgedessen werden die 3 Bit umfassen- impulse zweimal geändert während einer Horizontalden geringstwertigen Signale (SA₁, SB₁, SC₁), die in zeilenperiode in Abhängigkeit von den Breitensteuerdie Gruppe A der ersten Speicherschaltungen einge- Signalen und von den parallelkodierten Videosignalen, schrieben wurden (a_t, b , C₁), zugleich in die ent- die in den zweiten Speicherschaltungen gespeichert sprechenden zweiten Spexherschaltungen (A₁, B₁, C₁) 40 sind. Die Helligkeitsregulierung erfolgt daher in zwei übertragen und dort gespeichert, bis das nächste Um- Stufen. Erstens wird während der ersten Helligkeitsschaltsignal zugeführt wird, und zur entsprechenden r°gulierungsperiode (t_R) eine Regulierung für acht Helligkeitsregulierungsschaltung (3-y) weitergeleitet. niedrige Helligkeitspegel durchgetührt, und zweitens

Der zweite Schaltkreis wird zur oberen Klemme wird in der übrigen Zeit der Horizontalzeilenperiode zugleich mit dem Schaltsignal aus dem Zeitgebungs- 45 eine Regulierung über acht hohe Helligkeitspegel Signalgenerator 5 umgeschaltet und verbleibt in die- durchgeführt. Infolgedessen können mit aer Abtastsem Zustand während der ersten Helligkeitsregulie- einrichtung nach der Erfindung Halbtonbilder mit rungsperiode (in) wie aus den Fig. 1 und 2 zu er- insgesamt (54 Helligkeitspegeln reproduziert werden, sehen ist Infolgedessen werden die Bildelemente auf der ge-

Die ersten Breitensteuersignale (CP_n, CP_b, CP_C), 50 wählten Z-ZeUe bei der Zuführung der *-Zeilen-

die der während der ersten Helligkeitsregulienings- Wähhmpulse zugleich erregt, wahrend die entspre-

periodefo) vom Breitensteuersignalgenerator 7 er- chenden y-Zeden-Treibenmpulse auf Grund des Vi-

zeugt werden, fallen zeitlich nicht zusammen und deosignals zugeführt werden Dies wiederholt sich in

weisen auch eine unterschiedliche Impulsbreite im jeder Honzontalzeüenperiode so daß die Bildele-

Verhältnis von beispielsweise 1:2:4 auf, wie in der 55 mente in der gesamten Bildplatte der ReAe nach Fig. 3 dargestellt Die ersten Breitensteuersignale zeilenweise von der ZeUeZ₁ bis zur Zeüe X_n abge-

(CP CPu CP ■> werden der Gruppe von Helligkeits- tastet werden.

Ämn^chalrTgen über ^Leiter (CP₁, CP₂, Da bei den zweiten Speicherschaltungen und den

CP_s)zugeihrL^e?usderFig.2zuersehen ist. UND-Gattern das Zeittedungsverfahren angewendet

& dir &?pS der Helligkeitsregulierungsschal- 60 wird, so wirken sie ab 6-Bit-Schaltungen trotz der

tungen werSn^P die HeUigkeitsregulierun^ignale Anordnung als paraUehjeschaltete 3-Bit-Schaltungen

synthetisch erzeugt durch die UND-Funktion der Die y-Zeilen-Treiberstufe kann daher wesentlich

ττνγπ^-ό«.— tr* λ /-ώ m\ an« den 3 Bit um- vereinfacht werden.

UND-Catter (G^, GB₁, GCß aus den iw um ^ _{obenstehenden Beschreib bei}

fassenden genngstwerbgen ^^}f^_p ^h £>ί 6_S der Abtasteinrichtung mit 6 Bit parallelkodierte Vi- und aus den ersten ^Brf^ ^SAe(D ) S- dtosignale bei zweimlliger Umschaltung benutzt wer-

CP \ ή— Ti—H —y 7 ·ι Treiberstufe (D ) zu- deosignaie Dei zweimau Uhenfy* einen ^Zeaen-Treiberünpuls entspre- weise nicht beschränkt

Die F i g. 4 zeigt eine andere Ausführungsform der Abtasteinrichtung nach der Erfindung, bei der mit einer einfachen Schaltung nicht nur bessere, sich bewegende Halbtonbilder reproduziert werden können, sondern die Helligkeit der Netzwerkbildplatte kann auch erhöht werden.

Die Abtasteinrichtung nach der F i g. 4 weist weiter auf eine Reihe von Verzögerungsschaltungen 9, die zwischen den Analog-Digital-Konverter 6 und der Gruppe B der ersten Speicherschaltungen geschaltet ist. Zum Erleichtern des Verständnisses werden als Bildinformationssignale aus 6 Bits bestehende paralleikodierte Videosignale benutzt. Bei der in der F i g. 4 dargestellten Abtasteinrichtung werden die höchstwertigen 3-Bit-SignaIe (SD, SE, SF) der kodierten 6-Bit-Videosignale aus dem Analog-Digital-Konverter 6 von den Verzögerungsschaltungen 9 verzögert und in die Gruppe B der ersten Speicherschaltungen (d„ e,-, fj) eingeschrieben. Die Einrichtung weist im übrigen den gleichen Aufbau auf wie die Einrichtung nach der Fig. 1. Die Af-Zeilen-Treiberschaltung 2 führt eine Anzahl von AT-Zeilen-Wählimpulsen mehreren Y-Zeilenleitern zu, die während einer Horizontalzeilenperiode in Abhängigkeit von der Verzögerungszeit der betreffenden Verzögerungsschaltungen abgetastet werden sollen.

Unter Hinweis auf die F i g. 4, 5 und 6 wird nunmehr die Arbeitsweise der Abtasteinrichtung nach der F i g. 4 beschrieben.

Jedes Bit der höchstwertigen 3-Bit-Signale (SD, SE, SF) wird von den Verzögerungsschaltungen (DL₁, DL₂, DL₃) verzögert, deren unterschiedliche Verzögerungszeiten verschiedene ganze Vielfache einer Horizontalzeilenperiode innerhalb einer Feldperiode bilden. Die Verzögerungszeiten betragen beispielsweise 6OH, 120H und 180H, wobei »H« gleich einer Horizontalzeilenperiode ist.

Die .Y-Zeilen-Wahlschaltung 20 wählt vier A'-Zeilen während einer Horizontalzeilenperiode (t_x) aus, und zwar wird eine AT-Zeüe während der Horizontalrücklaufperiode (t_K) ausgewählt, während die anderen drei A%Zeilen während eines jeden Drittels der aktiven Horizontalabtastintervalle (t_sv t_s2, t_s3) gewählt werden, wie aus der F i g. 5 zu ersehen ist. Die .Y-Zeilen-Wählschairung kann ohne Schwierigkeiten aus an sich bekannten Schaltungselementen zusammengestellt werden, wie Flipflops, Schieberegistern und Gatterschalrungen.

Nach Beendigung des Einschreibens der kodierten 6-Bit-Videosignale in die Gruppen A und B der ersten Speicherschaltungen werden die geringstwertigen 3-Bit-Signale in den ersten Speicherschaltungen (a_h bj, Cj) der Gruppe A von dem ersten Umschaltsignal zugleich über den ersten Schaltkreis (SWj) in die entsprechenden zweiten Speicherschalrungen (A₁, Bj, Cj) eingetragen.

Während der Horizontalrücklaufperiode (t_K) wird der zweite Schaltkreis zur oberen Klemme umgeschaltet, wie aus der F i g. 2 zu ersehen ist, und die ersten Breitensteuersignale (CP₀, CP_b, CP_c) (Fig.5) werden den Helligkertereguüerungsschaltungen zugeführt. In diesen Schaltungen erzeugen die UND-Gatter (GAj, GBj, GCj) synthetisch die ersten Helliglcehsregulierungssignale für die Y-Zeflen-Treiberstufe [Dj) in der bereits beschriebenen Weise.

Kurz nach Beendigung des Einschreibens der beiipielsweise der 181sten ΛΓ-Zeile (ATi₈₁) entsprechenlen kodierten Videosignale in die ersten Speicher-

schaltungen wählt die AT-Zeilen-Wählschaltung2< die Zeile AT₁₈₁, so daß die erste Helligkeitsregulierunj fur die Zeile (C₁₈₁) durchgeführt wird. Die zweite dritte und vierte Helligkeitsregulierung für die Zeil« A₃₈₁ wird durchgeführt während des aktiven Hori zontalabtastungsintervalls, jedoch um 6OH, 120 t und 180H nach der ersten Helligkeitsregulierung wie aus der F i g. 6 zu ersehen ist.
Kurz nach dem Ende der Horizontalrücklauf·

ίο Periode (t_R) werden die verzögerten höchstwertiget 3-Bit-Signale aus den ersten Speicherschaltungen (d, tj, fj) der Gruppe B vom zweiten Umschaltsigna über den ersten Schaltkreis (SW₁) zugleich in dif ^zw"^ten Speicherschaltungen (A₁, B₁, C J eingetragen

Wahrend des aktiven Horizontalabtastintervall! Us i + 's 2 + t_ss) wird der zweite Schaltkreis auf dif untere Klemme umgeschaltet. Die zweiten Breitensteuersignale (CP₁₁, CP_e, CP₁) werden den Helligkeitsreguiierungsschaltungen zugeführt während jeweils

so eines Drittels des aktiven Horizontalabtastintervall! ep '^d(⁵I" ^{Die zweiten} Breitensteuersignale (CP_d Jr." ^c/" ^fallen zeitlich nicht zusammen und weiser die gleiche Impulsbreite auf wie in der Fig. 5 dargestellt.

crP'cJf^rzögerten höchstwertigen 3-Bit-Signale (JDj₁ ·>£;, Mj) werden jeweils bitweise von den UND-Gattern (LrAj, GB₁, GCj) auf Grund der zweiten Breiten-

w^erK^gnaJ^e-^(CPi" ^CP<- ^CP') g^ewählt·

wahrend des ersten Drittels des aktiven Horizon-

!£^b!^a5i,^imf^valIs ('_S1) stellt nur ein Breitensteuersignai (LP_d) eine logische »1« dar. Die zweiten HeI-agkeitsregulierungssignale für die Zeile X_1n werden synthetisch erzeugt vom UND-Gatter (GA₁) aus dem « ^ n-t c- ^^erzöS^erten einen Bit des höchstwertigen 3-Bit-Signals (SD₁) und aus einem der zweiten Brei- «eragnale (CP₁₁) und werden der Y-Zeilentreiberstufe (p/) zugeführt.

ⁿ'?^erev^eil^{s wird die} entsprechende X-Zeile (Z₁₂₁) r X-Zeilen-Wählschaltung 20 gewählt. Die Si .^"^itsregulierung ffl? die Vzeile X_m ird daher m der Periode (t_si) durchgeführt,
in eier gleichen Weise werden während der Periode i?i ?^{tten Helli}I^keitsregulierungssignale für die «<> ^synthetisch erzeugt vom UND-Gatter ¹I S^l ^verzö8^erten einen Bit des höchst3-Bit-Signals (SE₁) und aus einem der zweitenstencisign^p) I_{n der} *-Zeilen-

giSh ^ng2° ** ^d5e betreffende AT-Zeile (AT₆₁) ⁵⁰

von

r ^Periode ('»»> ^{werden die} w™ ^Hel" ierungssignale für die ZeUe (*,) synthe-

Sirtf^ ^VOm UND-Gatter (GCj) aus dem verzögerten einen Bit des höchstwertigen 3-Bit-Signals ss (TP \ τ T ^e™^{em der} zweiten Breitensteuersignale &£« ,, ^d^ ^;ir-^Zeilen-Wählschaltung20 wird die

Weif Z j*'™* ^{"i) S^ewählt· ^{In der} g^leichen yj£» ■ ^ ^währe°d der nächsten Horizontal-Jilenpenode der Reihe nach vier ΛΓ-Leiter (X_m, ίηη^'^Λ⁶²' * S^ewählt ^von der ^-Zeilen-Wählscbal-

SL^f^^{der F} '* ^g·^{5 m ersehen ist mese Vor}-

?^{611 dch}" ^{bis die} gesamte Netzwerk-⁸^^{tastet worden} ist Jedes Büdelement ^atte **** während einer Feldperiode vier-6s ESe^ T^adea' ^wobei Halbtonbilder■ ndt 29 HeI-SST reproduziert werden können, wie aus 6 zu ersehen ist

^AbtaSt!^{lngseiarichtun}g ^{nach der Fi}S·⁴ ie zweiten Speicherschalttingen und die

UND-Gatter der Helligkeitsregulierungsschaltungen nach dem Zeitteilungsverfahren. Mit der erfindungsgemäßen Abtasteinrichtung können bewegliche Bilder mit 29 Halbtonpegeln reproduziert werden, obwohl die zweiten Speicherschaltungen und die UND-Gatter der Helligkeitsregulierungsschaltungen als Parallelschaltungen mit je 3 Bits bestehen.

Bei einer mit Gleichspannung betriebenen elektrolumineszierenden Netzwerkbildplatte mit einer elektrolumineszierenden Schicht zwischen den X- und Y-Leitern kann die Helligkeit erhöht werden.

Die elektrolumineszierende Schicht kann beispielsweise aus einem mit Kupfer beschichteten Zinksulfidpulver ZnS (Mn, Cu, Cl) bestehen, das in einen Kunststoffbinder eingebettet ist.

Die Beziehung zwischen der Helligkeit (L) einer solchen Gleichspannungs-Elektrolumineszens-Netzwerkplatte und der Impulsbreite {Ρψ) der Trei-

berimpulse bei konstanter Arbeitsweise kann dargestellt werden als Gleichung

wobei k einen konstanten Wert von nicht mehr als Eins aufweist.

Die Helligkeit der Bildplatte kann noch weiter dadurch erhöhl werden, wenn die Bildplatte mehrmals mit der gesamten Treibzeit von 1 H während einer Feldperiode betrieben wird als beständig mit einer Treibzeit von 1 H. Werden während einer Feldperiode vier Treibimpulse zugeführt, wie in dci F i g. 6 dargestellt, so kann die Helligkeit einei solchen elektrolumineszierenden Bildplatte ohne weiteres verdoppelt werden, wobei jedoch der Lei stungsveibrauch nur sehr klein ist, da die gesamte Betriebszeit während einer Feldperiode die gleich« ist wie bei einem beständigen Betrieb.

Hierzu 6 Blatt Zeichnungen

Claims (3)

Patentansprüche: 23 523

1. Abtasteinrichtung für eine Bildplatte mit einer Anzahl von Bildelementen, die zu einem Netzwerk an den Schnittpunkten von X- und Y-Zeilenleitern angeordnet sind, mit einer .Ϊ-Zeilen-Treiberschaltung, die mit den JVf-Zeilenleitern in Verbindung steht und den abzutastenden X-Zeilenleitern Z-Zeilen-Wählimpulse in einer vorbestimmten Reihenfolge zuführt, mit einer Y-Zeilen-Treiberschaltung, die mit den Y-Zeilenleitern in Verbindung steht, mit einem Videosignalgenerator zum Erzeugen von Videosignalen, mit einem Zeitgebungssignalgenerator, der mit dem Videosignalgenerator sowie mit der AT-Zeilen-Treiberschaltung und mit der Y-Zeilen-Treiberschaltung in Verbindung steht, mit einem Breitensteuersignalgenerator, der zwischen dem Zeitgebungssignalgenerator und der Y-Zeilen- ao Treiberschaltung zur Erzeugung mehrerer Reihen von Breitensteuersignalen geschaltet ist, mit einem Analog-Digital-Konverter, der zwischen dem Videosignalgenerator und der Y-Zeilen-Treiberschaltung angeordnet ist und die Videosignale in parallelkodierte Videosignale umwandelt, die der Y-Zeilen-Treiberschaltung zugeführt werden, mit mindestens einer Gruppe von ersten Speicherschaltungen für die Y-Zeilentreiberschaltung, die die parallelkodierten Videosignale der Reihe nach für eine Horizontalzeilenperiode einschreiben, mit einer zweiten Grippe von zweiten Speicherschaltungen für die Y-Zeilen-Treiberschaltung, die aus der Gruppe der ersten Speicherschaltungen zugeführte parallelkodierte Video-Signale speichern, und mit einer Gruppe Helligkeitsregulierungsschaltungen, die jeweils einen Treiberschaltkreis aufweisen und die zwischen den zweiten Speicherschaltungen und die Zeilenleiter geschaltet sind und diesen Y-Zeilentreiberimpulse zuführen, dadurch gekennzeichnet, daß eine Anzahl Gruppen von ersten Speicherschaltungen (a_x ... a_m; ^₁... b_m; C₁... c_m; d_t ...d_m; e_t... e_m; J₁... /J sowie eine Gruppe von ersten Schaltkreisen (SW₁... SW_m) vorgesehen sind, die zwischen die Gruppen der ersten Speicherschaltungen (a_t... a_m\ b_x... b„; C₁... c_m; d_x... d_m; e_x... e_m; Z₁... /J und die Gruppen der zweiten Speicherschaltungen (A₁... A_n; B₁... B_m; C₁... C_m) geschaltet sind und eine der Gruppen der ersten Speicherschaltungen (C₁... a_m; b_x.. .b_m\ C₁... c_m; ^₁... d_m; e_x... e_m> /1 · · · im) auswählen, die mit der Gruppe der zweiten Speicherschaltungen A₁.. .A_n,; B₁... B_m; C₁... C_m) verbunden werden soll, daß ein zweiter Schaltkreis (8) vorgesehen ist, der zwischen den Breitensteuersignalgenerator (7) und die Y-Zeilen-Treiberschaltung (3) geschaltet ist und eine von den Gruppen der Breitensteuersignale auswählt, wobei sowohl die Gruppe der ersten Schaltkreise (SW₁.. . SW_m) als auch der zweite Schaltkreis (8) während einer Horizontalzeilenperiode synchron mit Umschaltsignalen aus dem Zeitgebungsgenerator (5) mehrmals umgeschaltet werden, so daß die Y-Zeilentreibimpulse während einer Horizontalzeilenperiode in Abhängigkeit von den Gruppen der Breitensteuersignale und der in der Gruppe der zweiten Speicherschaltungen (^₁... A_n:, B₁...B_n^, C₁... CJ gespeicherten parallelkodierten Videosignale mehrmals verändert werden, daß die Gruppe der ersten Schaltkreise (SW₁... SW_m) und der zweite Schaltkreis (8) während des Zeitintervalls vom Ende des Einschreibens der parallelkodierten Videosignale in die Gruppen der ersten Speicherschaltungen (O₁... a_m; &! ·. · b_m; C₁-^c_n; U₁... d_m; C₁... e_m; J₁... f_m) bis zum Ende der Horizontalrücklaufperiode der Videosignale mehrmals umgeschaltet werden, und daß die genannten parallelkodierten Videosignale sich aus geringstwertigen und aus höchstwertigen Signalen zusammensetzen, von denen die geringstwertigen Signale in der Gruppe von zweiten Speicherschaltungen (A₁... A_m; B₁^-B_1n; C₁... C_m) gespeichert werden während des Zeitintervalls vom Ende des Einschreibens der parallelkodierten Videosignale in die Gruppen von ersten Speicherschaltungen (O₁... fl_m; b_t... b_m; C₁... c_m; d₁... d_m; e_x ...2_m; J₁... fm) bis zum Ende der Horizontalrücklaufperiode der Videosignale, während die höchstwertigen Signale der parallelkcdierten Videosignale in der Gruppe von zweiten Speicherschsltungen (A₁^-A_n,; B₁... B_m\ C₁...C^ während des übrigen Zeitintervalls einer Horizontalzeilenperiode gespeichert werden.

2. Abtasteinrichtung nach Anspruch 1, gekennzeichnet durch eine Anzahl von Verzögerungsschaltungen, die zwischen dem Analog-Digital-Konverter und den Gruppen der ersten Speicherschaltungen (O₁... a_m; b_l... fc_m; C₁... c_m; ^₁... d_m\ C₁-^e_n; U... fm) geschaltet sind, wobei einige Gruppen der ersten Speicherschaltungen mit dem Analog-Digital-Konverter direkt verbunden sind, während die übrigen Gruppen der ersten Speicherschaltungen mit dem Analog-Digital-Kcnverter über eine Anzahl von Verzögerungsschaltungen in Verbindung stehen, deren unterschiedliche Verzögerungszeiten ein ganzes Vielfaches einer Horizontalzeilenperiode innerhalb einer Feldperiode bilden, wobei die Y-Zeilen-Treiberschaltung (3) eine Anzahl von A'-Zeilenwählimpulsen einer Anzahl von A'-Zeilenleitern zuführt, die während einer Horizontalzeilenperiode abgetastet werden sollen, welche Zuführung in Abhängigkeit von der Verzögerungszeit der betreffenden Verzögerungsschaltung synchron mit den Schaltsignalen aus dem Zeitgebungssignalgenerator (S) erfolgt.

3. Abtasteinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die geringstwertigen Signale der parallelkodierten Videosignale in einige Gruppen erster Speicherschaltungen (^₁... a_m\ b_t... b_m; C₁... c_m; d,... d_m; e_x... e_m; Z₁... f_m) direkt eingeschrieben werden und daß die höchstwertigen Signale der parallelkodierten Videosignale in die übrigen Gruppen der ersten Speicherschaltungen über die Verzögerungsschaltungen eingeschrieben werden.