DE2325151C2 - Prüfmustergenerator - Google Patents

Description

Die Erfindung betrifft einen Prüfmustergenerator, der Schieberegister und Zähler enthält.

Eine bekannte Anordnung dieser Art ist in der US-Patentschrift 35 21 185 beschrieben. Diese Anordnung besteht aus einem Schieberegister und einem zugeordneten logischen Netzwerk. Die Kapazität dieser Anordnung ist durch ein Posynom, das in das Schieberegister eingelesen wird und durch die Anzahl der Stufen des Schieberegisters bestimmt. Ferner ist ein kompliziertes und teures logisches Netzwerk erforderlich, um die Daten so zu manipulieren, daß sowohl eine Pseudo-Zufallszahlenfolge als auch eine gesetzmäßige Zahlenfolge erhalten werden kann, wie sie zum Prüfen von integrierten Schaltungen erforderlich sind. Darüber hinaus ist es sehr schwierig, in einer solchen, ein Schieberegister enthaltenden Anordnung die Lage der gesetzmäßigen Zahlenfolge mit Bezug auf die Pseudo-Zufallszahlenfolge zu bestimmen.

Aufgabe der Erfindung ist es, einen Prüfmustergenerator anzugeben, der eine große Flexibilität aufweist, und es gestattet, sowohl Folgen von Pseudo-Zufallszahlen als auch gesetzmäßige Zahlenfolgen zu erzeugen, der eine hohe Kapazität aufweist und mit hoher Geschwindigkeit arbeitet und der mit Hilfe von integrierten Schaltungen ohne großen Aufwand aufgebaut werden kann.

Die Lösung dieser Aufgabe erfolgt mit Hilfe eines Prüfmustergenerators der eingangs genannten Art, der dadurch gekennzeichnet ist, daß er einen Schreib-/Lesespeicher für die Prüfmuster enthält, dem als einschreibbare Speicher ausgebildete, stufenweise aufgebaute Decodierer zugeordnet sind, deren Stufen mit den einzelnen Zeilen und Spalten der Speicherebenen verbunden sind und daß durch Zähler zyklisch die in den Decodierstufen gespeicherten Bitkombinationen nacheinander adressiert werden und jeweils nach Durchlaufen eines Zyklus der Inhalt der als rückgekoppelte Schieberegister geschalteten Decodierer um eine Stufe verschoben wird.

Eine vorteilhafte Ausbildung des Prüfmustergeneraiors ist dadurch gekennzeichnet daß die Zähler, von denen jeder die einzelnen Stufen jeweils eines «der Decodierer ansteuert, durch Taktimpulse fortschaltbar sind, wobei einem der Zähler über ein UND-Glied des anderen Zählers nach jedem Ansteuerzyklus dieses Zählers im Verhältnis der Zahl der Zählerstufen des anderen Zählers untersetzte Taktimpulse zugeführt werden.

Die Erfindung wird anhand eines durch die Zeichnungen erläuterten Ausführungsbeispieles beschrieben. Es zeigt

F ■ g. 1 die Anordnung zur Erzeugung von Zahlenfolgen in einem schematischen Blockschaltbild, F i g. 2 einen der die Decodierer ansteuernden Zähler im Blockschaltbild und

F i g. 3 einen der Decodierer im Blockschaltbild. Die Anordnung zur Erzeugung von Zahlenfolgen ist unter Verwendung eines einschreibbaren und auslesbaren Speichers beschrieben. Ebenso kann auch ein Festwertspeicher verwendet werden. Die Schaltmittel zum Einschreiben des statischen Speichers sind in diesem Falle nicht erforderlich.

In F i g. 1 ist der X-Zähler 10 über die Ausgangsleitungen 11, 12.. 13,14 mit dem X-Decodierer 16 verbunden, der als einschreibbarer Speicher ausgebildet ist. Der X-Zähler 10 enthält untersetzte Taktsignale über die Leitung 18 und ein Rückstellsignal über die Leitung 20. Der X-Zähler liefert ferner über die Leitung 22 einen Steuerimpuls zur Verschiebung an den X-Decodierer 16.

In entsprechender Weise ist der V-Zähler 24 mit dem y-Decodierer 26 über die Ausgangsleitungen 27,28, 29, 30 verbunden. Der V-Zähler 24 erhält Taktsignale über die Eingangsleitung 32 und ein Rückstellsignal über die Leitung 34. Der X- Decodierer gibt ferner einen Steuerimpuls zur Verschiebung an den Y-Decodierer über die Leitung 23. Leitungen zum Einschreiben von Informationen in den A"-Decodierer und den K-Decodierer sind schematisch mit 40 und 42 bezeichnet. Die mit A bezeichneten Speicherebenen sind in der X-Richtung mit dem Decodierer 16 über die Leitungen 44, 46, 48, 50 verbunden. Entsprechend ist in der V-Richtung der Decodierer 26 mit den Speicherebenen über die Leitungen 52,54,55,58 verbunden. In der beschriebenen Ausführungsform, in der ein einschreibbarer Speicher verwendet wird, wird eine Anzahl von η Zahlen über die als Eingänge bezeichneten Leitungen in den Speicher eingeschrieben. Die erzeugten Zahlenfolgen werden über die als Ausgänge bezeichneten Leitungen ausgelesen. Die schematisch dargestellte Leitung 60 dient zum Steuern des Einschreibens und Auslesens des statischen Speichers.

Eine Ausführungsform des K-Zählers 24 ist in F i g. 2 ausführlicher dargestellt. Identische Elemente sind mit denselben Bezugszeichen versehen wie in Fig. 1. Der Zähler 24 erhält über die Leitungen 32 und 34 Takt- und Rückstellsignale. Ausgangssignale werden erzeugt auf den Leitungen 27, 28, 29, 30. Die logischen Repräsentationen dieser Signale sind mit Kl, Yl, Y2 und Y2 bezeichnet. Der Zähler 24 erzeugt ferner auf tierl Leitung 18 ein Steuersignal für den X-Zähler, das an einen dem Eingang 32 entsprechenden Eingang des X-Zählers gelangt. In dem beschriebenen Ausführungs-

beispiel ist der Zahler als modulo 4-ZähIer ausgebildet Somit wird für jeden vierten Impuls auf der Leitung 32 ein Impuls auf der Leitung 18 erzeugt Der Zähler 24 enthält konventionelle logische Elemente, den Inverter 70, die bistabilen Kippschaltungen 72 und 74, das NICHT UND-Glied 76 und das UND-Glied 78.

Der X-Zähler 10 ist im wesentlichen mit dem Zähler 24 identisch. Die Ausgangsleitung 22 des Zählers 10 entspricht der Ausgangsleitung 18 des Zählers 24. Diese Leitung ist eine Steuerleitung zur Erzeugung eines untersetzten Impulses nach einer bestimmten Anzahl von Eingangsimpulsen. Da beide Zähler 10 und 24 also modulo 4-ZähIer ausgebildet sind, wird auf der Leitung 22 nach jeweils 16 Eingangsimpulsen des Zählers 24 ein Ausgangsimpuls erzeugt, da der Zähler 24 16 Taktimpulse erhalten muß, damit der Zähler 10 über die Leitung 18 vier Impulse erhält Durch einen Impuls auf der Leitung 22 wird der Speicherinhalt des X-Decodierers 16 bei jedem 16. Taktimpuls auf der Leitung 32 verschoben. Die untersetzten Taktimpulse werden dem Zähler 10 über die Leitung 18 zugeführt Umgekehrt könnten die ursprünglichen Taktimpulse dem Zähler 10 zugeführt werden, so daß der Zähler 24 die untersetzten Taktimpulse erhielte. In entsprechender Weise wird auf der Leitung 22 vom X-Decodierer 16 bei jedem 64. Taktimpuls auf der Leitung 32 ein Steuerimpuls erzeugt. Dieser Impuls wird über die Leitung 32 auf den y-Decodierer 26 übertragen, wodurch der Speicherinhalt des Y-Decodierers nach jedem 64. Taktimpuls verschoben wird.

In Fig.3 ist der als einschreibbarer Speicher ausgebildete Decodierer 16 im einzelnen dargestellt. Der Decodierer 26 ist entsprechend aufgebaut und deshalb nicht dargestellt.

Zum Einschreiben von Informationen oder einer Adresse in den Decodierer 16 werden die Schreibeingänge 80 und 82, die in F i g. 1 allgemein mit 40 bezeichnet sind, mit dem ODER-Glied 84 verbunden. Die über die Schreib-Eingänge 80, 82 zugeführte Information wird über das ODER-Glied 84 den Speicherzellen 86 und 88 der Eingangsstufe zugeführt. Der Speicherzellen sind in der Weise angeordnet, daß ihr Speicherinhalt über zwei Ausgangsleitungen, im Falle der Speicherzelle 86 über die Ausgangsleitungen 90 und 92 ausgelesen werden kann. Die Information auf der Leitung 92 wird in die Speicherzelle der nächsten Stufe übertragen, so daß die Information vertikal von einer Speicherzelle zu der nächsten verschoben werden kann, wenn Informationen seriell den Schreib-Eingängen 80 und 82 zugeführt werden.

In entsprechender Weise kann die Information aus den Sgeicherzellen jiusgelesen werden, wenn Lesesignale Λ1.ΧΊ, X 2 und X 2 zugeführt werden. Diese Signale werden vom X-Zähler 10 über die Eingänge 11, 12, 13 und 14 zugeführt und werden ebenso erzeugt wie die vorher beschriebenen Signale Vl, Vl, V2 und Y2 des Zählers 24.

Die ausgelesene Information von jeder Speicherzelle wird über eine Ausgangsleitung auf den zugeordneten Leseverstärker, z. B. 94 übertragen und dem jeweiligen Ausgang zugeführt. Dementsprechend erzeugen die Ausgänge 44, 46, 48 und 50 die logischen Funktionen X}, X 2,X\,X 2; λ' 1, X2; und X1, X2, entsprechend den jeweiligen binären Signalen 00,01, 11 und 10, die in den Decodierer 16 eingeschrieben sind.

Die Ausgangsleitung 46 ist mit dem Leseverstärker 110 und mit den Speicherzellen 112 und 114 verbunden. EntsDrechend ist die Ausgangsleitung 48 mit dem Leseverstärker 116 und den Speicherzellen 118 und 120 und die Ausgangsleitung 50 mit dem Leseverstärker 122 und den Speicherzellen 124 und 126 verbunden. Durch die Widerstände R und die Spannungsquellen Vsind die Stromversorgungen für die Leseverstärker angedeutet.

Die in den Speicherzellen 124 und 126 der letzten Stufe enthaltene Information wird rückgekoppelt auf die Eingangsspeicherzellen 86 und 88 über die Leitungen 130 und 132 und die UND-Glieder 134 und 136. Die UND-Glieder 134 und 136 erhalten Taktimpulse über die Leitung 142, die mit der Leitung 22 verbunden ist. Demgemäß wird die Information, die in den Speicherzellen 124 und 126 der letzten Stufe gespeichert ist, selektiv über die UND-Glieder 134 und 136 dem ODER-Glied 84 über die Leitungen 150 und 152 zugeführt.

Aas Gründen der Vereinfachung sind die Einzelheiten des Zählers 10 und des V-Decodierers 26 nicht dargestellt, da ihre Wirkungsweise und ihr struktureller Aufbau dem y-Zähier 24 und dem X-Decodierer 16 entsprechen.

Auf der Leitung 18 wird jeweils nach vier Taktimpulsen auf der Leitung 32 ein Signal erzeugt und entsprechend wird auf der Leitung 22 nach jeweils 16 Taktimpulsen auf der Leitung 32 ein Signal erzeugt, um die im Decodierer 16 gespeicherte Information zu verschieben und dadurch eine Änderung in der Ansteuerung zu erreichen. Wenn gewünscht kann ein (nicht dargestelltes) logisches Netzwerk mit dem X-Decodierer und der Leitung 22 verbunden werden, um nach jeweils 64 Taktimpulsen auf der Leitung 22 ein Signal zu erzeugen, das über die Leitung 23 dem y-Decodierer 26 zugeführt wird, um die Kapazität der Anordnung weiter zu vergrößern.

Im folgenden wird die Wirkungsweise der Anordnung beschrieben. Um Schreib-Lese-Betrieb werden an die mit Eingänge bezeichneten Anschlüsse η Zahlen, die Testmustern entsprechen, angelegt und gleichzeitig wird ein Signal auf die Steuerleitung 60 (Fig. 1) gelegt. Zur Erzeugung von Zufallszahlen sind vielerlei Einrichtungen bekannt. Zusätzlich können auch nicht zufällige Zahlen in den Speicher eingegeben werden in Abhängigkeit von der gewünschten Art der Prüfung der integrierten Schaltung. Auf jeden Fall sind die Zahlen, die Testmustern entsprechen, in bekannte Speicherplätze des statischen Speichers eingegeben.

Die Adressierung der Decodierer 16 und 26 ist in Fig.3 dargestellt. An die Eingänge 80 und 82 werden nacheinander jeweils gleichzeitig zwei binäre Signale gelegt, um die gewünschten Adressen in den Decodierern zu speichern. In dem beschriebenen Beispiel wird die Adresse 10 in den Speicherstellen 126 und 124 gespeichert, die binäre Adresse 11 in den Speicherstellen 120 und 118, die binäre Adresse 01 in den Speicherstellen 112 und 114 und die binäre Adresse 00 in den Speicherstellen 86 und 88. Der Decodierer 26 wird entsprechend adressiert Mit anderen Worten, in den X- und y-Decodierern 16 und 26 sind feste Adressen gespeichert In der Darstellung der Fig. 1 sind die anzulegenden Adressen für die Ausgangsleitungen der Decodierer 16 und 26 mit 00,01,11 und 10 bezeichnet.

Um aus dem Speicher A die erste Folge von Zahlen auszulesen, werden über die Leitung 32 Taktimpulse zugeführt. Beim Anlegen von Spannung wird zunächst diejenige Information, die in den Schnittstellen der X- und y-00-Leitungen gespeichert ist, an die Speicherausgänge gelegt. Beim ersten Taktimpuls auf der Leitung 32 werden alle Speicherstellen adressiert, die in der

" A"-Richtung in den OO-Leitungen und in der K-Richtung in den Ol-Leitungen liegen. Beim zweiten Taktimpuls, der dem K-Zähler zugeführt wird, liefern die Ausgänge 27, 28, 29, 30 ein Lesesignal für die binäre 11-Leitung in der K-Richtung. Damit werden alle Speicherstellen ausgelesen, die durch die binäre 00-Leitung in der -Y-Richtung und die binäre 11-Leitung in der K-Richtung adressiert worden sind. Beim dritten Taktimpuls, der dem K-Zähler 24 über die Leitung 32 zugeführt wird, werden die Speicherinhalte aller über die 10-Leitung in der K-Richtung und die 00-Leitung in der X-Richtung adressierten Speicherstellen an die Speicherausgänge gelegt.

Beim vierten Taktimpuls wird auf der Leitung 18 ein Impuls für den X-Zähier 10 erzeugt. Dieser Impuls erzeugt A.usgangssignale auf den Leitungen 11 bis 14, so daß die binäre Ol-Leitung in der ^-Richtung und gleichzeitig die binäre 00-Leitung in der K-Richtung erregt werden. Dadurch werden alle Speicherplätze mit der 01 -Adresse in der X-Richtung und der OO-Adresse in der K-Richtung aus dem Speicher ausgelesen. Beim nächsten Taktimpuls werden diejenigen Speicherplätze ausgelesen, die in der .^-Richtung und der K-Richtung die Adresse 01 haben. Das Auslesen des Speichers mit dieser Folge setzt sich fort bis alle Speicherplätze, die durch die X- und K-Decodierer 16 und 26 adressiert werden können, ausgelesen sind.

Eine bestimmte Zahlenfolge wird somit dadurch erhalten, daß der Speicherinhalt durch feste Adressen, die in den X- und K-Decodierern gespeichert sind, ausgelesen wird.

Nachdem auf der Leitung 32 16 Taktimpulse erhalten wurden, wird vom Zähler 10 auf der Leitung 22 ein Ausgangsimpuls erzeugt. Wie aus F i g. 3 ersichtlich ist, gelangt dieser Impuls an die Leitung 142 und bewirkt, daß die in den Speicherstellen 126 und 124 gespeicherte Information über die UND-Glieder 134 und 136 in die obersten Speicherstellen 38 und 36 gelangen und somit den Speicherinhalt des Decodierers 16 neu definieren. Die binäre Adresse 10 ist nunmehr in den Speicherstellen 86 und 88 gespeichert, die Adresse 00 ist gespeichert in den Speicherstellen 112 und 114, die binäre Adresse 01 ist jetzt gespeichert in den Speicherstellen 120 und 118, und die binäre Adresse 11 ist jetzt in den Speicherstellen 126 und 124 gespeichert. Wenn nunmehr der K-Zähler 24 die nächste Folge von Taktimpulsen in der eben beschriebenen Weise erhält, wird über den K-Zähler in Verbindung mit dem K-Decodierer 26 und den A"-Zähler in Verbindung mit dem A'-Decodierer 16 eine andere und bestimmte Folgen von Zahlen aus den Speicherstellen ausgelesen als Folge der Änderung in der Decodierschaltung.

Nach dem Eingang von weiteren 16 Taktimpulsen auf Her Leitung 32 werden die Speicheradressen des Decodierers 16 wiederum geändert, und eine weitere verschiedene Folge von Zahlen wird aus den gespeicherten λ Zahlen erzeugt.

Wie bereits erwähnt, kann die Änderung der Ansteuerung auch dahingehend ausgedehnt werden, daß nach 64 Impulsen der Speicherinhalt des Decodierers 26 geändert wird. Die hierfür erforderlichen logischen Schaltmittel sind jedoch nicht dargestellt.

Mit der beschriebenen Anordnung kann somit eine große Anzahl von verschiedenen Zahlenfolgen erzeugt werden, wobei lediglich die Speicherung von η Zahlen zu Beginn erforderlich ist. Da diese anfänglichen η Zahlen in bekannten Speicherplätzen enthalten sind, können mit der Anordnung Zahlenfolgen erzeugt werden, die sowohl Gruppen von positionsmäßig bekannten Zahlen als auch Zufallszahlen enthalten. Die beschriebene Anordnung ist der Einfachheit halber auf eine 4 ■ 4-Matrix in einer Reihe von Speicherebenen beschränkt. Selbstverständlich kann die Kapazität der Anordnung nahezu unbegrenzt vergrößert werden, wenn die Kapazität der Zähler, der Decodierer und des Speichers vergrößert wird.

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Prüfmustergenerator, der Schieberegister und Zähler enthält, dadurch gekennzeichnet, daß er einen Schreib-ZLesespeicher (A) für die Prüfmuster enthält, dem als einschreibbare Speicher ausgebildete, stufenweise aufgebaute Decodierer (16, 26) zugeordnet sind, deren Stufen mit den einzelnen Zeilen und Spalten der Speicherebenen verbunden sind, und daß durch die Zähler (10, 24) zyklisch die in den Decodierstufen gespeicherten Bitkombinationen nacheinander adressiert werden und jeweils nach Durchlaufen eines Zykluj der Inhalt der als rückgekoppelte Schieberegister geschalteten Decodierer (16, 26) um eine Stufe verschoben wird.

2. Prüfmustergenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Zähler (10, 24), von denen jeder die einzelnen Stufen jeweils eines der Decodierer (16, 26) ansteuert, durch Taktimpulse (32) fortschaltbar sind, wobei einem der Zähler (10) über ein UND-Glied (78) des anderen Zählers (24) nach jedem Ansteuerzyklus dieses Zählers im Verhältnis der Zahl der Zählerstufen des anderen Zählers (24) untersetzte Taktimpulse (18) zugeführt werden.

3. Einrichtung nach den Ansprüchen ! und 2, dadurch gekennzeichnet, daß der die Prüfmuster abgebende statische Speicher als Festwertspeicher ausgebildet ist.