-
Einrichtung zur bedarfsweisen Verbindunsherstellung in einem Koppelvielfach.
-
Die vorliegende Erfindung betrifft eine Einrichtun zur bedarfsweisen
Verbindungsherstellung innerhalb eines Koppelvielfachs vollkommener Erreichbarkeit
mit n Eingängen (Koppelzeilen) und m Ausgängen (Koppelspalten), insbesondere für
Zeitvielfach-Vermittlungsstellen, Im Falle des Zeitvielfachbetriebs des Koppelvielfachs
ist zur Speicherung einer Koppelpunktadresse innerhalb einer Koppelspalte ein Koppelpunktadressenspeicher
erforderlich, Ist kein Zeitvielfachbetrieb vorgesehen kann ein Koppelpunkthaltespeicher
vorgesehen werden der die Adresse des momentan benutzten Koppelpunkts solange speichers
wie der Koppelpunkt ge-schlossen bleiben soll, In der folgenden Beschreibung wird
Zeitvielfachbetrieb angenommen, Die Speicherkapazität des Koppelpunktadressenspeichers
muß pro Koppelspalte b=ld n Bit betragen, Die Bereitstellun einer Speicherkapazität
von 5 Bit pro Koppelspalte erfordert bei z.B. 16 Koppelspalten einen Gesamtspeicherbedarf
von 80 Bit pro Zeitlage; dabei wird in jedem Fall einer der n Koppelpunkte einer
der m Koppelspalten bestätigt, d,h. eine Verbindung hergestellt, Die zusätzliche
Aufgabe, zu keinem
den der Ausgänge eine Verbindung herzustellen,
kann mitlYForhandenen Speicherkapazitäten nicht mehr gelöst werden0 Zur Vermeidung
dieser Schwierigkeit sind zwei 'döglichkeiten bekannt; a) der j-te Eingang wird
nicht beschaltet, d,h,, die j-ten Koppelpunkte aller Spalten sind eingangsseitig
unbeschaltet, Die Information keine Verbindung zum Ausgang k herstellen" wird durch
Adressieren und Betätigen des j-ten -(unbeschalteten) Koppelpunktes der k-ten Koppelspalte
realisiert, Der Nachteil dieser Methode ist der unnötige Aufwand (besonders, wenn
die Koppelvielfache aus Moduln zusammengesetzt sind) für Koppelpunkte, die nicht
ihrem Zweck entsprechend eingesetzt werden0 b) pro Koppelspalte wird ein Zusatzbit
aufgewendet, dessen Wert anzeigt, ob der Koppelpunkt, dessen Adresse gespeichert
ist, betätigt werden soll oder nicht, Diese Methode erfordert einen zusätzlichen
Speicheraufwand, der bei einer 5-Bit-Adresse ca, 20% beträgt.
-
Aufgabe der Erfindung ist es, die Wirtschaftlichkeit der bisher bekannten
Einrichtungen zu verbessern;die erfindungsgemäße Einrichtung löst diese Aufgabe
durch einen Spaltenadressenspeicher, in dem jeweils die Adresse derjenigen Koppelspalte
steht, aus deren Adressenplatz im Konpelpunktadressenspeicher die Zeilenadresse
eines zu betätigenden Koppelpunktes ausgelesen wird, und der außerdem ein Zusatzbit
enthält, dessen Wert die Betätigung eines Koppelpunktes mit der Zeilenadresse 1,,.(n-1)
nicht beeinflußt, dessen Wert aber die Betätigung eines Koppelpunkts mit der Zeilenadresse
n entweder zuläßt (Bitwert 0) oder verhindert (Bitwert L),
Diese
Einrichtung erfordert einen wesentlich geringeren Gesamtspeicheraufwand als bei
der Verwendung eines Zusatzbit pro Koppelspalte, die Speicherersparnis gegenüber
dieser Methode beträgt z,B, bei einem 32 x 16 Koppelvielfach ca. 11,54. Andererseits
werden alle Koppipunkte zur Verbindungsherstellung ausgenutzt, Eine Schaltungsanordnung
einer Einrichtung nach der Erfindung ist dadurch gekennzeichnet, daß der Spaltenadressenspeicher
über eine Anzahl von Bitpaarleitungen zur Übertragung der Spaltenadresse und über
eine Bit leitung zur Übertragung des Zusatzbit mit einem Spaltenadressendecoder
verbunden ist, der den Binärcode in einen 1 aus m-Code umwandelt, und dessen m Ausgänge
mit dem jeweils ersten Eingang von m Steuerschaltungen verbunden sind, deren jeweils
zweiter Eingang mit jeweils einem der m Ausgänge des Koppelpunktadressenspeichers
verbunden ist, wobei die m Ausgänge der Steuerschaltung mit den jeweils ersten Eingängen
der m Eingangspaare des Leitungstreibers verbunden sind dessen jeweils zweite Eingänge
der m Eingangspaare mit den entsprechenden m Ausgängen des Koppelpunktadressenspeichers
über Bitpaarleitungen verbunden sind, und wobei die n Ausgänge des Leitungstreibers
mit den m Eingängen des KonpeQunktadressendecoders verbunden sind, der die Betätigung
des entsprechenden Koppelpunktes veranlaßt.
-
Die Erfindung wird nun anhand der Figuren erläutert, wobei im folgenden
als Beispiel ein 32 x 16 Koppelvielfach gewählt wurde, auf das sich Zahlenanfflaben
beziehen, Es zeigen: Fig. 1 prinzipieller Aufbau eines 32 x 16 Koppelvielfachs,
Fig. 2 Blockschaltbild der erfindunsemßen Schaltungsanordnung, Fig. 3 Schaltungstechnische
Einzelheiten (Auszug aus Fig.2).
-
Fig.1 zeigt das bekannte Prinzip eines Koppelvielfacns mit n=32 Eingängen
E und mit vollkommener Erreichbarkeit der m=16 Ausgänge A, Die Adressen n der zu
betätigenden Koppelpunkte werden gemäß Fig,2 in einem Koppelpunktadressenspeicher
KAS gespeichert, wobei jeder Koppelspalte m entsprechend den 32 Eingängen ein 5
Bit-Speicherplatz zugeordnet ist, der die Adresse n des zu betätigenden Koppelpunktes
in dieser Koppelspalte, und damit die mit der Koppelspalte m zu verbindende Koppelzeile
angibt, Die Schaltungsanordnung nach Fig.2 besteht außerdem aus einem Spaltenadressenspeicher
SAS, dessen vier Bitplätze die Adresse der Koppelspalte angeben, in der ein Koppelpunkt
betätigt werden soll, und dessen fünfter Speicherplatz ein Zusatzbit enthält, dessen
Bitwert angibt, ob in dieser Koppelspalte der n-te Koppelpunkt betätigt werden soll
oder nicht, Die Koppelpunktadresse n innerhalb jeder Koppelspalte (= n-te Koppelzeile)
hat eine doppelte Bedeutung: a) es soll eine Verbindung über den Koppelpunkt mit
dieser Adresse hergestellt werden, oder b) es soll überhaupt keine Verbindung hergestellt
werden, wobei in diesem Fall der Wert des Zusatzbit die Betätigung dieses Koppelpunktes
verhindert, Soll demnach kein Koppelpunkt in einer Spalte betätigt werden, steht
für diese Spalte im Koppelpunktadressenspeicher die Adresse n, Die Information keine
Verbindung zum Ausgang k herstellen wird also durch Adressierung der k-ten Spalte
und des n-ten Koppelpunktes innerhalb dieser Spalte, sowie einen der Binärzustände
des im fünften Speicherplatz gespeicherten Zusatzbit realisiert.
-
Die Speicherausgänge eins bis vier des Spaltenadressenspeichers SAS
sind über vier Bitpaarleitungen Ll, von denen jeweils eine den Zustand 0 und die
andere den Zustand L angibt, mit einem Spaltenadressendecoder SAD verbunden, der
die Spaltenadresse aus dem Binärcode in einen 1 aus m-Code umwandelt, Das Zusatzbit
wird über die Bit leitung LB dem Spaltenadressendecoder SAD zugeführt.
-
Die m Ausgänge des Spaltenadressendecoders SAD führen zu den einen
Eingängen von m Steuerschaltungen S1,.,Sm, deren andere Eingänge mit m Bitpaarleitungen
L21...L2m verbunden sind, die die Koppelpunktadresse vom Koppelpunktadressenspeicher
KAS zu m ersten Eingängen des Leitungstreibers LT übertragen, Die m Steuerausgänge
der m Steuerschaltungen sind mit m zweiten Eingängen des Leitungstreibers LT verbunden
und sperren, falls das Zusatzbit den entsprechenden Wert besitzt, die Weitergabe
der Koppelpunktadresse m und der Spaltenadresse k an den Koppelpunktadressendecoder
KADs der den n-ten Koppelpunkt der k-ten Koppelspalte nicht betätigen kann und auf
diese Weise keine Verbindung zum k-ten Ausgang herstellt.
-
Der Aufbau des Spaltenadressendecoders SAD, der Steuerschaltung S1,..Sm
und des Leitungstreibers LT zeigt Fig.3, wobei nur die zur Koppelspalte 1 gehörigen
Einrichtungen gezeigt werden, alle anderen sind jedoch sinngemäß gleich.
-
Die Bitleitung LB ist mit einem Eingang der NOR-Glieder NOR1 und NOR2
verbunden, die zwischen ein Paar der Biten> Paarleitung(L1 geschaltet sind, Die
im Spaltenadressendecoder SAD durchgeführte 1 aus m Codierung wird durch m NAND-Glieder
NAND1 bis NANDm realisiert, deren Eingänge derart mit den Bitpaarleitungen L1 verbunden
sind, daß jede einer
der m Dezimalzahlen von 0 bis m-1 entsprechende
Bitkombi.nation das entsprechende NAND-Glied aktiviert, dessen Ausgang in diesem
Fall eine 0 anzeigt sofern der Wert des Zusatz--bit, der über die Bitleitung LB
und die NOR-Glieder NOR1 oder NOR2 die NAND-Glieder erreicht, gleich 0 ist. Ist
dieser Wert jedoch gleich L zeigen die Ausgänge der NOR-Glieder NOR1 und NOR2 ein
0-Signal, so daß keines der m NAND-Glieder aktiviert werden kann und an allen Ausgängen
des Spaltenadressendecoders SAD eine 1 ansteht; das Zusatzbit verhindert in diesem
Fall die Aktivierung des von der Spaltenadresse bezeichneten NAND-Gliedes.
-
Die Steuerschaltung S1 besteht aus einem NAND-Glied NAND20, dessen
einer Eingang mit dem ersten Ausgang des Spaltenadressendecoders SAD verbunden ist,
und deren andere Eingänge derart mit den Bitpaarleitungen L21 verbunden sind, daß
die so dargestellte Bitkombination die Adresse n desjenigen Koppelpunktes darstellt,
der wahlweise betätigt werden soll; im Beispiel nach Fig.3 ist dies der 32., der
letzte Koppelpunkt einer Koppelspalte, Der Ausgang des NAND-Gliedes NAND20 ist im
Leitungstreiber LT über die AND-Glieder AND30 und AND31 mit einer der Bitpaarleitungen
L21 verbunden und veranlaßt entweder die Durchschaltung dieses Bit oder sperrt den
Leitungstreiber LT.
-
Die Wirkung des Zusatzbit soll im folgenden kurz zusammengefaßt werden;
im Spaltenadressenspeicher SAS sei die Spalte 1 gespeichert; im Koppelpunktadressenspeicher
KAS wird die Adresse des n-ten Koppelpunktes gelesen.
-
a) Soll eine Verbindung hergestellt werden, - ist der Wert des Zusatzbit
gleich 0
- wird das NAND-Glied NAND1 aktiviert - erhält das NAND-Glied
NAND20 vom NAND-Glied NANDZ eineO - zeigt der Ausgang des NAND-Gliedes NAND20 eine
1 - wird die Koppelpunktadresse über die AND-Glieder AND30 und AND31 vollständig
weitergegeben und durch den Koppelpunktadressendecoder KAD wird der entsprechende
Koppelpunkt betätigt und die Verbindung hergestilt.
-
b) Soll keine Verbindung hergestellt werden, - ist der Wert des Zusatzbit
gleich L - kann das NAND-Glied NAND1 nicht aktiviert werden - erhält das NAND-Glied
NAND20 eine 1 - wird das NAND-Glied NAND20 aktiviert und sein Ausgang zeigt eine
0 - kann ein Adressenteil des n-ten Koppelpunktes die AND-Glieder AND30 und AND31
nicht passieren und der Koppelpunktadressendecoder KAD kann keine Verbindung herstellen.