DE2322156A1

DE2322156A1 - Hybridrechenanordnung

Info

Publication number: DE2322156A1
Application number: DE2322156A
Authority: DE
Inventors: Satoshi Yamauchi
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1972-05-01
Filing date: 1973-05-02
Publication date: 1973-11-08
Also published as: JPS5225217B2; GB1437981A; US3900719A; JPS495236A; FR2183477A5

Description

DR. BERG DIPL. ING. STAPF

P AT E K T A N W X VT K ■ MÜNCHEN «O. MAUKRKIRCHEItSTR. 48

Anwaltsakte 25 828 -2, MaI 1973

Kabushiki Kaisha Ricoh, Tokio / Japan

"Hybr idr e chenanordnung"

Die Erfindung betrifft eine Hybridrechenanordnung, mit welcher eine Multiplikation oder Division elektrisch unter Digital-Analog-Umsetzung durchgeführt werden kann.

Pur Rechner und andere Datenverarbeitungsanlagen werden Analog- und Digitalmultipliziereinrichtungen und -dividiereinrichtungen in großem Umfang verwendet. Bei Analogmultipliziereinrichtungen und -dividiereinrichtungen werden zwei analoge Eingangsgrößen, welche die Operanden, wie etwa Multiplikand und Multiplikator, Dividend und

VII/d - 2 -

309845/0508

ΜΛ43 *3310 TttaornmMi KRGSTAPFPATENT MOndwii TaEXOSMSMIEIOd laywiKh· V«raiMbank MOndiwi 4S3100 PotMMcki MOndMn «3

Divisor, in Signale entsprechend den Logarithmen der beiden Operanden oder Paktoren umgewandelt, so daß das Produkt oder der Quotient durch Addition oder Subtraktion der Logarithmen erhalten werden kann. Das die Summe oder die Differenz zwischen den Logarithmen bildende Ausgangssignal wird in ein den Anti- oder Gegenlogarithmus desselben entsprechendes Signal umgesetzt. Um die Genauigkeit, des Rechenvorgangs zu erhöhen, muß die Stabilität der logarithmischen Multiplizier- und Dividiereinrichtungen verbessert werden. Dadurch werden ihre Schaltungen aber sehr kompliziert. Bei digitalen Multiplizier- und Dividiereinrichtungen ist die Steuerung der Register, Addierer und Subtrahierer außerordentlich kompliziert und die Arbeitsgeschwindigkeit ist verhältnismäßig niedrig.

Durch die Erfindung soll insbesondere eine Hybridrechenanordnung geschaffen werden, welche in Kombination analoge und digitale Rechen- und Steuerschaltungen aufweist. Im besonderen soll eine sehr schnell arbeitende Hybridrechenanordnung geschaffen werden, welche einen einfachen Aufbau und einfache Schaltungen besitzt und welche Rechenvorgänge mit einem höheren Genauigkeitsgrad und mit beträchtlich höherer Verarbeitungsgeschwindigkeit als digitale Rechenanordnungen auszuführen vermag.

309845/0508

Gemäß einem Prinzip der Erfindung ist an eine Konstantspannungsschaltung ein erster Widerstand angeschlossen, welcher wiederum in Reihe mit einem zweiten Widerstand geschaltet ist. Die Konstantspannungsquelle und der erste Widerstand bilden eine Konstantspannungsquelle zur Steuerung eines konstanten durch den zweiten Widerstand fließenden Stroms. An den zweiten Widerstand ist ein dritter Widerstand angeschlossen, welcher wiederum in Reihe mit einem Lastwiderstand geschaltet ist. Die Konstantstromquelle und der zweite Widerstand bilden eine Konstantspannungsschaltung, um einen konstanten Spannungsabfall (das heißt eine konstante Spannung) über dem dritten Widerstand zu schaffen. Die Konstantspannungsquelle und der dritte Widerstand bilden eine Konstantstromquelle, um einen konstanten Strom durch den Lastwiderstand fließen zu lassen. Die Beziehung zwischen der Spannung E₁ an dem ersten Widerstand und der Ausgangsspannung E_n an dem Lastwiderstand ist durch die folgende Beziehung gegeben:

Rp "R_n
^{E E}

0 · R₁-R₃ ^El

wobei R₁, R_, R, und R_Q die Widerstandswerte des ersten, zweiten, dritten bzw. Lastwiderstands sind.

30984S/0S08

Wenn die Widerstandswer^te R und R des zweiten und dritten Widerstands und auch die Spannung E. über dem ersten Widerstand konstant gehalten werden, während die Widerstandswerte R₀ und R₁ in Abhängigkeit von einem Dividenden bzw. einem Divisor geändert werden, wird der Quotient als Ausgangsspannung E„ über dem Lastwiderstand erhalten. Wenn sowohl die Spannung E^ über dem ersten Widerstand als auch die Widerstendswerte R und R, des ersten und dritten Widerstands konstant gehalten werden, wohingegen die Widerstandswerte des zweiten und des Lastwiderstands in Abhängigkeit eines Multiplikanden bzw. eines Multiplikators geändert werden, wird das Produkt als Spannung E_Q über dem Lastwiderstand erhalten. Gemäß der Erfindung werden die Widerstandswerte der Widerstände, welche die konstanten Spannungen und konstanten Ströme der Konstantstrom- und Konstantspannungsquellen bestimmen, in Abhängigkeit von die Operanden, wie etwa Multiplikand, Multiplikator, Dividend und Divisor darstellen, geändert. Zu diesem Zweck werden Digital-Analog-Umsetzer verwendet.

Nachfolgend wird die Erfindung anhand eines bevorzugten Ausführungsbeispxels und unter Bezug auf die beigefügte Zeichnung näher erläutert.

Fig. 1, 2, 3 und 4 zeigen Schaltbilder zur Erläuterung

309845/0508

des Grundprinzips der Erfindung.

Pig. 5-A, 5-B, 5-C und 5-D zeigen Schaltbilder von gemäß der Erfindung verwendeten Digital-Analog-Umsetzern.

Fig. 6 zeigt ein Schaltbild einer Hybridrechenanordnung gemäß der Erfindung.

Fig. 7 zeigt ein Schaltbild, welches zur Erläuterung einer Ausführungsform einer Hybridrechenanordnung gemäß der Erfindung verwendet wird.

Fig. 8 zeigt ein Schaltbild einer anderen Hybridrechenanordnung gemäß der Erfindung.

Nachfolgend wird zunächst das Prinzip der Erfindung unter Bezugnahme auf die Figuren 1 bis 5 erläutert.

Zunächst wird auf Fig. 1 Bezug genommen. Eine erste Konstantspannungsschaltung oder -quelle ist für einen Widerstand R^ vorgesehen und zeigt einen Widerstand R_7D, eine Zenerdiode ZD und einen Transistor Tr₁ auf. Weiter ist eine erste Konstantstromschaltung oder -quelle für einen Widerstand Rp vorgesehen, welche die erste Konstantspannungs schaltung und den Widerstand R. aufweist. In ähnli-

- 6 309845/0508

eher Weise ist eine zweite Konstantspannungsschaltung oder -quelle für einen Widerstand R vorgesehen, welche die Widerstände R_Zr)» R-i und-R_, die Zenerdiode ZD, eine Diode D und die Transistoren Tr und Tr₂ aufweist. Ferner ist eine ardte Konstantstromschaltung für einen Widerstand R vorgesehen, welche die zweite Konstantspannungsschaltung und den Widerstand R aufweist. Die Spannung E_ZD über der Zenerdiode ZD und der Spannungsabfall E_BE1 über der Basis und dem Emitter des Transistors Tr₁ sind konstant, so daß sich der durch den Widerstand R₁ fliessende Strom I. wie folgt ergibt:

I₁ = E₁ZR₁ (1)

wobei E₁ = E_ZD - E_BE1

Die Spannung über dem Widerstand R₂ ergibt sich zu:

E₂ = R₂ZR₁^E₁ (2)

In gleicher Weise ergibt sich der durch den Widerstand R, und den Transistor Tr₂ und den Widerstand R_Q fliessende Strom I₂ zu:

I₂ ϊ E₂ZR₃ (3)

wobei E_BE = E_D

— ¹J «

309845/0508

Die Spannung E_Q über dem Ausgangswiderstand R ergibt sich zur

E₀ = WE₂ (4)

wenn die Gleichung (2) in die Gleichung (4) eingesetzt wird, ergibt sich.:

R₂-R₀
^E0 * -HJTBJ-· ^El (5)

Aus der Gleichung (5) ist ersichtlich,, daß, wenn die Werte der Widerstände Rp und R-, fest sind, wogegen die Werte der Widerstände R₀ und R- entsprechend dem Dividenden X und dem Divisor Y geändert werden, eine Ausgangsspannung E₀ entsprechend dem Quotienten X/Y erhalten werden kann. Wenn die Werte der Widerstände R₁ und R, fest sind, wohingegen die Werte der Widerstände R₂ und R₀ entsprechend dem Multiplikanden X bzw. dem Multiplikator Y geändert werden, entspricht die Ausgangsspannung E_Q dem Produkt X*Y. Die Spannung E₁ (das heißt die Spannung über der Zenerdiode ZD) ist konstant. Ganz allgemein kann jede Kombination der Widerstände R₁, R₂, R-* und R_Q verwendet werden, und die in Fig. 1 gezeigte Schaltung kann zum Wurzelziehen oder Quadrieren verwendet werden, wenn die Werte der Widerstände R₁ - R_Q geeignet gewählt werden.

- 8 309845/0508

Die in Pig. 1 gezeigte Schaltung ist die allgemeinste und grundsätzlichste Schaltung gemäß der Erfindung. Wenn jedoch ein genauerer Ausgang gewünscht wird, kann die Schaltung gemäß Fig. 2 verwendet werden, welche der in Fig. 1 gezeigten Schaltung sehr ähnlich ist. Die Gleichung (5) gilt auch zwischen der Spannung E₁ über der Zenerdiode ZD und der Spannung E_n über dem Ausgangswiderstand Eq der in Fig. 2 gezeigten Schaltung. In die Schaltung gemäß Fig. 2 sind zwei Differenzialverstärker A₁ und Ag eingefügt, deren Verstärkung fast unendlich ist, um ihre Ausgänge zu ihren negativen Anschlüssen über Darlingtonschaltungen Tr. und Tr₁, und Tr und Tr₂t rückzukoppeln. Dadurch kann die Stabilität der Konstantstromschaltungen gegenüber der in Fig. 1 gezeigten Schaltung verbessert werden, und es kann ein Ausgang mit einem höheren Genauigkeitsgrad erhalten werden. Wenn ein dritter Differenzialverstärker A_? mit einer Verstärkung von Eins an den Ausgangswiderstand R_n angeschlossen wird, kann die Ausgangsspannung E_n durch den Verstärker A^ erfaßt werden, ohne daß eine Änderung des durch den Widerstand R_n fliessenden Stroms auftritt.

Fig. 3 zeigt einen Funktionsverstärker von der invertierenden Bauart. Wenn die Verstärkung des Differenzialverstärkers A fast unendlich ist, ist sein Eingangsstrom

- 9 309845/0S08

fast Null, so daß die Beziehung zwischen dem durch den Widerstand R^ fließenden Strom I₁ und dem durch den Widerstand R_Q fließenden Strom I_Q sich ergibt zu:

¹I ^{= 1}O*

Dies bedeutet, daß die in Fig. 3 gezeigte Schaltung als eine KonstantStromspannung oder -quelle für den Lastwiderstand R₀ wirkt. Da die Verstärkung des Verstärkers A fast unendlich ist, ist der Eingangsspannungsfehler Es des Verstärkers A fast Null und die Ausgangsspannung E_ wird die Spannung über dem Lastwiderstand R_Q. Deshalb ist die Beziehung zwischen der Eingangsspannung E₁ und der Ausgangsspannung E_Q gegeben durch:

E₁ (6)

Aus der Gleichung (6) ist ersichtlich, daß, wenn die Widerstandswerte der Widerstände R_Q und R so gewählt sind, daß sie dem Dividenden und dem Divisor entsprechen, die Ausgangsspannung E_Q dem Quozienten entspricht. Das bedeutet, daß die in Fig. 3 gezeigte Schaltung als Dividiereinrichtung wirkt.

In der in Fig. 4 gezeigten Schaltung sind Schaltungen

- 10 309845/0508

von der in Fig. 3 gezeigten Art in Kaskade geschaltet, und die Gleichung (5) gilt auch zwischen den Eingangsund Ausgangsspannungen E. bzw. E_Q. Deshalb wirkt die in Fig. 4 gezeigte Schaltung als Multiplizier- bzw. Dividiereinrichtung, was.von der Kombination der Widerstände R₁, R₂, R, und R₀ abhängt.

Um eine Hybridrechenanordnung aus den oben beschriebenen Schaltungsarten zu bilden, müssen die Werte der Widerstände so verändert werden, daß sie dem Multiplikanden, dem Multiplikator, dem Dividenden und dem Divisor entsprechen, welche in Form digitaler Signale zugeführt werden. Zu diesem Zweck werden Digital-Analog-Umsetzer von den in den Fig. 5-A bis 5-D gezeigten Arten verwendet. In diesen Schaltungen werden Werten zugeordnete Widerstände in Reihe oder parallel zueinander geschaltet, wie dies bereits bekannt ist, und ein Kontakt oder Kontakte über einem Widerstand oder über Widerständen werden geschlossen oder geöffnet, was von den jeweils vorliegenden digitalen Signalen abhängt.

In dem in Fig. 5~A gezeigten Digital-Analog-Umsetzer entsprechen die den Widerständen R₀ - R zugeordneten Werte den aufeinanderfolgenden Potenzwerten von Zwei. Das heißt, sie stellen Werte r, 2r, 4r bzw. 8r dar. Die Schalter S ,

- 11 309845/0508

S₁, Sp und S-. schließen die Widerstände FL· - FL· jeweils kurz bzw. shunten sie. Es soll angenommen werden, daß die dezimale Ziffer "6", welche durch "0110" im reinen Binärcode dargestellt wird, in ein Analogsignal umgesetzt werden soll. Dazu werden die Schalter S₁ und S geöffnet, so daß sie als Gesamtwiderstand Rs ergibt:

Rs = 2r + 4r = 6r

welches der die dezimale Ziffer "6" darstellende Widerstand ist.

In dem in Pig. 5~B gezeigten Digital-Analog-Umsetzer sind Werten zugeordnete Widerstände R_Q, R., Rp und R,, welche die Werte r, r/2, r/4 und r/8 darstellen, zusammen mit den Schaltern S_Q - S, parallel geschaltet. Wenn die Schalter S. und S-. in Abhängigkeit Von einem gegebenen digitalen Signal geschlossen werden, ergibt sich der Gesamtwiderstand Rp zu:

1 _ _2_ _8_ . 10

Rp " r r * r

Die in Fig. 5~B gezeigte Schaltung ist dazu ausgelegt, Multiplikationen und Divisionen aufgrund der Gleichung (5) auszuführen, welche umgeformt werden kann zu:

309845/0508

JL -L

R₁ "R,

- E₁ (7)

R₀

Pig. 5-C zeigt ein Netzwerk mit Werten zugeordneten Widerständen mit Schalttransistoren und Fig. 5~D zeigt ein Netzwerk mit Werten zugeordneten Widerständen mit Feldeffekttransistoren, welche als Schaltelemente arbeiten. Die Betriebsweise der Netzwerke gemäß den Fig. 5-C und 5-D wird nicht näher erläutert, da sie für Fachleute, insbesondere aufgrund der obigen Beschreibung der in Fig. 5-B gezeigten Schaltung ohne weiteres ersichtlich ist.

Nachfolgend wird die in Fig. 6 gezeigte Hybridrechenanordnung gemäß der Erfindung beschrieben, welche die in Pig· 3 gezeigte Schaltung und den in Fig. 5-A gezeigten Digital-Analog-Umsetzer aufweist. Die Widerstände R₁ und R₀ sind so gezeigt, daß sie ein Netzwerk von Werten zugeordneten Widerständen von der in Fig. 5-A gezeigten Art aufweisen. Wie weiter oben beschrieben wurde, wird ein Dividend durch den Viert des Widerstands R_Q dargestellt, wohingegen ein Divisor durch den Wert des Widerstands R₁ wMergegeben wird, um die Division aufgrund der Gleichung (6) auszuführen. Um z.B. den Quotienten 3/6 zu er-

- 13 309845/0508

halten, werden die Schalter S und S_n- geöffnet, und zwar in Abhängigkeit von dem binär codierten Signal "0011", welches die dezimale Ziffer "3" wiedergibt, wohingegen die Schalter S.p und S.^ in Abhängigkeit von dem Binärsignal "0110" geöffnet werden, das die dezimale Ziffer "6" wiedergibt. Es gilt deshalb R_n = 3r_n und R₁ = 6r . Aufgrund der Gleichung (6) wird die Ausgangsspannung E_n:

E_n = 2~P_ E₁
0 rl

Da r_n, γ. und E₁ alle Konstanten sind, ist die Ausgangsspannung E_n proportional zu "3/6".

Nachfolgend wird ein AnwendungsbeispM. einer Hybridrechenanordnung gemäß der Erfindung in Verbindung mit einer Lehrmaschine von der Bauart beschrieben, welche automatisch die Antworten der Schüler für eine gegebene Frage zu analysieren vermag und die analysierten Daten aufzuzeichnen vermag. Jeder Schüler wählt eine aus einer Mehrzahl vorgegebener Antworten für eine gegebene Frage, und die Anzahl der Schüler, welche jeweils eine einer Mehrzahl von Antworten gewählt hat, wird aufgezeichnet. In diesem Fall ist es vorteilhaft, wenn das Verhältnis der Zahl der Schüler, welche eine von einer Mehrzahl von Ant-

- 14 309845/0508

worten gewählt hat, zur Gesamtzahl der Schüler ebenfalls angezeigt und. aufgezeichnet wird. Dies kann durch eine Schaltung, wie sie in Fig. 7 gezeigt ist, erreicht werden.

Die in Fig. 7 gezeigte Schaltung entspricht im wesentlichen der in Fig. 2 gezeigten Schaltung, wobei für die Bezeichnung entsprechender Bauteile gleiche Bezugsziffern verwendet sind. Eine Konstant stromquelle 10 weist die Zenerdiode ZD und den Differenzialverstärker A., wie in Fig. 2 gezeigt, auf. Es kann aber auch irgend eine andere herkömmliche Konstantstromquelle verwendet werden. Der Innenwiderstand der Konstantstromquelle 10 entspricht dem Widerstandswert des Widerstands R₁ in Fig. 2. Eine erste Recheneinrichtung mit der Konstantstromquelle 10 und den Widerständen Rp, R-Z_-1 und R₀_-i führt die folgende Division aus: (Zahl der Schüler, welche eine erste Antwort ausgewählt haben / Gesamtzahl der Schüler). Der Ausgang des Differenzialverstärkers A₂ der ersten Hybridrechenanordnung wird über eine Signalleitung 1 auf den Eingang einer zweiten Recheneinrichtung mit dem Widerstand R₂, der Konstantstromquelle 10 und den Widerständen R, ₂ und Rq_₂ geführt. Um die Division entsprechend der Gleichung (7) auszuführen, wird die Gesamtzahl der Schüler, das heißt ein Divisor, durch R₂ dargestellt, wohin-

- 15 309845/0508

gegen die Zahl der Schüler,velche die bestimmte Antwort gewählt hat, das heißt der Dividend, durch die Widerstände R-z..-ι» bzw. FU_2 ^{und so} weiter dargestellt wird. Demzufolge entspricht die Spannung über jedem der Widerstände ^R0-l * ^R -2 ^{und s0 we}^^ter °der ^der Strom, welcher durch jeden der Widerstände Rq_-1J ^Ro-2 ^{und so we}^-^ter fließt, die Zahl der Schüler, welche eine bestimmte Antwort gewählt haben / Gesamtzahl der Schüler. Um die Genauigkeit zu verbessern, kann der Ausgang der ersten Rechenschaltung durch den Punktionsverstärker A^, erhalten werden, oder anstelle des Widerstands R_Q_₂ wird ein Amperemeter eingefügt, so daß der Lehrer direkt das Verhältnis ablesen kann. In der in Fig. 7 gezeigten Schaltung ist ein Digital-Analog-Umsetzer von der in Fig. 5~B gezeigten Bauart ν erwendet.

Die in Fig. 8 gezeigte Hybridrechenanordnung liefert das Ergebnis einer Division oder Multiplikation in Form eines digitalen Ausgangs und ist auf der in Fig. 3 gezeigten Schaltung aufgebaut. Demzufolge weist die Schaltung den Differenzialverstärker A und die Widerstände PL und R_Q auf, welche entsprechend der Darstellung in der Zeichnung ein Netzwerk mit Werten zugeordneten Widerständen aufweist, welches im wesentlichen der Dividiereinrichtung gemäß Fig. 3 entspricht. Die Netzwerke R^ und R_Q mit Werten zugeord-

- 16 309845/0508

neten Widerständen sind ähnlich der in Pig 5-C gezeigten Schaltung einschließlich der Schalttransistoren Tr₁ und Tr₀. Der Schalt- und Sperrbetrieb des Transistors Tr^ ist in Abhängigkeit von einem Register 11 gesteuert, wohingegen der Schalt- und Sperrvorgang des Schalttransistors Tr₀ in Abhängigkeit von dem Ausgang eines Registers 12 gesteuert wird. Zusätzlich zu den oben genannten Bauteilen weist die Hybridrechenanordnung gemäß Pig. 8 ein Register 13, einen Spannungsvergleicher 14 und einen Allzweck-Analog-Digital-Umsetzer mit einem Flip-Flop 15» einem Netzwerk Rp mit Werten zugeordneten Widerständen und dem Differenzialverstärker Ap auf. Die Register 11 und 13 wirken als ein Zähler, und das Flip-Flop 15 wird in Abhängigkeit von dem reinen Eingang gesetzt und in Abhängigkeit von dem Ausgang des Vergleichers 14 zurückgesetzt.

Nachfolgend wird die Ausführung einer Division beschrieben. Das Flip-Flop 15 wird in Abhängigkeit von dem reinen oder Löscheingang gesetzt, bevor die Rechenanordnung zu arbeiten beginnt. Die-die Ziffern A und B darstellenden digitalen Signale werden in den Registern 11 bzw. 12 gespeichert, und die den Quotienten A/B darstellende Analogspannung wird von dem Differenzialverstärker A₁ erhalten und auf einen Eingangsanschluß des Vergleichers 14 geführt. Da das Flip-Flop 15 gesetzt ist, werden durch ein Tor 6

- 17 309845/0508

zum Register 13 Taktsignale übertragen, wobei das Register 13 in diesem Fall als ein Zähler wirkt. In Abhängigkeit von dem Ausgang des Registers 13 werden die Transistoren Tr- an- und abgeschaltet, so daß die den Inhalt des Registers 13 wiedergebende Analogspannung von dem Differenzialverstärker Ap erhalten und auf den anderen Eingangsanschluß des Vergleichers 14 geführt wird. Wenn der Inhalt in den Register 13 verschoben wird, so daß der Ausgang des Differenzialverstärkers A₂ mit denjenigen des Verstärkers A₁ in Koinzidenz ist, wird von dem Vergleicher 14 ein Koinzidenzsignal erhalten und auf das Flip-Flop 15 geführt, so daß dieses zurückgesetzt wird. Als Ergebnis wird das Tor G geschlossen, so daß die übertragung der Taktsignale auf das Register 13 unterbrochen wird. In diesem Fall stellt der Inhalt des Registers 13 den Quotienten A/B dar.

Nachfolgend wird ein Multiplikationsvorgang beschrieben. Ein Multiplikand wird in das Register 12 eingegeben, wohingegen ein Multiplikator in das Register 13 eingegeben wird. Das Register 11, welches nunmehr als Zähler wirkt, schaltet in Abhängigkeit von den Taktsignalen weiter. Wenn die Ausgangsspannung des Verstärkers A. in Koinzidenz mit derjenigen des Verstärkers Ap ist, wird die übertragung der Taktimpulse zum Register 11 unterbrochen (die Schaltung für diesen Zweck ist nicht gezeigt). Der Inhalt des Regi-

- 18 309845/0508

sters Ii bildet das Produkt B«C.

Die Erfindung schafft also eine Hybridrechenanordnung, in welcher eine Last an eine Konstantstrom- oder Konstantspannungsquelle angeschlossen ist. Die Widerstände der Last und ein Widerstand, welcher den konstanten Strom oder die konstante Spannung der Konstantstrom- oder Konstantspannungsquelle bestimmt, werden in Abhängigkeit von den die dezimalen Ziffern wiedergebenden codierten Signale verändert. Das Ergebnis der Multiplikation oder Division der beiden dezimalen Ziffern oder Operanden kann als Spannung über dem Lastwiderstand oder als durch den Lastwiderstand fließender Strom erhalten werden.

- 19 Patentansprüche:

309845/0508

Claims

Patentansprüche :

fly Hybridrechenanordnung, dadurch gekennzeichnet,

(a) daß eine Konstantstromquelle vorgesehen ist,

(b) daß ein erster Widerstand zur Bestimmung der Größe des durch die Konstantstromquelle fließenden Stroms vorgesehen ist,

(c) daß ein zweiter an die Konstantstromquelle angeschlossener Widerstand vorgesehen ist und

(d) daß jeder der ersten und zweiten Widerstände einen Digital-Analog-Umsetzer zum umsetzen des digitalen Eingangs in einen den digitalen Eingang entsprechenden Widerstandswert aufweist, daß die Witerstandswerte der ersten und zweiten Widerstände jeweils in Abhängigkeit von den die Operanden bildenden digitalen Signalen verändert werden, und daß das Ergebnis des Rechenvorgangs als Spannung über dem zweiten Widerstand erhalten wird,
2. Hybridrechenanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Konstantstrom„quelle durch eine Konstantspannungsquelle erwirkt ist, daß der erste Widerstand eine konstante Spannung bestimmt, welche von der Konstantspannungsquelle erhalten wird, und daß das Ergebnis des Rechenvorgangs als ein durch den zweiten Widerstand fließender Strom erhalten wird.

- 20 -

309845/0508
3. Hybridrechenanordnung, insbesondere nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

(a) eine erste Schaltung mit ersten und zweiten Widerständen, die in Reihe geschaltet sind, vorgesehen ist,

(b) daß eine zweite Schaltung mit dritten und vierten Widerständen, die in Reihe geschaltet sind, vorgesehen ist,

(c) daß Einrichtungen vorgesehen sind, um die ersten und zweiten Schaltungen parallel, zu einer Energiequelle zu schalten,

(d) daß Einrichtungen vorgesehen sind, welche den ersten Widerstand enthalten und als eine Konstantstromschaltung zur Steuerung eines konstanten durch den zweiten Widerstand fließenden Stroms wirken,

(e) daß Einrichtungen vorgesehen sind, welche den zweiten Widerstand und die Konstantstromschaltung aufweisen und als eine Konstantspannungsschaltung zur Steuerung einer konstanten Spannung über dem dritten Widerstand wirken, und

(f) daß jedes gewünschte Paar der ersten, zweiten, dritten und vierten Widerstände einen Digital-Analog-Umsetzer zum Umsetzen des digitalen Signals in einen Widerstandswert aufweist, wobei die digitalen Eingänge, welche die

- 21 -

309845/0503

Operanden darstellen, jeweils den Digital-Analog-Umsetzern zugeführt werden.
4. Hybridrechenanordnung nach Anspruch 3> dadurch gekennzeichnet, daß das Ergebnis des Rechenvorgangs für
zwei Operanden als durch die erste Schaltung fließender Strom erhalten wird.
5. Hybridrechenanordnung nach Anspruch 3» dadurch gekennzeichnet, daß das Rechenergebnis von zwei Operanden als Spannung über dem vierten Widerstand erhalten wird.

309845/0508

Leerseite