DE2319095A1 - Schaltunggsanordnung zur auswertung von mit hoher geschwindigkeit uebertragenen pcm-signalen - Google Patents

Description

Dipl.-Phys. Leo Thul

Stuttgart

J.N. Pillot 2-1

INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

Schaltungsanordnung zur Auswertung von mit hoher Geschwindigkeit übertragenen PCM-Signalen,

PCM-Signale werden entweder als NRZ (keine Rückkehr auf Null) Signale oder mit abwechselnder Polarität übertragen. Bei diesen beiden Verfahren ist der mittlere Pegel der übertragenen Signale angenähert Null und die beiden Probleme, die gelöst werden müssen, um eine genaue Peststellung des Wertes des empfangenen Bits zu ermöglichen, sind folgende:

- es muß eine ausreichende Zeit zur Verfügung gestellt werden, um die Entscheidung für das Bit durchführen zu können und

- es muß der Schwellwert festgelegt werden, der die Grenze -zwischen den beiden möglichen Werten eines Bit bildet.

Bei einer PCM-Übertragung mit hoher Geschwindigkeit (z.B. 10 Megabaud) ist die Dauer t eines Bits (100 ns) zu kurz, um eine korrekte Bitentscheidung durchzuführen, in dem die Amplitude des Eingangssignals mit einer Schwellwertspannung verglichen wird,

11.4,1973
Ti/Mr

309845/085B

J.N. Pillot 2-1

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungs-· anordnung zur Auswertung von mit hoher Geschwindigkeit übertragenen PCM-Signalen zu schaffen, mit der eine sichere Auswertung gewährleistet ist. Dies wird erfindungsgemäß dadurch erreicht, daß die ankommenden PCM-Signale an eine erste Verteilerschaltung angelegt werden, die im Takt der PCM-Signale weitergeschaltet wird, daß an die Ver-Teilerschaltung η Auswertekreise angeschlossen sind, daß in jedem der Auswertekreise ein PCM-Signal während der nfachen Dauer des Signales ausgewertet wird und daß die Auswerteergebnisse über eine zweiter Verteierschaltung wieder zusammengefaßt werden. Es ergibt sich dadurch der Vorteil, daß als Verteilerschaltungen Kreise vorgesehen werden können, die leicht mit hohen Geschwindigkeiten arbeiten und daß für die Auswertung der einzelnen Bit eine ausreichende Zeit zur Verfügung steht,

Andere Weiterbildungen der Erfindung sind den Unteränsprüchen zu entnehmen.

Die Erfindung wird nun anhand der in den beiliegenden Zeichnungen dargestellten Ausführungsbeispiele näher erläutert. Es zeigen:

Fig. 1 das Schaltbild eines Peststellkreises für PCM-Signale gemäß der Erfindung,

Pig, 2a bis k Signaldiagramme zur Erläuterung der Arbeitsweise der Peststelleinrichtung, wenn NRZ Signale empfangen werden,

Pig, 3a bis c Diagramme von NRZ und bipolaren Signalen

30 9845/0855

J.N.Pillot 2-1

Fig. 4 die Schaltung des Kreises für einen Kanal

Fig. 5 den logischen Vergleicher für bipolare Signale und

Fig. 6a bis 6f Signaldiagramme zur Erläuterung der Arbeitsweise der Feststelleinrichtung, wenn bipolare Signale empfangen werden.

Die in Fig.l dargestellte Feststelleinrichtung, mit der Signale verarbeitet werden, die mit großer Geschwindigkeit übertragen werden, enthält einen Eingang A, an den diese Signale angelegt werden, und einen Ausgang B, der in Amplitude und Zeit regenerierte Signale abgibt. Diese Verarbeitung der Signale wird gesteuert durch Signale, die von dem Taktgeber CU abgegeben werden, Dieser Taktgeber enthält: -

- den Regenerierkreis, der die Signale A empfängt und der Zeitlagensignale mit einer Periode t abgibt, wie sie in Fig.2a dargestellt sind. Im Ausführungsbeispiel besteht dieser Kreis aus einer Phasenrückkopplungsschleife mit einem Phasendetektor PD und einem Oszillator G mit veränderlicher Frequenz,

- den Kanalzeitzähler KA, der im Ausführungsbeispiel ein Ringzähler mit η Ausgängen ist und nacheinander fortlaufend Kanalzeitsignale Al, A2... An abgibt, In Fig.2b bis e sind diese Signale für den Fall dargestellt, daß η = 4 1st,

- den logischen Kreis LC, der die Signale M und Al bis An empfängt und Signale Dl, D2.,.Dn abgibt. So gilt z.B. Dl= M.Al(das Zeichen "."symbolisiert die logische Funktion UND). In Fig.2h und k sind die Signale D3 und D4 für n=4 dargestellt.

309845/08S5 -/-

J,N.,Pillot 2-.1

Die Eingangssignale A mit der Augenblicksaraplitude vs werden gleichzeitig über den Kondensator CO und den Widerstand Rl an den Transistor TO angelegt. Dieser Transistor ist so als Stromgenerator geschaltet, daß er einen Kollektorstrom mit der Augenblicksamplitude Io+is abgibt (Io ist der über den Widerstand R2 fließende Konstantstrom und is=vs/Rl).

Da für die übertragung ein Modulationsverfahren verwendet wird, bei dem der Mittelwert der übertragenen Signale Null ist, ist auch der Mittelwert"des Kollektorstromes gleich Io.

In Fig.3a ist eine zu übertragende Binärzahl dargestellt und in den Pig,3b und c sind die zwei Modulationsverfahren dargestellt, die die gewünschten Eigenschaften haben, nämlich der NR7 Code mit zwei Pegeln .( + is und -is; Pig,3b) und das Verfahren mit wechselnder Polarität und drei Pegeln (+is, 0 und -is; Pig_t3c)_s wobei dem Signal 1 abwechselnd der Pegel + oder -is zugeordnet ist»

Der durch die Amplitude des Eingangssignals modulierte· Kollektorstrom des Transistors TO wird, gesteuert durch ■ die Signale Al, A2,,,An, zu einem der η Signalverarbeitungskanäle geleitet. Man hat dadurch für jedes Eingangssignal, das eine Bitzeit der Dauer t besetzt, eine gesamte Verarbeitungszeit von η mal t. Am Ende der Verarbeitung werden die auf den_η Kanälen auftretenden Signale dur,ch Signale Dl, D2,..Dn abgetastet und die in Amplitude und Zeit regenerierten Signale erscheinen in zeitlicher Folge am Ausgang B,

In Fig.1 ist n=4 gewählt. Die vier für die Verarbeitung von Signalen, die nach dem NRZ Verfahren übertragen werden,

309845/0855

J.N.Pillot 2-1

vorgesehenen Kanäle enthalten:

- den Verteiler DB mit den Transistoren Tl,,,T4, Diese Transistoren bilden in Verbindung mit dem Transistor TO einen emittergekoppelten Kreis, Die Transistoren werden durch die Signale Al bis A4 gesteuert und stellen die Verteilung des Stromes Io+is auf die Ausgänge Pl bis F4 sicher,

- den Block GU mit Stromgeneratoren, der die Generatoren Gl bis G4 enthält, die von den Leitungen Pl bis P4 einen Konstantstrom Id ziehen,

- die Speicherkondensatoren Cl bis C4, die mit den Leitungen Pl bis F¹J verbunden,

- die Spannungsbegrenzungskreise CLl bis CLh_t die ebenfalls mit den Leitungen Pl bis P4 verbunden sind,

- den Block ZD, der die Null-Detektoren ZDl bis ZD4 enthält,

- den Block PP, der die Kippschaltungen PPI bis PP4 vom

Typ JK enthält. Diese Kippschaltungen werden durch Signale gesteuert, die an ihre Steuereingänge ,S (Steuerung in den Zustand 1) und C (Steuerung in den Zustand O) angelegt werden. Der an dem Eingang S jeder Kippschaltung dargestellte Kreis symbolisiert eine Inverterschaltung,

- den Block PaU der Auswahltorschaltungen mit den UND-Torschaltungen Pal bis Pa4 und

- die Ausgangs-ODER-Schaltung PaO,

309845/086S

J.N.PiIlQt 2-1 ^:

Anhand der Pig.4 wird jetzt die Arbeitsweise der Einrichtungen eines Kanales, z.B. des Kanales 1 beschrieben, der durch das Signal Al ausgewählt ist.

Wie schon oben erläutert wurde ₉ wird von Tl ein Strom Io+is abgegeben und von Gl ein Strom Id aufgenommen. Daraus ergibt sich, wenn man den Kreis CLl nicht beachtet, daß der Ladestrom des Kondensators Cl den folgenden Wert hat:

Ic=Io+is-Id (1).

Wenn der Strom is konstant wäre₈ würde sich der Kondensator Cl während der Zeit des Anliegens des Signales Al linear aufladen, wie es in Fig,2f mit einer Steigung Ic/C dargestellt ist. In der Praxis haben die empfangenen Signale jedoch keine steilen Planken, so daß die Spannung am Kondensator am Ende der Zeit t nicht der Amplitude sondern der Energie des Signales proportional ist. Am Ende des Signales Al wird der Transistor Tl gesperrt und der Kondensator Cl wird durch einen Konstantstrom Id entladen, so daß die Spannung am Kondensator linear mit einer Steigung -Id/C abnimmt.

In dem Spannungsbegrenzerkreis CLl ist der Transistor TlI gesättigt, wenn die Spannung VCl über den Anschlüssen des Kondensators Cl niedriger als das Erdpotential ist. Der Transistor hält diese Spannung auf einem Wert u, die der Kollektor-Emitter Sättigungsspannung des Transistors TIl entspricht. Wenn die Spannung VCl infolge des Auftretens des Stromes is ansteigt,geht der Transistor in umgekehrte Arbeitsweise über und die Gleichung (1) wird gültig.

Während der Zeit des inversen Arbeitens des Transistors Tl wird' ein Strom id vom Kondensator abgenommen, so daß beim

309845708S5

2313095

J.N.Pillot 2-1

Fehlen des Kreises CLl das Potential VCl gegen -12V geht.

Die Spannung über dem Kondensator Cl wird ständig durch^/ den Null-Detektor CDI geprüft, dessen in Pig,2g dargestellten Ausgangssignal El während des Zeitintervalles vorhanden ist, das die beiden Null-Durchgänge der Spannung VCl trennt. Die Anstiegszeit und die Abfallzeit dieses Signales sind um t* und ti" gegenüber den Null-Durchgängen verzögert, bedingt durch die Ansprechzeit des Null-Detektors.

Der Ausgang des Detektors ZDl ist mit dem Eingang S der Kippschaltung FPl verbunden, deren Eingang C das Signal DT erhält (das Signal D3 ist in Pig,2h-dargestellt), Diese Kippschaltung ist z.B. ein integrierter TTL Schaltkreis, der gemäß der nachfolgenden Tabelle 1 arbeitet. Für diese Tabelle gilt:

- das hohe Niveau (+5V) und das niedrige Niveau (OV) des logischen PTL Steines sind mit H bzw, L bezeichnet,

- El und D3 sind die in den Fig,2g und 2h dargestellten Signale,

- El und Dl sind Komplementär signale, die den Eingängen S und C zur Zeit tm angelegt werden,

- die Spalte Qm+1 gibt den Zustand des Ausganges Q der Kippschaltung zur Zeit tm+1 an.

In der Tabelle 1 wird das Niveau des Signales am Ausgang Q als Funktion der Niveaus der Signale El und D3 angegeben.

309845/08SS

J.N.Pillot 2-1

Tabelle 1 : Niveaus am Ausgang-Q von PPI

	D3	tm	D3	tm +	1	-
El	L	ET	H	Qm' +	1
H	H	L	L	H
L	H	H	- L	L
H	L	L	H	H
L	H	Qm

Nach dieser Tabelle und mit den Pig,2g und 2h kann man die folgenden- Regeln für das Niveau am Ausgang' Q von PPI angeben:

- wenn das Ende des Signales El während des Vorliegens des Signales D3 auftritt, ist der Ausgang Q der Kippschaltung während der folgenden Kanalzeit auf dem Niveau L (Fig,2j),

- wenn das Ende des Signales El-nach dem Signal D3 auftritt, ist der Ausgang Q während der folgenden Kanalzeit auf dem Niveau H (Fig.2i).

Die Verbindung vom Detektor ZDl mit der Kippschaltung PPI ermöglicht es, eine zeitliche Schwelle zu bilden, um eine Bitentscheidung treffen zu können, d.h., um zwischen den beiden möglichen Werten (O oder 1) für die Bits zu unterscheiden. Der Wert dieser Schwelle ist durch die relativen Werte der Ströme Io und Id und durch den Wert des Widerstandes Rl festgelegt. ' .

Beim Empfang von mit NRZ Modulation übertragenen Signalen ist der Mittelwert dieser Signale is=0 und man .wählt z.B.diesen Wert als Unterscheidungsschwelle zwischen den Ziffern 0 und

30984570856

Für diesen Wert lädt sich der Kondensator Cl während einer Zeit t (ansteigender Teil der Sägezahnspannung a in Fig.2f) mit einem Strom Ic=Io-Id, Nach dem Ende dieser Zeit entlädt sich der Kondensator Cl während einer Zeit, die zu (n-2),t gewählt ist, mit einem Strom Id₁ wenn man den allgemeinen Fall betrachtet, in dem η einen beliebigen Wert größer als 2 einnehmen kann. Anhand der Fig,2f kann die Genauigkeit dieser Gleichung überprüft werden, denn die Figur zeigt, daß für n=4 die Entladung (absteigender Teil der Sägezahnspannung a) zur Zeit to beendet ist, d,h, am Ende der vorletzten Kanalzeit,

Man erhält dann: Io/Id=l+n-2 oder für η=4:Io/Id=3,

Der Spitzenwert des Stromes is ist durch den Wert des Widerstandes Rl bestimmt. Der Wert für Rl wird so gewählt, daß für die Modulationsspitzen, die den Extremwerten -ism

entsprechen»
der empfangenen Signale mie Entladezeit zwischen den Zeiten ta und tb (Fig,20 liegt, die ein Zeitintervall von - 1/2Γ Kanalzeiten auf beiden Seiten der Zeit to festlegen.

Wie schon oben erläutert wurde, ist der Ausgang Q der Kippschaltung FFl nach der Zeit tb in Abhängigkeit davon, ob die Entladung in dem Zeitintervall ta bis to (Feststellung einer O, Sägezahnspannung e) oder im Zeitintervall to-tb (Feststellung einer 1, Sägezahnspannung b) beendet ist, auf dem Niveau H bzw, dem Niveau L, Das Intervall ta-to entspricht dem Signal D3 (Fig,2h),

Dieses Niveau wird durch die Torschaltung Pal abgetastet, die durch das Signal D4 (Fig.2k) gesteuert wird, Dieses abgetastete Signal wird dann an die ODER-Schaltung PaO angelegt, -

30 98A6708SS

J.N.Pillot 2-1 . . '·', -:.'■' ":

Am Ausgang B dieser ODER-Schaltung erhält man dann Impulse mit halber Dauer, die den Ziffern 1 entsprechen.

Für die Verarbeitung von Signalen, die in bipolarer Form (oder als Signale mit wechselnder Polarität, siehe Fig,3c). übertragen werden,_r wird der gleiche Stromkreis wie in Fig.l verwendet. Es werden-lediglich die Blöcke FF und PaU durch einen Block FG ersetzt, von dem in Fig.5 die Schaltungen dargestellt sind, die für die Verarbeitung des Kanales 1, der durch das Signal Al ausgewählt wird, notwendig sind. Diese Schaltung enthält die Inverter Il bis 13, die Kippschaltungen FFl und FF¹I vom Typ JK und die exklusive ODER-Schaltung PbI. Die Kippschaltung FFl ist genauso wie die Kippschaltung FFl in Fig.l angeschlossen während die Verbindungen für die Kippschaltung FF'l vertauscht sind, d.h., daß das Signal ET an den Eingang C angelegt wird und das Taktsignal D^f3 an den Eingang S,' Das in Fig.6b dargestellte Signal D¹3 erhält man durch Verzögerung des Signales D3 (Fig,6a) um eine Dauer (tc-to).

In den Fig,6c, 6d, 6e ist das Ende des Signales El für die drei möglichen Niveaus bei der übertragung mit wechselnder Polarität dargestellt, nämlich das Niveau O, das Niveau 1 ■(-) und das Niveau 1 ( + ),

Es ist ,weiterhin notwendig, daß der Wert des. Verhältnisses Ιο/Id derart geändert wird, daß die theoretische Position für das Ende des Signales El für eine Ziffer 0 in die Mitte der Zeitzone (tö-to)=£ fällt,

Die Arbeitsweise der Anordnung folgt denselben Regeln, die schon anhand der Tabelle 1 erläutert wurden. Es ist dabei jedoch zu beachten, daß diese Regeln für die Kippscaltung FF¹I invertiert sind. In der nachfolgenden Tabelle 2 sind

309845/0856

J.N.Pillot 2-1

die Spannungsniveaus am Ausgang der exklusiven ODER-Schaltung PbI zusammengestellt.

Tabelle 2: Spannungsniveaus im Schaltkreis PG

Niveau des	Spannungs-Niveaus	an Q1I	Ausgang PbI
signales	an Ql	H L H	H H L
K-) K+) O	L H H

Man hat also in Abhängigkeit davon, ob die empfangene Ziffer den Wert 1 oder O hat, am Ausgang B ein Niveau H oder L. Üb verzögerten Signale D.'l bis D ¹^ können auf die verschiedenste Art erzeugt werden. Der Wert (tc-tO) muß jedoch so gewählt werden, daß die Zone für die Feststellung einer Ziffer O groß genug ist, damit nicht Storspannungen mit niedriger Amplitude als Ziffern 1 ausgewertet werden können.

In Fig.5 wird diese Verzögerung durch eine Serienschaltung zweier Inverter 12 und 13 erzeugt. Mit 2TTL Invertern erhält man eine Verzögerung von l4ns, die gut zu einer Kanalzeit t=100ns paßt. Die Verzögerung kann auch durch eine Verzögerungsleitung erzeugt werden oder man verwendet Taktsignale, die in Phasenquadratur zu den Signalen Dl bis D4 sind.

309846/0858

Claims (2)

1. J.N.Pillot 2-1
   Patentansprüche

   \ Schaltungsanordnung zur Auswertung von mit hoher Geschwindigkeit übertragenen PCM-Signalen, dadurch gekennzeichnet, daß die ankommenden PCM-Signale an eine erste Verteilerschaltung (DB) angelegt werden, die im Takt der PCM-Signale weitergeschaltet wird, daß an die Verteilerschaltung η Auswertekreise (Cn, Zdn, FPn) angeschlossen sind, daß in jedem der Auswertekreise ein PCM-Signal während der η-fachen Dauer des Signales ausgewertet wird und daß die Auswertungsergebnisse über eine zweite Verteilerschaltung (PaU) wieder zusammengefaßt werden.
2. 2.Schaltungsanordnung nach Anspruch l_t dadurch gekenn- ' zeichnet, daß in jedem Auswertekreis ein Speicherkondensator (Cn) vorgesehen ist, der während der Durchschaltung in der ersten Verteilerschaltung"(DB) auf den Augenblickswert des anliegenden Signales aufgeladen und dann durch einen konstanten Strom entladen wird, daß zu einer vorgegebenen Zeit eine bistabile Kippschaltung (PPn) entsprechend der dann bestehenden Spannung über, dem Kondensator (Cn) gekippt wird und daß die Stellung der Kippschaltung durch die zweite Verteilerschaltung (PaU) abgetastet wird,

   i. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß bei durch wechselnde Polarität übertragenen PCM-Signalen zwei bistabile Kippschaltungen (PFl, FF¹I; Fig.5) vorgesehen sind, die zu unterschiedlichen Zeiten (ÜT, D ¹J) gesteuert werden und daß die Stellungen beider Kippschaltungen über eine logische Schaltung (PbI) zusammengefaßt werden. ~

   09845/08SS

   Leerseite