DE2314733A1 - Verfahren und schaltungsanordnung zur warteschlangenbildung - Google Patents

Verfahren und schaltungsanordnung zur warteschlangenbildung

Info

Publication number
DE2314733A1
DE2314733A1 DE19732314733 DE2314733A DE2314733A1 DE 2314733 A1 DE2314733 A1 DE 2314733A1 DE 19732314733 DE19732314733 DE 19732314733 DE 2314733 A DE2314733 A DE 2314733A DE 2314733 A1 DE2314733 A1 DE 2314733A1
Authority
DE
Germany
Prior art keywords
register
channel
address
control word
algorithm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732314733
Other languages
German (de)
English (en)
Inventor
Wayne Waldo Blackwell
John Joseph O'connell
Edwin Bruce Pierce
John Edward Shabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2314733A1 publication Critical patent/DE2314733A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Communication Control (AREA)
DE19732314733 1972-06-30 1973-03-24 Verfahren und schaltungsanordnung zur warteschlangenbildung Pending DE2314733A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US26775472A 1972-06-30 1972-06-30

Publications (1)

Publication Number Publication Date
DE2314733A1 true DE2314733A1 (de) 1974-01-10

Family

ID=23020007

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732314733 Pending DE2314733A1 (de) 1972-06-30 1973-03-24 Verfahren und schaltungsanordnung zur warteschlangenbildung

Country Status (3)

Country Link
JP (1) JPS4938530A (ja)
DE (1) DE2314733A1 (ja)
FR (1) FR2191773A5 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519538A (en) * 1974-07-15 1976-01-26 Hitachi Ltd Maruchi akusesuyo nyushutsuryokukanrisochi
JPS5121449A (en) * 1974-08-16 1976-02-20 Hitachi Ltd Kiokusochino maruchiseigyohoshiki
JPS5837578B2 (ja) * 1975-11-07 1983-08-17 株式会社日立製作所 チヤネルソウチ
JPS5263624A (en) * 1975-11-20 1977-05-26 Matsushita Electric Ind Co Ltd Input controller
US4224667A (en) * 1978-10-23 1980-09-23 International Business Machines Corporation Command queuing for I/O adapters
JPS60238959A (ja) * 1984-05-11 1985-11-27 Nec Corp 入出力装置起動方式

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933534A (ja) * 1972-07-26 1974-03-28

Also Published As

Publication number Publication date
FR2191773A5 (ja) 1974-02-01
JPS4938530A (ja) 1974-04-10

Similar Documents

Publication Publication Date Title
DE69029892T2 (de) Datendarstellung und Protokoll
DE2230830C2 (de) Datenverarbeitungsanlage
DE2829550C2 (ja)
DE2854397A1 (de) Pufferspeichereinheit fuer ein datenverarbeitungssystem
DE2806045A1 (de) Dv-system mit pufferspeicher
DE2755952C2 (ja)
DE2750721A1 (de) Ein/ausgabe-system
DE2755897A1 (de) Ein/ausgabe-system
DE2806024A1 (de) Speichersystem mit fehlerfeststell- und korrekturmoeglichkeit
DE1094496B (de) Anordnung zur Speichersteuerung in Angaben-Bearbeitungssystemen
EP0010198A2 (de) Vorrichtung zur Steuerung des Seitenaustausches in einem Datenverarbeitungssystem mit virtuellem Speicher
DE2755371A1 (de) Ein/ausgabe-verarbeitungssystem
DE2719247B2 (de) Datenverarbeitungssystem
DE1299145B (de) Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen
DE3126721A1 (de) "datenverarbeitungsgeraet mit einem programmierbaren festspeicher"
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE2122338A1 (de) Schaltungsanordnung zur Steuerung des Datenflusses in Datenverarbeitungsanlagen
DE2657848A1 (de) Steuereinheit fuer ein datenverarbeitungssystem
DE2612139A1 (de) Ein/ausgang-steuerungssystem
DE2801611A1 (de) Verfahren und anordnung zum adressieren und speichern von daten in speichern mit wahlfreiem zugriff
DE1499206C3 (de) Rechenanlage
DE2758023B2 (de) Anschlußschaltung für eine Eingabe-/ Ausgabeschnittstelle einer Datenverarbeitungsanlage
EP0895165B1 (de) Kommunikationssystem mit einer DMA-Einheit
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
EP0282877B1 (de) Verfahren und Einrichtung zur Steuerung der Fehlerkorrektur innerhalb einer Datenübertragungssteuerung bei von bewegten peripheren Speichern, insbesondere Plattenspeichern, eines Datenverarbeitungssystems gelesenen Daten

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee