DE2304685C3 - Verfahren zur Herstellung mikroskopisch kleiner Metall- oder Metallegierungs-Strukturen - Google Patents

Verfahren zur Herstellung mikroskopisch kleiner Metall- oder Metallegierungs-Strukturen

Info

Publication number
DE2304685C3
DE2304685C3 DE2304685A DE2304685A DE2304685C3 DE 2304685 C3 DE2304685 C3 DE 2304685C3 DE 2304685 A DE2304685 A DE 2304685A DE 2304685 A DE2304685 A DE 2304685A DE 2304685 C3 DE2304685 C3 DE 2304685C3
Authority
DE
Germany
Prior art keywords
layer
nife
nife layer
thin
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2304685A
Other languages
English (en)
Other versions
DE2304685A1 (de
DE2304685B2 (de
Inventor
Burkhard Dipl.-Phys. 8000 Muenchen Littwin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2304685A priority Critical patent/DE2304685C3/de
Priority to NL7316471A priority patent/NL7316471A/xx
Priority to US436513A priority patent/US3901770A/en
Priority to GB345374A priority patent/GB1414947A/en
Priority to FR7403138A priority patent/FR2216369B1/fr
Priority to JP49012309A priority patent/JPS5842276B2/ja
Publication of DE2304685A1 publication Critical patent/DE2304685A1/de
Publication of DE2304685B2 publication Critical patent/DE2304685B2/de
Application granted granted Critical
Publication of DE2304685C3 publication Critical patent/DE2304685C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

50
Die Erfindung betrifft ein Verfahren zur Herstellung mikroskopisch kleiner Metall- oder Metallegierungs-Strukturen, bei dem auf einem Träger eine dünne, geschlossene, insbesondere magnetostriktionsfreie NiFe-Schicht aufgedampft wird, auf die NiFe-Schicht eine Photolackschicht aufgetragen wird, der gewünschten Metall- oder Metallegierungsstruktur entsprechende Kanäle aus der Photolackschicht herausgearbeitet werden, derart, daß in diesen Kanälen die NiFe-Schicht freigelegt ist und bei dem auf die freigelegte NiFe-Schicht eine Metallschicht aufgetragen, die restliche Photolackschicht abgetragen und die darunterliegende dünne NiFe-Schicht entfernt wird.
Strukturen dieser Art und Verfahren zu ihrer Herstellung werden beispielsweise für Manipulationsmu- lter, für Zylinderdomänenspeicher und für die Mikroverdrahtung integrierter Schaltungen benötigt. Beträgt die geforderte Strichbreite der Strukturen, zum Beispiel der magnetostriktionsfreien NiFe-Struktur des Manipulationsmusters eines Zylinderdomanenspeiebers. etwa 3 bis 20μΐη. so hat es sich als äußerst schwierig erwiesen, in diesen Fällen und bei Anwendung des Photoätzverfahrens die Unterätzung, d. h. das seitliche Abtragen der Struktur, an den durch Photolack geschützten Strukturbereichen genügend klein zu halten. Um diese Schwierigkeiten zu umgehen, wird daher eine Reihe anderer bekannter Verfahren angewendet, wie sie beispielsweise in »AlPConference Proceedings«, Να 5,1971, S. 215, in »AppL Phys. Letter«, Band 17, S. 328 (1970) und in »Journal AppL Phys.«, Band 42, S. 1362 (1971) beschrieben sind.
Beim bekannten Verfahren nach der letztgenannten Literaturstelle wird zur Schaffung eines Manipulationsmusters eine etwa 200 A dicke NiFe-Schicht auf einen Glasträger aufgedampft, auf die NiFe-Schicht eine etwa 10 000 A dicke Photolackschicht aufgesprüht und auf die aus dieser Photolackschicht in bekannter Weise freigelegte NiFe-Schicht eine NiCo-P-Legierung stromlos aufgetragen, wonach die restlichen Photolack- und dünnen NiFe-Schichten abgetragen werden.
Auch der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung mikroskopisch kleiner Metall- oder Metallegierungs-Strukturen anzugeben, das die Unterätzung genügend klein hält.
Zur Lösung dieser Aufgabe schlägt die Erfindung bei einem Verfahren der eingangs genannten Art vor, daß auf die freigelegte NiFe-Schicht erst eine dünne Goldschicht und darauf eine dickere NiFe-Schicht galvanisch abgeschieden werden und daß zum Entfernen der zuerst aufgebrachten NiFe-Schicht der beschichtete Träger in ein schwachsaures Goldbad getaucht wird. wobei die dünne NiFe-Schicht abgelöst und durch eine entsprechend dicke Goldschicht ersetzt wird, die durch ein an sich bekanntes Goldätzmittel abgeätzt wird.
Im Bad erfolgt eine Austauschreaktion, die durch die auftretenden Potentialunterschiede zwischen NiFe und Au hervorgerufen wird, wobei NiFe in Lösung geht und durch eine äquivalente Au-Menge ersetzt wird. Die gesamte, üblicherweise 200 A bis 300 A dicke NiFe-Schicht wird in einigen Minuten abgelöst und durch die entsprechend dicke Goldschicht ersetzt. Die Goldschicht läßt sich durch ein geeignetes Goldätzmittel, z. B. eine verdünnte KCN-Lösung wegätzen, ohne daß die galvanisch aufgetragene NiFe-Schicht angegriffen wird.
Im Unterschied hierzu hat sich gezeigt, daß die bisher verwendeten bekannten NiFe-Ätzlösungen, wie z. B. eine FeCb- Lösung, bevorzugt die galvanisch verstärkten NiFe-Schicht angreifen, so daß, wenn die 200 A bis 300 A dicke NiFe-Schicht entfernt ist, auch die dicke NiFe-Schicht weitgehend weggeätzt ist. Beim erfindungsgemäß vorgeschlagenen Goldbad werden hingegen von der dickeren NiFe-Schicht nur die 200 A bis 300 A NiFe weggenommen.
Dieses Verfahren ist einfach durchführbar. Die Kantenschärfe der Strukturen ist sehr groß. Die Abmessungen der Strukturen werden nicht durch Ätzeffekte, d. h. durch Unterätzen wesentlich beeinflußt Zusätzlich stören kleine Inhomogenitäten im Photolack, die sonst zu einem Durchätzen der Schichten führen können, nicht Durch dieses Verfahren ist es möglich, Strukturen in den gewünschten Abmessungen, die vorzugsweise zwischen 5 bis 20 μπι liegen, und den erforderlichen Schichtdicken maskentreu und reproduzierbar herzustellen. Die gleichmäßige Dicke und Kantenschärfe der Strukturen wird, insbesondere durch die dünne Gold-
schicht, gewährleistet
Das erfindungsgemäße Verfahren eignet sich bevorzugt zur Herstellung eines Manipulationsmusters für einen Zylinderdomänenspeicher.
Auf die dickere, mehrere 1000 A , insbesondere etwa 10 000 A dicke NiFe-Schicht wird bevorzugt eine zweite dünne Goldschicht galvanisch abgeschieden, die als Schutzschicht beim wenigstens teilweisen Wegätzen der geschlossenen, dünnen NiFe-Schicht an den nicht verstärkten Stellen wirkt
Das Gold wird vorzugsweise in einer Dicke von jeweils mehreren 100 A, insbesondere 600 A, auf die dünne bzw. dickere NiFe-Schicht galvanisch abgeschieden.
An dieser Stelle sei nochmals darauf hingewiesen, daß sich das vorstehend genannte Verfahren nach der Erfindung nicht nur zur Herstellung eines Manipulationsmusters für Zylinderdomänenspeicher, sondern auch zur Herstellung der Mikroverdrahtung integrierter Schaltungen u. dgL eignet
Das Verfahren nach der Erfindung wird nachstehend an Hand der in der Zeichnung dargestellten Schnittfiguren 1 bis 3 näher erläutert:
Auf einen Träger 1, z. B. aus Glas, Keramik oder sonstigem Isolierstoff, wird eine etwa 200 A bis 300 A dikke NiFe-Schicht 2 aufgedampft und auf diese Schicht eine Photolackschicht 3 aufgetragen. Aus der Photolackschicht 3 werden mit Hilfe der Phototechnik der gewünschten NiFe-Struktur entsprechende Kanäle 7 herausgearbeitet derart daß in diesen Kanälen die NiFe-Schicht freigelegt ist
In einem weiteren Verfahrensschritt wird auf die freigelegte NiFe-Schicht 2 in einem handelsüblichen Goldbad eine etwa 600 A dicke Goldschicht 4 galvanisch abgeschieden, die galvanisch durch eine etwa
ίο 10 000 A dicke NiFe-Schicht 5 verstärkt (s. F i g. 2 und
3) wird. Auf die dicke NiFe-Schicht 5 wird eine zweite, als Schutzschicht dienende Goldschicht 6 galvanisch abgeschieden.
Anschließend wird die restliche Photolackschicht 3 abgetragen und der derart beschichtete Träger in ein schwachsaures Goldbad gelegt wobei nach einigen Minuten die gesamte, im vorliegenden Fall 300 A dicke, unverstärkte NiFe-Schicht 2 entfernt und durch eine entsprechend dicke Goldschicht ersetzt wird, die mühelos durch ein Goldätzmittel, z. B. eine verdünnte KCN-Lösung, weggeätzt werden kann.
Beispielsweise zur Anordnung von Signal-Detektoren für Zylinderdomänenspeicher, empfiehlt es sich, die u:«verstärkte NiFe-Schicht nur bereichsweise durch die Austauschreaktion im Goldbad und die nachfolgende Goldätzung zu entfernen.
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zur Herstellung mikroskopisch kleiner Metall- oder Metallegierungs-Stnikturen, bei dem auf einem Träger eine dünne, geschlossene, insbesondere magnetostriktionsfreie NiFe-Schicht aufgedampft wird, auf die NiFe-Schicht eine Photolackschicht aufgetragen wird, der gewünschten Metall- oder Metallegierungs-Struktur entsprechende Kanäle aus der Photolackschicht herausgearbeitet werden, derart, daß in diesen Fällen die NiFe-Schicht freigelegt ist und bei dem auf die freigelegte NiFe-Schicht eine Metallschicht aufgetragen, die restliche Photolackschicht abgetragen und die darunterliegende dünne NiFe-Schicht entfernt wird, dadurch gekennzeichnet, daß auf die freigelegte NiFe-Schicht erst eine dünne Goldschicht und darauf eine dickere NiFe-Schicht galvanisch abgeschieden werden und daß zum Entfernen der zuerst aufgebrachten NiFe-Schicht der beschichtete Träger in ein schwachsaures Goldbad getaucht wird, wobei die dünne NiFe-Schicht abgelöst und durch eine entsprechend dicke Goldschicht ersetzt wird, die durch ein an sich bekanntes Goldätzmittel abgeätzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als dünne NiFe-Schicht eine etwa lOOÄ bis 500 A, insbesondere 300 A. dicke NiFe-Schicht auf einen Glasträger aufgedampft wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß eine jeweils mehrere 100 A dünne Goldschicht auf die dünne und dickere NiFe-Schicht galvanisch abgeschieden wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als dickere NiFe-Schicht eine mehrere 1000 A, insbesondere etwa 10 000 A, dicke NiFe-Schicht galvanisch abgeschieden wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Goldätzmittel eine verdünnte KCN-Lösung verwendet wird.
6. Verfahren nach Anspruch 1 und wenigstens einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verwendung zur Herstellung eines Manipulationsmusters für einen Zylinderdomänenspeicher.
DE2304685A 1973-01-31 1973-01-31 Verfahren zur Herstellung mikroskopisch kleiner Metall- oder Metallegierungs-Strukturen Expired DE2304685C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2304685A DE2304685C3 (de) 1973-01-31 1973-01-31 Verfahren zur Herstellung mikroskopisch kleiner Metall- oder Metallegierungs-Strukturen
NL7316471A NL7316471A (de) 1973-01-31 1973-11-30
US436513A US3901770A (en) 1973-01-31 1974-01-25 Method for the production of microscopically small metal or metal alloy structures
GB345374A GB1414947A (en) 1973-01-31 1974-01-25 Production of microscopically small metal or metal alloy circuit structures
FR7403138A FR2216369B1 (de) 1973-01-31 1974-01-30
JP49012309A JPS5842276B2 (ja) 1973-01-31 1974-01-31 ビサイキンゾク マタハ ゴウキンコウゾウ ノ セイゾウホウホウ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2304685A DE2304685C3 (de) 1973-01-31 1973-01-31 Verfahren zur Herstellung mikroskopisch kleiner Metall- oder Metallegierungs-Strukturen

Publications (3)

Publication Number Publication Date
DE2304685A1 DE2304685A1 (de) 1974-08-15
DE2304685B2 DE2304685B2 (de) 1974-11-28
DE2304685C3 true DE2304685C3 (de) 1975-07-17

Family

ID=5870491

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2304685A Expired DE2304685C3 (de) 1973-01-31 1973-01-31 Verfahren zur Herstellung mikroskopisch kleiner Metall- oder Metallegierungs-Strukturen

Country Status (6)

Country Link
US (1) US3901770A (de)
JP (1) JPS5842276B2 (de)
DE (1) DE2304685C3 (de)
FR (1) FR2216369B1 (de)
GB (1) GB1414947A (de)
NL (1) NL7316471A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3957552A (en) * 1975-03-05 1976-05-18 International Business Machines Corporation Method for making multilayer devices using only a single critical masking step
US4001061A (en) * 1975-03-05 1977-01-04 International Business Machines Corporation Single lithography for multiple-layer bubble domain devices
DE2512115C3 (de) * 1975-03-19 1979-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung mikroskopisch kleiner Metall- und Metallegierungs-Strukturen für einen Zylinderdomänenspeicher
SE404863B (sv) * 1975-12-17 1978-10-30 Perstorp Ab Forfarande vid framstellning av ett flerlagerkort
DE2637652A1 (de) * 1976-08-20 1978-02-23 Siemens Ag Verfahren zur herstellung mikroskopisch kleiner metall- oder metallegierungsstrukturen, insbesondere fuer zylinderdomaenenspeicher
JPS53115069A (en) * 1977-03-18 1978-10-07 Nippon Mining Co Method of producing printed circuit board
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process
US4454014A (en) * 1980-12-03 1984-06-12 Memorex Corporation Etched article
US5140547A (en) * 1987-12-01 1992-08-18 Canon Kabushiki Kaisha Magnetic bubble recording element
GB2215542B (en) * 1988-02-04 1992-09-23 Canon Kk Magnetic bubble recording device
US4878294A (en) * 1988-06-20 1989-11-07 General Dynamics Corp., Pomona Division Electroformed chemically milled probes for chip testing
US5027062A (en) * 1988-06-20 1991-06-25 General Dynamics Corporation, Air Defense Systems Division Electroformed chemically milled probes for chip testing
AU3426697A (en) 1996-02-09 1997-08-28 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College, The High aspect ratio, microstructure-covered, macroscopic surfaces

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3306830A (en) * 1963-06-13 1967-02-28 Bell Telephone Labor Inc Printed circuit boards and their fabrication
US3575824A (en) * 1968-12-23 1971-04-20 Gen Electric Method of making a thin magnetic film storage device
US3576722A (en) * 1969-03-26 1971-04-27 Bendix Corp Method for metalizing ceramics

Also Published As

Publication number Publication date
GB1414947A (en) 1975-11-19
DE2304685A1 (de) 1974-08-15
DE2304685B2 (de) 1974-11-28
US3901770A (en) 1975-08-26
JPS49106442A (de) 1974-10-09
FR2216369A1 (de) 1974-08-30
NL7316471A (de) 1974-08-02
FR2216369B1 (de) 1979-06-01
JPS5842276B2 (ja) 1983-09-19

Similar Documents

Publication Publication Date Title
DE2424338C2 (de) Verfahren zum Aufbringen von Mustern dünner Filme auf einem Substrat
DE2304685C3 (de) Verfahren zur Herstellung mikroskopisch kleiner Metall- oder Metallegierungs-Strukturen
DE3130122C2 (de)
DE2939963C2 (de) Verfahren zur Ausbildung von Elektrodenmustern
DE2754396A1 (de) Verfahren zum herstellen von duennfilmmustern
DE2453035B2 (de) Verfahren zum Aufbringen einer metallischen Schicht in Form eines Musters auf einem mit einer ersten dünnen, metallischen Schicht überzogenen inerten Substrat
DE2722557A1 (de) Verfahren zum aufbringen von metallisierungsmustern auf einem halbleitersubstrat
DE2507102A1 (de) Matrize zum herstellen von mehrfachkopien
DE2901697B2 (de) Verfahren zur Ausbildung von Verbindungsleitungen auf einem Substrat
DE2643811C2 (de) Lithographie-Maske mit einer für Strahlung durchlässigen Membran und Verfahren zu ihrer Herstellung
DE1954499A1 (de) Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
DE2832408A1 (de) Verfahren zur herstellung von praezisionsflachteilen, insbesondere mit mikrooeffnungen
DE2102421A1 (de) Verfahren zur herstellung von metallischen schichten auf einem grundkoerper
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE19649409B4 (de) Verfahren zum Herstellen eines Diamantfilms auf einem Substrat
DE1191592B (de) Verfahren zur Herstellung von Zeichen-, insbesondere Teilungs-Traegern
DE2015841C3 (de) Verfahren zur Herstellung einer strukturierten, vorzugsweise metallischen Schicht auf einem Grundkörper
DE2645081A1 (de) Verfahren zum abloesen von schichten
CH503121A (de) Verfahren zur Herstellung von Metallniederschlägen durch Elektrolyse
DE2344111C2 (de) Verfahren zur Herstellung einer Blende für Korpuskularstrahlgeräte und nach diesem Verfahren hergestelte Blende
CH631214A5 (en) Process for producing local anodic oxide layers
DE2636351A1 (de) Verfahren zur herstellung einer mit feinen strukturen versehenen schicht auf einem substrat
DE2512115B2 (de) Verfahren zur Herstellung mikroskopisch kleiner Metall- und Metallegierungs-Strukturen für einen Zylinderdomänenspeicher
DE3009579A1 (de) Herstellungsverfahren fuer vakuumaufdampfmasken
DE2348779C3 (de) Verfahren zur Herstellung geätzter Muster

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee