DE2302407A1 - Verfahren zur digitalumwandlung und anordnung zur ausuebung des verfahrens mit einem eine ausgangsimpulsfolge messgroessenproportionaler frequenz liefernden messgroessenumformer - Google Patents

Description

2302A07

SIEMENS AKiEIENGESELLSCHAI¹T Erlangen,

Berlin und München Werner-von-Siemens-Str.

Unser Zeichen:

73/3505

Verfahren zur Digitalumwandlung und Anordnung zur Ausübung des Verfahrens mit einem eine Ausgangsimpulsfolge meßgrößenproportionaler Frequenz liefernden Meßgrößenumformer

Die Erfindung bezieht sich auf ein Verfahren zur Analog-Digital-Umwandlung und eine Anordnung zur Ausführung des Verfahrens mit einem eine Ausgangsimpulsfolge meßgrößenproportionaler !Frequenz liefernden Meßgrößenumformer und einem Zähler zur Zählung der Ausgangsimpulse des Meßgrößenumformers während einer von einem Taktgenerator abgeleiteten Integrationszeit.

Unter den Verfahren zur Analog-Digital-Umsetzung hat die Umformung der zu messenden Größe in eine analoge Impulsfrequenz mit anschließender Zählung dieser Frequenz über definierte Zeiten eine zunehmende Bedeutung erlangt. Unter anderem bietet dieses Verfahren eine einfache Möglichkeit, bei schwankender Meßgröße eine Mittelwertsbildung zu erbalten, indem lediglich die Zählzeit entsprechend der gewünschten Integrationszeit verlängert wird. Dieser Vorteil muß jedoch durch den Nachteil erkauft werden, daß jeweils nur nach Ablauf einer Integrationsperiode ein neuer Meßwert geliefert wird. Bei der Digital-Analog-Umsetzung eines sich stetig verändernden Meßwertes, dem jedoch eine
Schwankung als Störung überlagert ist, steht man vor dem Problem, zur lückenlosen Verfolgung de3 sich ändernden
Meßwertes eine möglichst kurze Integrationszeit wählen zu müssen, während andererseits zur Unterdrückung der Störschwankung eine lange Integrationszeit wünschenswert wäre.

Der Erfindung lag die Aufgabe zugrunde, bei der Analog-Digital-Umsetzung durch Zählung einer meßwertproportiona-

VPA 9/366/3503, Li/Bz - 2 -

409830/0 9 56

- 2 - VPA 9/366/3503

len Frequenz, die beiden häufig vorkommenden, jedoch einander ausschließenden Forderungen nach einer schnellen Folge der ermittelten Meßwerte einerseits und nach einer zur Mittelwertsbildung bei schwankenden Meßwerten notwendigen langen Integrationszeit andererseits zu erfüllen. Bei dem eingangs genannten Verfahren wird diese Aufgabe gemäß der Erfindung dadurch gelöst, daß während der Integrationszeit aufgelaufene Zählerstände mindestens eines Zählers in Bruchteile der Integrationszeit betragenden Taktschritten zeitlich, gestaffelt einem Anzeigespeicher zugeführt sind.

Damit ist die Integrationszeit zwar entsprechend einer gewünschten Mittelwertßbildung zu wählen, es wird jedoch mit einer Vielzahl einander überlappender, im Abstand der die Anzeigefolge der Meßgröße bestimmenden Taktschritte aufeinanderfolgender Integrationszeitspannen gearbeitet. Bei einer bevorzugten Ausführungsform einer Anordnung zur Ausübung des Verfahrens sind die Bitausgänge mehrerer paralleler Zähler mit Hilfe eines taktgesteuerten Schieberegisters um einen Bruchteil der Integrationszeit zeitlich gestaffelt über Parallelleitungen an entsprechende Biteingänge eines Anzeigespeichers angeschlossen. Bei einem zweiten Ausführungsbeispiel einer Anordnung zur Ausübung des Verfahrens sind aufeinanderfolgende Bitausgänge eines einzigen Zählers über eine der Anzahl der Bits des Zählers entsprechende Anzahl von taktgesteuerten Schieberegistern um die Integrationszeit verzögert an Subtrahendeneingänge einer Addierschaltung angeschlossen, deren Minuendeneingänge mit jeweils den ersten Stufen der Schieberegister verbunden sind.

Zweckmäßig ist das erste Ausführungsbeispiel der Anordnung mit einer einem ganzzahligen Verhältnis aus der Integrationszeit zu dem zeitlichen Abstand aufeinanderfolgender Taktschritte entsprechenden Anzahl von mit ihren Eingängen an den Ausgang des Meßgrößenumformers angeschlossenen Zählern ausgestattet. Weiterhin ist ein Schieberegister vorhanden, mit einer der Anzahl der Zähler entsprechenden An-

409830/0956

- 3 - VPA 9/366/3503

zahl von Stufen, dessen Schiebeeingänge parallel mit dem Ausgang eines Taktgenerators verbunden sind und das Abgriffe zwischen seinen Stufen aufweist, die über UND-Gatter mit auf die Rückflanke des UND-Gatterausgangssignals ansprechenden Ruckstelieingängen der Zähler verbunden sind. Dabei sind zweite Eingänge der UND-Gatter an den Ausgang des Taktgenerator angeschlossen. Bitausgänge jedes Zählers sind über mit je einem zweiten Eingang an den Ausgang des jeweils dem Zähler zugeordneten der genannten UND-Gat- , ter angeschlossene weitere UND-Gatter mit entsprechenden Biteingängen eines Anzeigespeichers verbunden. Bei dem zweiten Ausführungsbeispiel der Anordnung zur Ausübung des Verfahrens sind die Bitausgänge des einzigen Zählers über UND-Gatter an die ersten Stufen der den Bitausgängen jeweils zugeordneten Schieberegister angeschlossen und zweite Eingänge der UND-Gatter sowie Schiebeeingänge der Register mit dem Ausgang des Taktgenerator verbunden. Zweckmäßig weist der Zähler ein Bit mehr als zur gewünschten Auflösung erforderlich ist auf. Die Stufen des diesem überzähligen Bit zugeordneten Schieberegisters sowie das Bit selbst haben mit dem Ausgang der letzten Stufe des vorstehend genannten Schieberegisters verbundene Nullstelleingänge .

Die Erfindung wird anhand zweier Figuren erläutert, die ein erstes und zweites Ausführungsbeispiel einer Anordnung zur Ausübung des Verfahrens darstellen.

Der Ausgang' eines Meßgrößenumformers M ist parallel mit den Zähleingängen von Zählern Zt ... Zn verbunden. Der Ausgang eines Taktgebers TG ist an die Schiebeeingänge eines Schieberegisters SR angeschlossen, das eine der Anzahl der Zähler Z1 ... Zn entsprechende Anzahl von einzelnen Stufen aufweist. Der Ausgang der letzten Stufe des Schieberegisters ist mit dem Eingang seiner ersten Stufe verbunden. Alle Ausgänge der einzelnen Stufen sind an erste Eingänge von den Zählern Z1 ... Zn zugeordneten UND-Gattern Gi ... Gn angelegt. Zweite Eingänge dieser UND-Gatter stehen mit

A09830/0956 - 4 -

- 4 - VPA 9/366/5503

dem Ausgang des Taktgebers TG in Verbindung. Die Ausgänge der UND-Gatter sind jeweils mit NullStelleingängen der ihnen zugeordneten Zähler Z1 ... Zn verbunden. Weiter sind die Ausgänge der UND-Gatter G1 ... Gn mit ersten Eingängen von UND-Gattern Gim ... Gnm verbunden, deren zweite Eingänge an die Bitausgänge· der Zähler Z1 ... Zn angeschlossen sind. Der Übersichtlichkeit halber ist in der Figur 1 von für jeden Zähler Z1 ... Zn vorhandenen der Anzahl der Zäblerbits entsprechenden Anzahl von UND-Gattern nur jeweils eines dargestellt. Die Ausgänge aller UND-Gatter Gim ... Gnm sind an entsprechende Eingänge eines Anzeigespeichers ASP gelegt, an den eine Anzeigeeinheit A angeschlossen ist.

Beim ersten Ausführungsbeispiel werden demnach η Zähler verwendet. Die Zahl η ist das Verhältnis der Integrationszeit Ti zum zeitlichen Abstand tm aufeinanderfolgender Taktirapulse. Die Zähler werden im Takt der Taktimpulse, jedoch, zeitlich jeweils um einen Takt gegeneinander versetzt, auf Null gestellt. Die Nullstellung erfolgt mit der ,Rückflanke der an den Ausgängen der UND-Gatter G1 ... Gn anstehenden Nullstellimpulse. Mit der Vorderflanke dieser Nullstellimpulse wird dagegen der Zählerinhalt zu dem für alle Zähler gemeinsamen Anzeigespeicher ASP durchgegeben. In dem Taktgenerator TG wird eine Impulsfolge erzeugt, deren einzelne Impulse im Abstand tm aufeinanderfolgen. Die Impulsfolge wird mit Hilfe des aus dem Schieberegister SR und den UND-Gattern G1 ... Gn gebildeten Taktverteilers in η gegeneinander um tm verschobene Impulsfolgen mit dem Impulsabstand η · tm = Ti zerlegt, die den einzelnen Zählern Z1 ... Zn als Nullstellimpulse bzw. AusSpeicherimpulse zugeführt werden. Mit ihrer Hilfe wird im Anzeigespeicher ASP in einem zeitlichen Abstand von tm jeweils ein neues Meßergebnis eingespeichert, das jedesmal durch Integration über die Integrationszeit Ti entstanden ist.

Das Ausführungsbeispiel nach Figur 2 weist ebenfalls einen Meßgrößenumformer M von gleicher Beschaffenheit wie der Meß-

40983 070956 - 5 -

- 5 - VPA 9/366/3503

größenumformer des Ausführungsbeispiels nach. Figur 1 auf, der eine Impulsfolge abgibt, deren Frequenz der Meßgröße proportional ist. Der Ausgang des MeßgrÖßenumformers ist mit dem Zähleingang eines einzigen Zählers Za verbunden, der für 1 ... a+1 Bit ausgelegt ist. a ist diejenige Bitzahl, die für die gewünschte Auflösung des Meßwertes notwendig ist. Der Zähler Za hat also ein Bit mehr als der gewünschten Auflösung entspricht. Die einzelnen Bitausgänge des Zählers Za sind über UND-Gatter G'1 ... G'a+1 mit jeweils η stufigen Schieberegistern SR1 ... SRa+1 verbunden. Zweite Eingänge der UND-Gatter G'1 ... G'a+1 sind mit dem Ausgang eines Taktgenerators TG verbunden. An den gleichen Ausgang sind auch Schiebeeingänge der einzelnen Stufen der Schieberegister SR1 ... SRa+1 angeschlossen. Die ersten Stufen aller Schieberegister sind über Bündelleitungen C mit den Minuendeneingängen eines Addierwerkes AD verbunden. Die jeweils letzten Stufen der Schieberegister SR1 ... SRa+1 sind über Bündelleitungen B an die Subtrahendeneingänge des Addierwerkes AD angeschlossen. Der Ausgang des Addierwerkes ist an den Eingang einer Anzeigeeinheit A geführt. Für das dem überzähligen Bit des Zählers Za zugeordnete Schieberegister SRa+1 ist noch vorgesehen, den Ausgang der letzten Stufe mit Nullstelleingängen aller übrigen Stufen des Registers und einem Nullstelleingang für das überzählige Bit des Zählers Za zu verbinden.

Der Zähler Za ist also mit dem Meßgrößenuniformer ständig verbunden. Bei Überschreiten seiner maximalen Zählkapazität beginnt er wieder, vom Nullstand an zu zählen. Im Abstand tm aufeinanderfolgender Taktimpulse des Taktgenerators TG wird der augenblickliche Zählerstand bitparallel in einen aus den Schieberegistern .SR1 ... SRa+1 zu je η Stufen gebildeten Speicher eingegeben. Ebenfalls im Abstand von tm wird diesen Schieberegistern ein Schiebeimpuls zugeführt. Der zu einem Zeitpunkt in die ersten Stufen der Schieberegister eingegebene Zählerstand befindet sich nach η Schiebeimpulsen, also nach der Zeit Ti = η · tm in den η-ten Stellen der Schieberegister. Wird nun mittels

A09830/0956

- 6 - VPA 9/366/3503.·,.

dea digitalen Addierwerkes AD fortlaufend die Differenz zwischen dem in den ersten und η-ten Stufen der Schieberegister eingespeicherten Zählerständen gebildet, so stellt diese Differenz das Ergebnis einer über die Zeit Ti vorgenommenen Integration des Meßwerts dar. Eine Schwierigkeit, die sich daraus ergeben könnte, daß der Zähler Za nach Erreichen seiner Zählkapazität mit dem nächsten Impuls wieder bei Null zu zählen beginnt, und daß dadurch die nächsten η Meßergebnisse um jeweils die Zählkapazität zu klein ausgegeben würden, weil dann der Minuend jeweils' um genau den Wert der Zählkapazität zu klein ist, wird dadurch umgangen, daß die Zählkapazität des Zählers Za um ein Bit größer bemessen ist als es für die gewünschte Auflösung beim Meßbereichsendwert notwendig wäre. Hierdurch wird erreicht, daß zwischen dem Setzen und Löschen des a+1-ten Bits des Zählers Za mindestens die Zeit Ti vergehen muß. Ist das dieses Bit repräsentierende Flip-Flop gesetzt, so wird es durch den Zählvorgang nicht gelöscht werden können, bevor die in das Schieberegister SRa+1 eingegebene logische "1" in der η-ten Stufe des Schieberegisters angekommen ist. Gibt man beim Setzen der η-ten Stufe des Schieberegisters SRa+1 auf alle Stufen dieses Registers und das überzählige Bit des Zählers gleichzeitig einen Nullstellimpuls, so wird bei der gerade errechneten Differenz der Zählerstände und bei den im folgenden n-1 errechneten Zählerständen sowohl beim Subtrahenden als auch beim Minuenden der Wert der Zählkapazität des Zählers Za abgezogen, so daß keine Verfälschung der Differenz erfolgt.

In integrierter Technik sind heute Schieberegister auch für hohe Stufenzahlen auf dem Markt. Es ergibt sich deshalb für das zweite Ausführungsbeispiel nach .Figur 2 insbesondere bei hohen Stufenzahlen η der Schieberegister SR1 ... SRa+1 gegenüber dem ersten Ausführungsbeispiel, für das η vollständige Zähler erforderlich sind, ein erheblich geringerer Aufwand.

6 Patentansprüche

2 Figuren 409830/0956

— ν —

Claims (6)

1. - 7 - VPA 9/366735Oy Pa tentansprüche

   Verfahren zur Analog-Digital-Umwandlung mit einem eine Ausgangsimpulsfolge meßgrößenproportionaler Frequenz liefernden Meßgrößenumformer und einem Zähler zur Zählung der Ausgangsimpulse des Meßgrößenumforraers während einer von einem Taktgenerator abgeleiteten Integrationszeit, dadurch gekennzeichnet, daß während der Integrationszeit aufgelaufene Zählerstände mindestens eines Zählers in Bruchteile der Integrationszeit betragenden ^ Taktschritten zeitlich gestaffelt einem Anzeigespeicher zugeführt sind.
2. 2. Anordnung zur Ausübung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die Bitausgänge mehrerer paralleler Zähler mit Hilfe eines taktgesteuerten Schieberegisters um einen Bruchteil der Integrationszeit seitlich gestaffelt über Parallelleitungen an entsprechende Biteingänge eines Anzeigespeichers angeschlossen sind.
3. 3. Anordnung zur Ausübung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß aufeinanderfolgende Bitausgänge eines einzigen Zählers über eine der Anzahl der Bits des Zählers entsprechende Anzahl von taktgesteuerten Schieberegistern um die Integrati onszeit verzögert an Subtrahendeneingänge einer Addierschaltung angeschlossen Bind, deren Minuendeneingänge mit jeweils den.ersten Stufen der Schieberegister verbunden sind.
4. 4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß eine einem ganzzahligen Verhältnis aus der Integrationszeit zu dem zeitlichen Abstand aufeinanderfolgender Taktschritte entsprechende Anzahl von mit ihren Eingängen an den Ausgang des Meßgrößenumformers angeschlossenen Zählern vorgesehen sind und mit einem Schieberegister mit einer der Anzahl der Zähler entsprechenden Anzahl von Stufen, dessen Schiebeeingänge parallel mit dem

   - 8 ■-409830/09 56

   - 8 - VPA 9/366/3503

   Auegang eines £aktgenerators verbunden sind und aas Abgriffe zwischen seinen Stufen aufweist, die über UND-Gatter mit auf die Rüekflanke des UND-Gatterausgangssignals ansprechenden Rückstelleingängen der Zähler verbunden sind, wobei zweite Eingänge der UND-Gatter ■ an den Ausgang des Taktgenerators angeschlossen sind, und daß Bitausgänge jedes Zählers über mit je einem zweiten Eingang an den Ausgang des jeweils dem Zähler zugeordneten der genannten UND-Gatter angeschlossene weitere UND-Gatter mit entsprechenden Biteingängen eines AnzeigeSpeichers verbunden sind.
5. 5. Anordnung nach. Anspruch 3, dadurch gekennzeichnet, daß die Bitausgänge des Zählers über UND-Gatter an die ersten Stufen der den Bitausgängen jeweils zugeordneten Schieberegister angeschlossen sind und zweite Eingänge der UND-Gatter sowie Schiebeeingänge der Register mit dem Ausgang des £aktgenerators verbunden sind.
6. 6. Anordnung nach Anspruch 3 oder 5, dadurch gekennzeichnet, äaß der Zähler ein Bit mehr als zur gewünschten Auflösung des Meßwertes erforderlich hat, und daß die Stufen des diesem überzähligen Bit zugeordneten Schieberegisters sowie dieses Bit selbst mit dem Ausgang der letzten Stufe des genannten Schieberegisters verbundene Nullstelleingänge aufweisen.

   409 830/0958

   Leerseite