DE2247280A1 - Mehrstufiges schieberegister - Google Patents
Mehrstufiges schieberegisterInfo
- Publication number
- DE2247280A1 DE2247280A1 DE19722247280 DE2247280A DE2247280A1 DE 2247280 A1 DE2247280 A1 DE 2247280A1 DE 19722247280 DE19722247280 DE 19722247280 DE 2247280 A DE2247280 A DE 2247280A DE 2247280 A1 DE2247280 A1 DE 2247280A1
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- signal
- output
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Shift Register Type Memory (AREA)
- Manipulation Of Pulses (AREA)
- Inverter Devices (AREA)
- Static Random-Access Memory (AREA)
- Pulse Circuits (AREA)
Description
pi.PL.-iNG. KLAUS NEUBECKER
Patentanwalt '9 9 A 7 9 ft Π
4 Düsseldorfi · S ο h a d ο w ρ I a t ζ 9 fcfrH / 4ÖU
///■ · --■ - · , ■■"■■■. _
. Düsseldorf, 26. Sep. 1972
• 43.075
72108
72108
Westinghouse Electric Corporation
'Pittsburgh, Pa,, V. St, A,
'Pittsburgh, Pa,, V. St, A,
.Mehrstufiges Schieberegister
,Die vorliegende Erfindung bezieht sich auf ein störungssicheres
bzw. störungsfrei arbeitendes Schieberegister.
In diesem Zusammenhang wird Bezug genommen auf die USA-Patentschrift
3 600 604 vom 3.12.1968 - Ser. No. 780,662 - bzw. die damit
korrespondierende deutsche Patentanmeldung P 19 60 170.8.
Schieberegister, die aus einer Mehrzahl bistabiler Stufen wie Flipflops aufgebaut sind und zur Erzeugung eines Binärcodes dienen, um
beispielsweise die Bewegung von Fahrzeugen zu steuern, sollen so ■
arbeiten, daß es zu keiner Fehlfunktion der einzelnen Komponenten
kommen kann. Tritt jedoch eine solche FehIfunktion hinsichtlich
einer Komponente auf, so muß diese Fe,hlfunktion in einem vorgegebenen
Sinn eintreten. Diesem Gesichtspunkt kommt besondere Bedeutung
in einem Fahrzeugsteuerungssystem zu, wo ein erzeugter Binärcode
zur Regelung der Geschwindigkeit von mit dem System zusammenarbei-
309815/1085
Telefon (0211) 3208 58 Telegramme Cugtopat
tenden Fahrzeugen ausgewertet werden kann. Es versteht sich, daß die Erzeugung eines fehlerhaften Codes zu einer Fahrzeugkollision
führen kann, die darin möglicherweise den Verlust von Leben und Sachschaden zur Folge hat.
Grundsätzlich können bei bistabilen Anordnungen wie Flipflops
drei Arten von Fehlfunktionen auftreten, die ein falsches Arbeiten eines Schieberegisters verursachen könnten. Die erste dieser Fehlfunktionen
besteht darin, daß ein Flipflop in seinem binären !-Zustand oder seinem binären O-Zustand hängen bleibt. Eine zweite
Fehlfunktion ergibt sich beim Kurzschluß zwischen Stufen des Schieberegisters oder zwischen dem Eingang und dem Ausgang des
Schieberegisters. Praktisch kann das Schieberegister dann so arbeiten, daß eine oder mehrere Stufen des Schieberegisters kurzgeschlossen
sind. Das führt dazu, daß das Schieberegister mit einer Wiederholungsfrequenz arbeitet, die höher als die normale Wiederholungsfrequenz
liegt, für die das Schieberegister ausgelegt ist. Die dritte Art der Fehlfunktion kann auftreten, wenn ein Schieberegister
synchron getaktet wird und eines oder mehrere der Flipflops des Schieberegisters beginnen, rückwärts und vorwärts zu
kippen, als wenn durch Zwei geteilt würde. Wie ersichtlich, führt das Auftreten einer oder mehrerer dieser vorgenannten Fehlfunktionen
zu einer mangelhaften Arbeitsweise des Schieberegisters, das dann dementsprechend einen falschen Binärcode liefern würde.
Aufgabe vorliegender Erfindung ist die Schaffung eines Schieberegisters,
das im wesentlichen störungsfrei arbeitet und bei dem die vorgenannten B'eh If unk tions arten eliminiert oder zumindest wesent-
30981 5/ 1 085
lieh verringert sind, so daß kein unerwünschter Binärcode von dem
Schieberegister abgegeben v/erden kann.
Zur Lösung dieser Aufgabe ist ein mehrstufiges Schieberegister erfindungsgemäß
gekennzeichnet durch eine erste Einrichtung, die auf eine bestimmte Stufe des Schieberegisters anspricht, wenn diese
sich gleichzeitig mit der Lieferung eines Verschiebesignals zur Überführung des Binärzustande der der bestimmten Stufe folgenden
Stufe in einen vorgegebenen Zustand in dem vorgegebenen Zustand befindet, sowie durch eine auf die Lieferung des Verschiebesignals
ansprechende zweite Einrichtung zur Beaufschlagung der einzelnen
Stufen des Schieberegisters mit einem Rückstellsignal.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels
in Verbindung mit der zugehörigen Zeichnung näher erläutert. In der Zeichnung zeigen:
"■Fig* X schematisch ein Blockschaltbild eines entsprechend der
Erfindung aufgebauten Schieberegisters;
Fig. 2 eine Decodiereinrichtung, wie sie in Verbindung mit der
Schaltungsanordnung nach Fig. 1 Verwendung finden kann;
Fig. 3 schematisch ein Schaltbild eines IMD-Gatters, wie es in
Verbindung mit der Decodiereinrichtung der Fig. 2 Ver-
1 -
Wendung finden kann;
Fig. 4 ein Iiupulsdiagramm verschiedener in den Schaltungen
Fig. 4 ein Iiupulsdiagramm verschiedener in den Schaltungen
309815/roes,,..,-.".
nach Fig. 1 und 2 auftretender Signalfolgen; und
Fig. 5 ein Signaldiagramm zur Erläuterung der Arbeitsweise
des Schieberegisters der Fig. 1.
Fig. 1 zeigt ein Schieberegister mit η Stufen, wobei η eine ganze
Zahl ist, - μ das eine Mehrzahl bistabiler Elemente wie die
Stell-/Rückstellflipflops 2-7 aufweist. Zwischen die einzelnen
Flipflopstufen des Schieberegisters sind n-1 Speicherstufen wie die Speicher 8-12 geschaltet. Ein Signalgenerator 14 liefert mit
einer Frequenz f2 einen Informations- oder Lastimpuls über eine
Leitung 15 an den Stelleingang des ersten Flipflops 2. Außerdem liefert der Signalgenerator 14 mit einer Frequenz fl über eine
Leitung 16 und einen Zwischenverstärker 18 einen Schiebeimpuls an die ersten Eingänge 17, 23 - 26 der Speicher 8 - 12. Es gilt f2«
fl/n, so daß das Lastsignal während des Zeitintervalls zwischen
zwei Lastimpulsen durch jede der Schieberegisterstufen verschoben werden kann. Das vom Zwischenverstärker 18 abgegebene Ausgangssignal
ist über eine Leitung 20 außerdem mit dem Eingang eines Impulsformers 19 gekoppelt. In Abhängigkeit von dem abgegebenen
Schiebeimpuls liefert der Impulsformer 19 über eine Leitung 21 einen Rückstellimpuls an jede der Flipflopstufen.
Die in Fig. 1 und 2 eingetragenen Buchstaben A-J geben die Punkte der Schaltung an, an denen die mit Fig. 4 wiedergegebenen Impulsfolgen
A - J in den Schaltungen nach Fig. 1 und 2 auftreten. Die Impulsfolgen der Fig. 4 sind idealisiert und repräsentieren
einen logischen Zustand der entsprechenden Elemente zu einem be-
309815/1065
stimmten Zeitpunkt, nicht dagegen die tatsächlich in den Schaltungen
erzeugten Impulsfolgen. -
Unter Bezugnahme auf Fig. 1 und 4 sei nun die allgemeine Wirkungsweise
des Schieberegisters nach der vorliegenden Erfindung betrachtet. Der Signalgenerator 14 liefert zu einem Zeitpunkt "ti"
•(vgl. Impulsfolge A der Fig. 4) den Lastimpuls für den Setzeingang des Flipflops 2. Der letztgenannte Lastimpuls überfuhrt das Flipflop 2 in den binären 1-Zustand (vgl. Impulsfolge C der Fig. 4).
Zum Zeitpunkt "t2" liefert der Signalgenerator 14 einen Schiebeimpuls an den Eingang des Zwischenverstärkers 18, der den Transistor
22 leitend werden läßt, und in Abhängigkeit davon wird den Eingängen 17, 23 - 26 der Speicher 8-12 ein positiver Schiebeimpuls
zugeführt, ebenso wie dem Eingang des Impulsformers 19. Da das Flipflop 2 sich zum Zeitpunkt "t2" in seinem binären 1-Zustand befindet,
befinden sich dann auch die beiden Eingänge des Speichers 8 im binären 1-Zustand, so daß der Speicher 8 dementsprechend
einen binären 1-Setzimpuls an seinen Ausgang 32 und damit an den
Setzeingang des Flipflops 3 liefert, so daß das letztgenannte Flipflop in den binären 1-Zustand übergeht. Kurz darauf liefert
der Impulsformer 19 in Abhängigkeit von dem Schiebeimpuls zum Zeitpunkt "t2" ein Rückstelisignal an die. einzelnen Flipflopstufen,
das diese in den binären O-Zustand übergehen läßt. Das Flipflop 3 bleibt jedoch im gesetzten Zustand, da die Impulsdauer des
Setzimpulses größer als die Impulsdauer der Rückstellsignale ist. Dieses Merkmal wird nachstehend weiter ins einzelne gehend erläutert.
309815/1065
Der Speicher 9 erhält nun über seinen zweiten Eingang 28 das binäre
1-Signal von dem 1-Ausgang des Flipflops 3, und in Abhängigkeit
von dem nächsten Schiebeimpuls zum Zeitpunkt "t3" liefert der
Speicher 9 einen binären 1-Ausgangsimpuls, der das Flipflop 4 in
den binären 1-Zustand überführt» In Abhängigkeit von jedem weiteren
Schiebeimpuls zu den Zeitpunkten "t4" - "t7" wird der ursprüngliche
Lastimpuls verschoben, wie sich das aus den Impulsfolgen F H der Fig. 4 ergibt. Es kann nun von den Ausgängen der Flipflopstufen
des Schieberegisters durch selektive Auskopplung der Ausgangssignale eine binärcodierte Nachricht erhalten werden. Da bei
der Verwirklichung der Erfindung Setz-/Rücksetzflipflops verwendet
werden, wird das Fehlfunktionsproblem, daß Flipflops zwischen ihrem einen und ihrem anderen binären Zustand hin und her kippen,
eliminiert, da die Flipflops nicht synchron getaktet werden.
Fig. 2 zeigt eine Decodiereinrichtung, die an ausgewählte Ausgänge
bestimmter Flipflopstufen des Schieberegisters angeschlossen werden kann, so daß ein vorgegebener Binärcode erzeugt wird. Die Decodiereinrichtung
ist aus einer Reihe UND-Gatter wie den UND-Gattern 37 - 42 sowie einer Reihe ODER-Gatter wie den ODER-Gattern
und 44 aufgebaut. Ein erster Eingang der verschiedenen UND-Gatter ist mit dem Ausgang eines Oszillators 45 verbunden, der ein periodisches
Ausgangssignal von beispielsweise 155 kHz liefert. Wird dem zweiten Eingang einer bestimmten UND-Stufe einbinäres 1-Signal
zugeführt, so tritt am Ausgang des UND-Gatters ein Ausgangssignal auf. Solange, wie gleichzeitig mit einem binären 1-Signal vom zugehörigen
Flipflop ein periodisches Eingangssignal vom Oszillator geliefert wird, liefert auch das spezielle UND-Gatter ein Aus-
309815/1085
gangssignal. Die Ausgänge der UND-Gatter können ihrerseits in vorgegebener Weise mit den Eingängen der ODER-Gatter verbunden sein,
so daß ein Binärcode erzeugt wird. Wie zu erkennen, tritt am AuSr gang des ODER-Gatters der Binärcode 101111 auf (vgl. Impulsfolge I
der Fig. 4), während am Ausgang des ODER-Gatters 44 der Binärcode 101011 auftritt (vgl. Impulsfolge J der Pig. 4), wenn die aufeinanderfolgenden
Schiebeimpulse die zwischengeschalteten Speicher der Schieberegister beaufschlagen. Wie man sieht, wird das UND-Gatter
38 nicht zur Erzeugung der letztgenannten Codes benötigt, jedoch kann es Verwendung zur Erzeugung nicht veranschaulichter
Codes finden. Wenn die UND-Gatter 37 - 42 nur auf ein periodisches
Signal ansprechen, das ihren zweiten Eingängen zugeführt „wird, die
mit einem Flipflopausgang verbunden sind, dann wird das Fehlfunktionsproblem,
daß ein Schieberegister entweder im 1- oder aber im 0-Zustand hängen bleibt, eliminiert, da das UND-Gatter unter dieser
Bedingung ein Null-Ausgangssignal abgibt. Auf dieses Merkmal wird weiter unten noch eingegangen.
Fig. 3 veranschaulicht ein UND-Gatter, wie es sich in Verbindung mit der vorliegenden Erfindung einsetzen läßt. Das veranschaulichte
UND-Gatter ist Gegenstand der zuvor erwähnten älteren Patentanmeldung P 19 60 170.8. Seine Wirkungsweise ist dort ins einzelne
gehend erläutert. Ein Oszillator 46 liefert ein periodisches Eingangssignal von beispielsweise 155 kHz über ein das Signalniveau
verschiebendes Netzwerk 48 an die Basis eines Transistors 47. Der zweite Eingang des UND-Gatters liegt am Steuereingang 49, was einen
negativen Spannungswert erforderlich macht, der ausreicht, um über die Primärwicklung eines Transformators 51' Arbeitspotential an
309815/1065
" 8~ 22A728Q
den Transistor 47 zu liefern. Wenn dieses negative Arbeitspotential
an den Kollektor des Transistors 47 gegeben wird, wird der
Transistor 47 in Abhängigkeit von dem seiner Basis zugeführten periodischen Signal periodisch leitend bzw. nicht-leitend. In Abhängigkeit
von dem letztgenannten Eingangssignal liefert das UND-Gatter dann ein periodisches Signal an den Ausgang 51.
Ein Stell-/Rückstellflipflop 52 ist repräsentativ für eine Vielzahl
von Steuereinrichtungen, die zur überwachung der Beaufschlagung des Steuereingangs 49 des UND-Gatters mit dem Steuersignal
eingesetzt werden können. Es sei angenommen, daß das Flipflop 52
sich zunächst im rückgestellten oder binären O-Zustand befindet. Zu diesem Zeitpunkt befindet sich der !-Ausgang auf einem Potential
von 0 V, und dieses Potential von 0 V beaufschlagt die Basen
der Transistoren 53 bzw. 54. Der Transistor 54 ist dann nicht-leitend, da seine Basis und sein Emitter auf dem gleichen Potential
liegen, während der Transistor 53 leitend ist, da sein Emitter positiver
als seine Basis ist. Da der Transistor 53 leitet, liegt der Schaltungspunkt 55 im wesentlichen auf dem Potential +V, so
daß die Diode 54' infolge der positiven Ladung des Kondensators
leitend wird, so daß der Steuereingang 49 auf Masse- oder Nullpotential herabgezogen wird. Dieses Nullpotential hält den Transistor 47 leitend, so daß dementsprechend am Ausgang 51 kein Ausgangssignal
abgegeben wird. Es ist klar, daß es einen sicheren Zustand darstellt, wenn das Flipflop 52 im O-Zustand hängen bleibt,
da kein Ausgangssignal vom UND-Gatter abgegeben wird. Es sei nun angenommen, daß dein Stelleingang des Flipflops 52 ein Stellsignal
zugeführt wird. In Abhängigkeit von diesem letzterwähnten Stell-
309815/1085
signal schaltet das Flipflop 52 in den binären 1-Zustand um, so
daß ein positives (+V) oder binäres 1-Signal am 1-Ausgangssignal
abgegeben wird, das seinerseits die Basen der Transistoren 53 und 54 beaufschlagt. Es wird nun der Transistor 53 nicht-leitend, da
seine Basis und sein Emitter sich im wesentlichen auf dem gleichen Potential befinden. Dagegen wird jetzt der Transistor 54 leitend,
da seine Basis positiver als sein Emitter ist. Da der Transistor 54 jetzt leitet, schaltet der Schaltungspunkt 55 vom Potential +V
auf das Potential O V, so daß die Diode 54' nicht-leitend wird und
das Spannungspotential am Steuereingang 49 von OV auf -V übergeht,
nachdem der Kondensator 56 eine endliche Ladungsdifferenz zwischen dem Schaltungspunkt 55 und dem Steuereingang 49 aufrechterhält.
Dieses negative Potential (-V) am Steuereingang 49 beaufschlagt den Kollektor des Transistors 47 über die Primärwicklung
des Transformators 50, so daß der Transistor 47 leitend und das seiner Basis zugeführte periodische Signal am Ausgang 51 im wesentlichen
reproduziert wird.
Es sei angenommen, daß das Flipflop 52 im binären 1-Zustand hängen
bleibt. Dann entlädt sich der Kondensator 56 über dervleitenden Transistor 47 in einem durch die Kapazität des Kondensators 56 bestimmten
Zeitintervall. Sobald der Kondensator 56 sich entladen hat, nimmt der Steuereingang 49 im wesentlichen das Potential 0 V
an, und der Transistor 47 wird nicht-leitend, so daß am Ausgang 51
kein Ausgangssignal abgegeben wird. Wie ersichtlich, stellt dies
einen sicheren Fehlfunktionszustand dar, da kein Ausgangssignal
abgegeben wird. Werden daher die Stell-ZRückstellsignale dem Flipflop 52 nicht mit einer Folgefrequenz zugeführt, die schneller als
3 0 9 8 15/1065
die Entladungs-Zeltkonstante des Kondensators 56 ist, so erhält der Ausgang 51 kein Ausgangssignal. Ein Störungesicheres UND-Gatter
entsprechend Fig. 3 eliminiert daher bei seiner Verwendung in Verbindung mit dem Stell-/Rückstellflipflop des in Fig. 1 veranschaulichten
Schieberegisters den Fehlfunktionszustand eines unerwünschten
Binärcodes, der erzeugt werden könnte, wenn ein Flipflop entweder im binären 1- oder im binären O-Zustand hängen bleibt.
Unter Bezugnahme auf Fig. 1 sei nun die Arbeitsweise der Speicher
8-12 und des Impulsformers 19 im einzelnen beschrieben, wobei zu
ersehen ist, daß der Feh1funktionszustand eines Kurzschlusses zwischen
dem Eingang und dem Ausgang von Flipflopstufen eliminiert wird, da die Speicher zwischen den Schieberegisterstufen für eine
Wechselspannungskopplung sorgen und daher die Möglichkeit einer Gleichstromkopplung zwischen den Stufen ausschalten. Die Speicher
dienen außerdem dazu, während eines bestimmten Zeitintervalls ein Signal zu speichern, das für den Binärzustand der Flipflopstüfe
repräsentativ ist, die mit ihrem zweiten Eingang verbunden ist. Dabei ist dieses bestimmte Zeitintervall größer als das Zeitintervall
des Rückstellimpulses, der rait dem Rückstelleingang der einzelnen
Flipflopstufen gekoppelt ist. Diese Funktion wird weiter unten im einzelnen erläutert.
Es sei jetzt die Funktion des Speichers 8 im einzelnen beschrieben, wobei darauf hinzuweisen ist, daß die Speicher 9 - 12 in der
gleichen Weise arbeiten. Der Speicher 8 weist Transistoren 57 und 58 auf, deren leitende Strecken über die Primärwicklung 59 eines
Transformators 60 miteinander gekoppelt sind. Die Basis 61 des
3 0 9 8 15/1065
Transistors 57 ist mit dem Eingang 27 des Speichers 8 verbunden, und die Basis 62 des Transistors 58 liegt über einen Widerstand
am Eingang 17 des Speichers 8. Die mit ihren leitenden Strecken parallel-geschalteten Transistoren 57 und 58 arbeiten als UND-Gatter
,da entsprechende Eingangssignale gleichzeitig an den Eingängen
17 und 27 des Speichers anstehen müssen, damit Strom durch die Primärwicklung 59 des Transformators 60 fließt. Die Sekundärwicklung
64 des Transformators 60 dient als Energiespeicher, der festhält, ob Eingangssignale gleichzeitig an die Eingänge 17 und 27
gegeben wurden, was sich durch Stromfluß durch die Primärwicklung 59 und die anschließende Unterbrechung dieses Stromflusses manifestiert,
wenn""das eine der beiden Eingangssignale endet. Der eine Anschluß der Sekundärwicklung 64 liegt an Masse, während der andere
Anschluß mit der Baas des Transistors 65 verbunden ist, dessen Emitter an Mass'e liegt und dessen Kollektor über einen Widerstand
66 mit einem Arbeitspotential +V verbunden ist. Der Kollektor des Transistors 65 ist ebenfalls mit dem Ausgang 32 des Speichers 8
verbunden. Der Transistor 65 wirkt als Schalter, der ein für den binären Signalzustand, den der Speicher 8 zu einem bestimmten Zeitpunkt
speichert, repräsentatives Ausgangssignal liefert.
Es sei nun im einzelnen die Arbeitsweise eines Speichers wie des
Speichers 8 sowie des Impulsformers 19 betrachtet, der zum Setzen
bzw. Rücksetzen der Flipflopstufen des Schieberegisters dient,
wobei insbesondere auf Fig. 1 und Fig. 5 Bezug zu nehmen ist. Das Flipflop 2 befindet sich zu diesem Zeitpunkt in einem binären
1-Zustand, d. h. es ist zuvor durch einen Lastimpuls, der seinem Stelleingang mittels des Signalgenerators 14 zugeführt worden ist,
3 09815/1065
in den 1-Zustand gebracht worden. Dementsprechend wird nun der
zweite Eingang 27 des Speichers 8 (vgl. Impulsfolge E der Fig. 5) mit einem binären 1-Signal beaufschlagt. Zu diesem Zeitpunkt sind
jedoch die Transistoren 57 und 58 nichtleitend, da die Basis 62 des Transistors 58 zu diesem Zeitpunkt keinen Eingangsimpuls erhält.
Zum Zeitpunkt "to" wird der Basis des Transistors 22 mittels
des Signalgenerators 14 ein Schiebeimpuls (vgl. Impulsfolge A der Fig. 5) zugeführt, so daß in Abhängigkeit davon am Emitter ein
positiver Impuls erzeugt wird, der seinerseits den ersten Eingang 17 des Speichers 8 und die Basis 70 des Transistors 71 beaufschlagt, der Bestandteil des Impulsformers 19 ist. In Abhängigkeit
von dem der Baäs 62 des Transistors 58 zugeführten Schiebeimpuls werden die beiden Transistoren 57 und 58 gleichzeitig leitend, da
ihre Basen sich beide auf einem positiven Potential befinden, so daß ein Strom die beiden vorgenannten Transistoren, ferner den
Widerstand 72 sowie die Primärwicklung 59 des Transformators 60 zu durchfließen beginnt. Aufgrund der in der Sekundärwicklung 64
negativ induzierten negativen Spannung wird die Basis des Transistors "65 /
und dieser damit nichtleitend, wie das mit der Impulsfolge Ö der
Fig. 5 veranschaulicht ist, die den Potentialverlauf an der Basis
des Transistors 65 veranschaulicht. Zum Zeitpunkt "ti" verschwindet
der dem Eingang 17 zugeführte Schiebeimpuls (vgl. Impulsfolge A der Fig. 5), so daß der Transistor 58 jetzt nichtleitend wird. Demr
entsprechend fließt auch kein Strom mehr durch die Primärwicklung 59. Jedoch versucht der Transformator 60, den Stromfluß aufrechtzuerhalten,
und die Gegen-EMK des Transformators läßt den Strom von Masse durch die Sekundärwicklung 64 in die Basis des Transistors
65 fließen, so daß der Transistor 65 leitend wird, worauf infolge
3098 15/1065
224728Q
einer Abnahme der Kollektorspannung ein negativer Spannungsimpuls
zum Ausgang 32 (vgl. Impulsfolge C der Fig. 5) gelangt. Die Dauer des Aus gangs impulses am Ausgang 32 wird durch die Zeit3constante
LR des Transformators 60 bestimmt. Die Dauer des Setzimpulses am Ausgang 62 hat den Wert Δ ti (vgl. Impulsfolge C der Fig. 5).
Während des Zeitintervalls Δ ti gibt die Sekundärwicklung 64 des
Transformators 60 im wesentlichen gespeicherte Energie frei, die repräsentativ für das zuvor im binären 1-Zustand gewesene Flipflop
2 ist.
Es sei nun das Verfahren zur Erzeugung der Rückstellimpulse erläutert.
Zum Zeitpunkt "to" wird - wie zuvor erläutert - der Schiebeimpuls der Basis 70 des Transistors 71 zugeführt, so daß
der Transistor 71 leitend wird und ein Strom durch die Primärwicklung 73 des Transformators 74 fließt. Am Ausgang 76 des Impulsformers
19 wird in Abhängigkeit vom anfänglichen Stromfluß durch
die Sekundärwicklung 75 des Transformators (vgl. Impulsfolge D der
Fig. 5) ein positiver Spannungsimpuls erzeugt. Zum Zeitpunkt "ti"
endet der Schiebeimpuls, und der Transistor 71 wird nichtleitend.
Der Transformator 54 sucht den Stromfluß infolge seiner Gegen-EMK,
aufrechtzuerhalten, so daß zu diesem Zeitpunkt ein negativer Spannungsimpuls der Dauer Δ t2 erzeugt wird, der durch die Zeitkonstante
LR des Transformators 74 (vgl. Impulsfolge D der Fig. 5) bestimmt ist. Dieser letzterwähnte negative Spannungsimpuls wird
gleichzeitig allen Rückstelleingängen der Flipflops 2 - 7 des Schieberegisters zugeführt. Wie ersichtlich, ist die Zeitdauer oder
Impulsbreite (-δ. t2) des Rückstellimpulses wesentlich kürzer als
3098 15/1065
die Zeitdauer des Setzimpulses (Δ. ti). Dadurch wird gewährleistet,
daß bei der Rückstellung aller Flipflops das spezielle Fiipflop, dessen Setzeingang ein binäres 1- oder Stellsignal zugeführt wird,
nach der Beendigung des Rückstellimpulses im Setz-Zustand bleibt. Das ist notwendig, um zum nächsten, dem Rückstel!signal folgenden
Schiebeimpuls-Zeitpunkt das binäre 1-Signal zum folgenden Fiipflop
verschieben zu können. V7ie ersichtlich, wird zum Zeitpunkt "ti" das Flipflop 3 vom Setzimpuls in den binären 1-Zustand überführt
(vgl. Impulsfolge F der Fig. 5), und gleichzeitig wird seinem Rückstelleingang ein Rückstellimpuls zugeführt, der daf Flipflop
in denbinären Null-Zustand zu bringen sucht. Die anderen Flipflops,
beispielsweise das Flipflop 2, werden in den Null-Zustand überführt (vgl. Impulsfolge E der Fiq. 5). Das Flipflop 3 befindet sich zu
diesem Zeitpunkt jedoch gleichzeitig im binären 1- und Null-Zustand. Der 1-Ausgang des Flipflops 3 befindet sich im 1-Zustand (vgl.
Impulsfolge F der Fig. 5), und der O-Ausgang des Flinflops 3 befindet
sich im 1-Zustand (vgl. Impulsfolge G der Fig. 5). Wenn jedoch zum Zeitpunkt "t2" der Ruckstellimpuls endet (vgl. Impulsfolge
D der Fig. 5), so bleibt das Flipflop 3 im binären 1-Zustand, da der Stellimpuls sich bis zum Zeitpunkt "t3" (vgl. Impulsfolge E
der Fig. 5) noch auf negativem Niveau befindet. Das binäre 1-Signal kann dann zum nächsten Schiebeimpuls-Zeitpunkt an das Flipflop 4
weitergeschoben werden. :
Da bekanntlich die zeitliche Stromänderung der Spannung an der
Induktivität gleich ist, können die Impulsbreiten der ffetz- und
Rücksetzimpulse leicht durch geeignete Wahl der zügeführten Spannung
und der Induktivität des speziellen Transformators festgelegt» werden,
30 9 8 15/ 106 5
da die Impulsbreite dem Wert di/dt proportional ist. Soll beispielsweise
die Impulsbreite A ti des von einem Speicher gelieferten
Setzimpulses dreimal so groß wie die Impulsbreite At2 des
Rückstellimpulses sein, so kann die folgende allgemeine Formel zur
Berechnung der Induktivität der Transformatoren 60 und 74 verwendet v/erden.
Es sei Ll die Induktivität des Transformators 60 und L2 die Induktivität
des Transformators 74. Ferner sei angenommen, daß die Spannung an den Transformatoren 60 und 74 bzw. die Änderung des
Stroms (di) durch die Transformatoren 60 und 74 jeweils gleich seien. Dabei handelt es sich um eine zu ERläuterungszwecken getroffene
Vereinfachung, und es versteht sich, daß die Sekundarspannungen an den entsprechenden Transformatoren in, dem beschriebenen Ausführungsbeispiel
unterschiedlich sind und in den Gleichungen eine entsprechende Maßstabsveränderung erfahren müssen.
1) Δ, ti = 3 Δ t3
2) Λ ti = dt = di Ll
3) Δ t3 = dt = di L2
(2) und (3) eingesetzt in (1):
4) di . Ll = 3 di L2,
V V
so daß
5) Ll =3L2
Man sieht dahe.r, daß die Dauer Zs.ti des Setzimpulses etwa das Dreifache
der Dauer des Rückstellimpulses At2 beträgt, wenn die Induktitvität
des Transformators 60 dreimal so groß wie die Induk-
309815/1065
tivität des Transformators 74 gemacht wird.
Insgesamt wird erfindungsgemäß ein Schieberegister mit η-Stufen und
n-1 Speicherstufen zur Verfügung gestellt, die jeweils zwischen benachbarte Schieberegisterstufen geschaltet sind. In Abhängigkeit
von einem Lastimpuls der Frequenz f2 wird in der ersten Flipflop-Stufe
ein binäres 1-Signal gespeichert und in Abhängigkeit von
Schiebeimpulsen einer Frequenz f1, wobei f2 = fl/n, sukzessive in
die aufeinanderfolgenden Flipflopstufen verschoben.
P atentanspräche ι
309815/1065
Claims (10)
- Patentansprüche. Mehrstufiges Schieberegister, gekennzeichnet durch eine erste
Einrichtung, die auf eine bestimmte Stufe des Schieberegisters
anspricht, wenn diese sich gleichzeitig mit der Lieferung eines Verschiebesignals zur überführung des Binärzustands der der bestimmten Stufe folgenden Stufe in einen vorgegebenen Zustand
in dem vorgegebenen Zustand befindet, sowie durch eine auf die
Lieferung des Verschiebesignals ansprechende zweite Einrichtung zur Beaufschlagung der einzelnen Stufen des Schieberegisters mit einem Rückstellsignal. - 2. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß
die erste Einrichtung mindestens einen Speicher aufweist, der
während eines Zeitintervalls, das größer als die Dauer des
Rückstellsignals ist, festhält, daß die bestimmte Stufe sich in dem vorgegebenen Binärzustand befand. - 3. Schieberegister nach Anspruch 2, dadurch gekennzeichnet, daß
der Speicher an die der bestimmten Schieberegisterstufe folgende Schieberegisterstufe ein Setzsignal mit einem ersten gewählten Zeitintervall abgibt, - 4. Schieberegister nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die zweite Einrichtung eine Signalformeinrichtung aufweist, die das Rückstellsignal mit einer zweiten ausgewählten
Zeitdauer liefert, die kleiner als die erstgenannte ausgewählte Zeitdauer ist.309815/1065— 1 ö - 5. Schieberegister nach Anspruch 4, dadurch gekennzeichnet, daß die Vorderflankendes Setzsignals und des Rücksetzsignals zeitlich im wesentlichen zusammenfallen.
- 6. Schieberegister nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß es eine Einrichtung aufweist, die anspricht, wenn die Schieberegisterstufen während vorgegebener periodischer Intervalle sich in ausgewählten Binärzustanden befinden, und die dann ein entsprechendes codiertes Ausgangssignal liefert.
- 7. Schieberegister nach einem oder mehreren der Ansprüche 2- 6, das η-Stufen enthält, wobei η eine ganze Zahl ist, dadurch gekennzeichnet, daß es eine Signalerzeugungseinrichtung zur Abgabe eines Schiebesignals mit einer Frequenz fl und eines Lastimpulses mit einer Frequenz f2 = fl/n, wobei der Lastimpuls der ersten Stufe des Schieberegisters zugeführt wird, ferner n-1 Speichereinrichtungen mit ersten und zweiten Eingängen sowie einem Ausgang aufweist f wobei der Ausgang der ersten Stufe des Schieberegisters mit dem ersten Eingang der ersten Speichereinrichtung verbunden ist und der Ausgang des ersten Speichers mit dem Eingang der zweiten Stufe des Schieberegi-Stufe sters verbunden ist etc. und wobei der Ausgang der (n-1)ten/ des Schieberegisters mit dem ersten Eingang des η-ten Speichers und der Ausgang des (n-1)ten Speichers mit dem Eingang der η-ten Stufe des Schieberegisters verbunden ist, während der zweite Eingang jedes Speichers auf das Schiebesignal anspricht, um jedesmal einen Stellimpuls am Ausgang abzugeben,309315/ 106522472wenn der erste Eingang des Speichers sich gleichzeitig auf einem vorgegebenen binären Niveau befindet.
- 8. Schieberegister nach Anspruch 6, dadurch gekennzeichnet, daß die auf die Schieberegisterstufen ansprechende Einrichtung eine Mehrzahl mit den Ausgängen der Schieberegisterstufen gekoppelter UND-Gatter mit jeweils einem Signaleingang, einem Steuereingang und einem Ausgang aufweist, wobei am Ausgang ein periodisches Signal so lange ansteht, wie am Signaleingang eine periodisches Signal ansteht und gleichzeitig der Steuereingang vom Ausgang einer ausgewählten Schieberegisterstufe mit einem ausgewählten binären Niveau bei vorgegebener Frequenz beaufschlagt wird.
- 9. Schieberegister nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Speicher (8 - 12) jeweils erste und zweite Transistoren (57, 58) aufweisen, deren leitende Strecken mit der Primärwicklung (59) eines Transformators (60) in Reihe geschaltet sind, daß die Basis des ersten Transistors (57) den ersten Eingang des Speichers und die Basis des zeiten Transistors (58) den zweiten Eingang des Speichers bildet und daß die Sekundärwicklung (64) des Transformators (60) an der Basis eines dritten Transistors (65) liegt, dessen Ausgangselektrode den Ausgang des Speichers bildet.
- 10. Schieberegister nach Anspruch 9, dadurch gekennzeichnet, daß der Impulsformer (19) einen Transistor (71) aufweist, dessen Basis mit dem das Schiebesignal liefernden Ausgang des Signal-309815/1065generators (14) und dessen leitende Strecke mit der Primärwicklung (73) eines Transformators (74) in Reihe geschaltet ist, dessen Sekundärwicklung mit den Rückstelleingängen der einzelnen Stufen des Schieberegisters in Verbindung steht.Kw/hs/me 5309815/ 1065Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18610771A | 1971-10-04 | 1971-10-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2247280A1 true DE2247280A1 (de) | 1973-04-12 |
Family
ID=22683682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722247280 Pending DE2247280A1 (de) | 1971-10-04 | 1972-09-27 | Mehrstufiges schieberegister |
Country Status (11)
Country | Link |
---|---|
US (1) | US3743858A (de) |
JP (1) | JPS5746250B2 (de) |
AU (1) | AU467769B2 (de) |
BE (1) | BE789604A (de) |
BR (1) | BR7206677D0 (de) |
CH (1) | CH559480A5 (de) |
DE (1) | DE2247280A1 (de) |
ES (1) | ES407243A1 (de) |
FR (1) | FR2156027B1 (de) |
GB (1) | GB1378556A (de) |
IT (1) | IT967962B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4278900A (en) * | 1979-02-15 | 1981-07-14 | Westinghouse Electric Corp. | Fail-safe pulse providing apparatus |
US4775990A (en) * | 1984-01-18 | 1988-10-04 | Sharp Kabushiki Kaisha | Serial-to-parallel converter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3210559A (en) * | 1959-11-06 | 1965-10-05 | Burroughs Corp | Shift register with interstage monostable pulse-forming and gating means |
US3173094A (en) * | 1962-04-13 | 1965-03-09 | Automatic Elect Lab | Electronic distributor for either serial input to parallel output or parallel input to serial output |
BE631623A (de) * | 1962-04-27 | |||
US3297950A (en) * | 1963-12-13 | 1967-01-10 | Burroughs Corp | Shift-register with intercoupling networks effecting momentary change in conductive condition of storagestages for rapid shifting |
-
0
- BE BE789604D patent/BE789604A/xx unknown
-
1971
- 1971-10-04 US US00186107A patent/US3743858A/en not_active Expired - Lifetime
-
1972
- 1972-08-23 AU AU45878/72A patent/AU467769B2/en not_active Expired
- 1972-08-25 GB GB3978472A patent/GB1378556A/en not_active Expired
- 1972-09-26 BR BR006677/72A patent/BR7206677D0/pt unknown
- 1972-09-27 DE DE19722247280 patent/DE2247280A1/de active Pending
- 1972-09-28 IT IT29808/72A patent/IT967962B/it active
- 1972-09-29 JP JP47097296A patent/JPS5746250B2/ja not_active Expired
- 1972-10-03 CH CH1455272A patent/CH559480A5/xx not_active IP Right Cessation
- 1972-10-03 ES ES407243A patent/ES407243A1/es not_active Expired
- 1972-10-04 FR FR7235159A patent/FR2156027B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2156027A1 (de) | 1973-05-25 |
JPS5746250B2 (de) | 1982-10-02 |
AU467769B2 (en) | 1975-12-11 |
BE789604A (fr) | 1973-04-03 |
IT967962B (it) | 1974-03-11 |
GB1378556A (en) | 1974-12-27 |
CH559480A5 (de) | 1975-02-28 |
AU4587872A (en) | 1974-02-28 |
FR2156027B1 (de) | 1978-03-10 |
US3743858A (en) | 1973-07-03 |
BR7206677D0 (pt) | 1973-08-21 |
ES407243A1 (es) | 1975-10-01 |
JPS4845148A (de) | 1973-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0038947B1 (de) | Programmierbare logische Anordnung | |
DE1288144C2 (de) | Einrichtung zur uebertragung von daten zwischen einem statischen und einem dynamischen speicher | |
DE2460979A1 (de) | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung | |
DE2058060A1 (de) | Schutzschaltung fuer Informationsspeicher | |
DE2711426A1 (de) | Frequenzvervielfacher | |
DE2531382B2 (de) | Digitaler Matrixspeicher aus Feldeffekt-Transistoren | |
DE2327724A1 (de) | Phasenstarrer oszillator | |
DE2226339A1 (de) | Verfahren und vorrichtung zur bildung bestimmter impulsfolgen und anwendung des verfahrens | |
DE69810405T2 (de) | Adiabatische Logikschaltung | |
DE2136270A1 (de) | Verfahren und Vergleicher zum Vergleich zweier Binärzahlen | |
DE2108320A1 (de) | Einrichtung zur Frequenz- und Phasenregelung | |
DE2922082C2 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
CH628168A5 (de) | Elektronische identifikationsvorrichtung zur abgabe einer die vorrichtung kennzeichnenden impulsserie. | |
DE2247280A1 (de) | Mehrstufiges schieberegister | |
DE2235802A1 (de) | Verfahren und einrichtung zur pruefung nichtlinearer schaltkreise | |
EP0058243B1 (de) | Integrierte digitale Halbleiterschaltung | |
DE2061990B2 (de) | Schaltungsanordnung für einen elektronischen Koppelpunkt in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE2556833C3 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines Halbleiterspeichers | |
DE2146108A1 (de) | Synchrone Pufferanordnung | |
DE1054750B (de) | Verfahren zur Stoerwertunterdrueckung bei Magnetkernspeichern | |
DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
DE1537307A1 (de) | Logische Schaltung | |
DE2113819C2 (de) | Fernsteuerverfahren und Vorrichtung zur Durchführung dieses Verfahrens | |
DE2034169A1 (de) | Speicherzelle fur Speicher mit wahl freiem Zugriff | |
DE2504138A1 (de) | Nichtlinearer analog/digital- umsetzer |