DE2233316A1 - Digitaldatenkorrektor - Google Patents

Description

ThOMSEN - TlEDTKE * BüHUNG TEL. (0811) 53 0211 TELEX: S-24 303 topat ■■:-.. 0 0"50OiC

PATE N T A H WALTE

München: Frankfurt/M.:

Dipl.-Chem. Dr. D. Thomsen Dipl.-Ing. W. Welnkaufl

Dipl.-Ing. H. Tiedtke (Fuchshohl 71)

Dipl.-Chem. G. Bühling Dipl.-Ing. R. Kinne Dipl.-Chem. Dr. U. Eggers

8 00 0 M ünc he ti Z

Kaiser Ludwig Platz 6 6.JuIi 1972

Nippondenso Co., Ltd.
Kariya-shi, Japan

Digitaldatenkörrektor"

Die Erfindung bezieht sich auf ein Digitaldatenkorrektursystera zum Korrigieren eines Basiseineangssignals mittels -zumindest eines digitierten Korrektureingangssignals, wenn ein adäquates Ausgangs signal nicht durch bloßes Anlegen eines digitierten Basiseingangssignals beispielsweise an ein ■: elektronisches Kraftstoffeinspritzsystem erhalten wird.

In einem konventionellen elektronischen Kraftstoffeinspritznystem wird die Größe des Rasiseingangssignals eines Haschinenuntei'drucks nach einer vorbestimmten Punktion derart korrigiert, daß sowohl der Maschinenunterdruck des Basiseingangssignals als auch die Korrektureingangssignale, die die Maschinendrehzahl, die Maschinenterrperatur und 'die Ansaug-

209884/1235

BAD ORIGINAL

lufttemperatur umfassen in analoge Spannungen umgewandelt werden und Operationen, wie Addition, Subtraktion und Multiplikation, analog durchgeführt werden.

In einem solchen analogen System sind die Puntkionen zur Korrektur um so komplizierter, je mehr Arbeitsvorgänge erforderlich sind. Außerdem führen ein komplizierterer Aufbau und größere Abmessungen des Systems zu höheren Kosten.

Mit der Erfindung werden äefl*geffiä&-cli-e-oben erwähnten Nachteile des konventionellen elektronischen Kraftstoffe.ißs-p-ritzsystems durch Schaffung einer preiswerten und kompakten Digitaldatenkorrekturvorrichtung vermieden, die einfachen Aufbau hat und alle digitalen Rechenvorgänge (Operationen) durchführen kann.

Die Erfindung wird im folgenden anhand schematischer Zeichnungen an Ausführungsbeispielen näher erläutert.

Fig. 1 zeigt ein Blockdiagramm der erfindungsgemäßen Digitaldatenkorrekturvorrichtungj

Pig. 2 zeigt ein Blockdiagramm eines wesentlichen

Teils der Digitaldatenkorrekturvorrichtung nach Fig. Ij

Fig. 3 zeigt in einem Kennwertdiagramm die Beziehung zwischen dem Basiseingangssignal zum Matrix-

209884/1235

BAD ORIGINAL

-3- 223331L

abschnitt der erfindungsgemäßen "Vorrichtung und der Anzahl deren Ausgangsimpulse;

Fig. ¹I zeigt eine Halteschaltung (Verriegelungsschaltung), die die Register der Schaltung nach Fig. 1 und 2 bildet;

Fig. 5a und 5.b zeigen elektrische Schaltungsanordnungen der Wähltore in der Schaltung nach Fig. 1 und 2;

Fig. 6 ^rei&t -eine elektrische Schaltungsanordnung des in der Schaltung nach Fig. 1 und 2 enthaltenen Datenwählers;

Fig. 7 zeigt eine elektrische Schaltungsanordnung der in Fig. 2 veranschaulichten Zählschaltung;

Fig. 8 zeigt eine elektrische Schaltungsanordnung der in der Schaltung nach Fig. 1 enthaltenen Addierschaltung;

Fig. 9 zeigt eine elektrische Schaltungsanordnung des in Fig. l gezeigten Vergleichers; und

Fig. 10 zeigt eine elektrische Schaltungsanordnung des in Fig. 2 gezeigten hexadezimalen Decoders für Binärcodes.

209884/1235

Anhand von Pig. 1 wird nun eine Ausführungsform der erfindungsgemäßen Vorrichtung mit drei Korrektureingängen erläutert. In dieser Figur bezeichnet die Bezugsziffer 0 einen Eingangsanschluß, an dem das Basiseingangssignal A einer digitalen Größe (Menge) anliegt, die beispielsweise dem für ein elektrisches Kraftstoffeinspritzsystem erforderlichen Maschinenunterdruck entspricht, und die Bezugsziffern 1, 2 und 3 bezeichnen Eingangsanschlüsse, an denen Korrektureingangssignale EL, B^ bzw. B, anliegen, die beispielsweise die digitale Größe der Maschinendrehzahl, der Maschinentemperatur und der Ansauglufttemperatur repräsentieren, die für das elektronische Kraftstoffeinspritzsystem erforderlich sind. Die Bezugsziffer 100 bezeichnet ein Register mit einer bekannten Halteschaltung, das ein Flip-Flop zur Speicherung der digitalen Größe des Basiseingangssignals in Form einer Binärzahl verwendet und an dem Ausgangsanschluß 100a Signale erzeugt. Die Bezugsziffern 10, 20 und 30 zeigen Programmierabschnitte zum Abtasten der darin enthaltenen digitalen Programmdaten in Abhängigkeit von den digitalen Größen der Korrektureingangssignale B^, Bp bzw. B, in Übereinstimmung mit einem vorbestimmten Programm, das in Abhängigkeit von den Korrektureingangssignalen die zu korrigierende digitale Größe des Basiseingangssignals A oder das korrigierte Basiseingangssignal bestimmt. Die Bezugs ziffer 101 bezeichnet ein Wähltor, mit dem nacheinander an den Eingangsanschluß 102a des Datenwählers 102 die Programmdaten der Korrektureingangssignale B₁, B~ und B, angelegt werden, die im Ansprechen auf ein extern gebildetes Signal an den Eingangsanschlüssen 131B₁, 131Bp bzw. 131B, anliegen. Die Bezugsziffer 103 bezeichnet eine Zählschaltung zur

209884/1235

Durchführung einer Binärzählung von Impulsen von dem Ausgangsanschluß 1021 des Datenwählers 102, und das Ausgangssignal der Zählschaltung 103 liegt an dem Eingangsanschluß 105a der Addierschaltung 105 an. Die Bezugsziffer 104 bezeichnet ein Wähltor zum Wählen des Basiseingangssignals A und des Ausgangssignals des Registers 108, und dieses Wähltor 104 legt eine in dem Register 100 gespeicherte Binärzahl an den Eingangsanschluß 105b der Addierschaltung 105 nur an, wenn Rechenoperationen für das erste Korrektureingangssignal B^ durchgeführt werden, während die Torlogik des Wählers 104 derart bestimmt ist, daß die in dem Register 108 gespeicherte Binärzahl an dem Eingangsanschluß 105b der Addierschaltung 105 anliegt, wenn Rechenoperationen für das zweite und das folgende.Korrektureingangssignal Bp und B, durchgeführt werden. Die Addierschaltung 105 dient zum Addieren der Binärzahl-Eingangssignale, die an den Eingangsanschlüssen 105a und 105b anliegen; ihr binäres Ausgangssignal liegt an dem Register 106 an. Das Binärzahl-Ausgangssignal des Registers 106 liegt seinerseits an dem Register 107 und dem Wandler 112 an. Das Binärzahl-Ausgangssignal des Registers 107 liegt an dem Register 108 an, dessen binäres Ausgangssignal an dem Register 109 und dem Wähltor 104 anliegt. Jedes der zuvor erwähnten Register 106, 107, 108 und 109 besteht aus einer bekannten Halteschaltung. An einem Eingangsanschluß 112b des Vergleichers 112 liegen die Äusgangssignale C des Registers 106, und am anderen Eingangsanschluß 112c des Vergleichers 112 liegen die Ausgangssignale D der Zählschaltung 111. Diese beiden Eingangssignale werden miteinander verglichen, und ist C$ D, wird ein Signal H mit hohem Pegel an dem Ausgängsanschluß 112a erzeugt, der mit

209884/1235

dem Rücksetzeingangsanschluß 1132 des RS-Flip-Flop 113 verbunden ist. Liegt ein Impuls H mit hohem Pegel von einem nicht gezeigten Bezugsiinpulsgenerator an dem Setzeingangsanschluß 1131 des RS-Flip-Flop 113 an, wird dieses in Betrieb gesetzt und erzeugt dadurch an seinem Ausgangsanschluß 113a ein Signal H mit hohem Pegel, das das UND-Tor 11Ö öffnen läßt, während andererseits das Auftreten eines Signals II mit hohem Pegel am Rücksetzeingangsanschluß 1132 die Erzeugung eines .Signals L mit niedrigem Pegel am Ausgangsanschluß 113a verursacht und dadurch das UND-Tor 110 geschlossen ist.

Das Ausgangssignal des UND-Tors 110 liegt an der Zählschaltung 111 und dem Stroboskopanschluß 1102 des Datenwählers 102 an. Während das UND-Tor 110 offen ist, treten kontinuierlich Impulse mit gegebenen Frequenzen an dem Eingangsanschluß 1101 des UND-Tors 110 auf, so daß eine Vielzahl von Impulsen das UND-Tor 110 während der Zeit passieren, bei der das hochpegelige Signal H an dem Ausgangsanschluß 113a anliegt. Der Ausgangsanschluß.der Zählschaltung 111 ist nicht nur mit dem Eingangsanschluß 112c des Vergleichers 112 verbunden, sondern auch mit dem Datenwähleingangsanschluß 102b des Datenwählers 102. Der Zähler 111 zählt die Anzahl der von dem Tor 110 empfangenen Impulse und erzeugt das Binärcodesignal, das den Zählbetrag an den Anschlüssen 112c und 102d zeigt.

Der Programmierabschnitt 10 als repräsentatives Beispiel der in Fig. 1 gezeigten Programmierabschnitte 10, 20 und 30, das Wähltor 101 und der Datenwähler 102 sind in Fig. 2 ge-

209884/1235
BAD ORIGINAL

zeigt, worin ebenfalls der Matrixabschnitt 13 in einem programmierten Zustand und ein hexadezimaler Decoder 12 für einen Binärcode gezeigt ist.

Bestimmte Teile der in dem Blockschaltbild nach Fig. und 2 gezeigten Schaltung sind mehr im einzelnen in Pig. ¹J und 10 veranschaulicht. Das Register 106 besteht aus der in Pig. 4 gezeigten Halteschaltung (SlJ 5^75 N) - in gleicher VJeise auch die anderen Register 100, 107, 108, 109 und 11. Wird ein Zeitgeberimpuls an den Zeitgeberanschluß angelegt, wird ein an. jeden der D-Anschlüsse 106a^ bis 106ah angelegtes Signal gespeichert und von jedem der Q-Anschlüsse 112b₁ bis 112b^, erzeugt, bis ein nächster Zeitgeberimpuls angelegt wird. Das Wähltor 101 ist das gleiche wie das in Fig. 5 gezeigte, das 16 parallele Wähltorabschnitte 1010 besitzt, die drei UND-Tore 1010a, 1010b und 1010c und das ODER-Tor lOlOd enthalten. Das Ausgangssignal von dem Programmierabschnitt 10 liegt an den Eingangsanschlüssen 131B_1Q, 131B₁₁, 131B₁₂ ... 131B₁₁,-, während die Ausgangssignale von den Programmierabschnitten 20 und 30 an den Eingangsanschlüssen 131B₂₀, 131B₂₁, 131B₂₂ ... 13IB₂₁₅ bzw. 13IB₃₀, 13IB₃₁ ... 13IB₃₁₅ anliegen. VJird ein Wähleingangssignal zum Wählen der Programmierabschnitte 10^ 20 oder 30 nacheinander an Eingangsanschlüsse S₁, Sp oder S, angelegt, werden Ausgangssignale, die den Ausgangssignalen von den Programmierabschnitten 10, 20 bzw. 30 entsprechen, von 16 Anschlüssen 102a_Q, 102a₁, 102a₂ ... 102a₁₅ geliefert. Das in Fig. 5b gezeigte übrige Wähltor 104 ist im Aufbau fast das gleiche wie das Wähltor 101. Wird ein Signal von jedem der Eingangsanschlüsse Sjj und S₅ nacheinander angelegt, werden die Aus-

209884/1235

gangssignale, die den AusgangsSignalen der Register 100 bzw. 108 entsprechen, von vier Anschlüssen 105b₁₃ 105bp, 105b, und 105bj. geliefert. Der in Fig. 6 im einzelnen gezeigte Datenwähler 102 ist mit 16 Eingangsanschlüssen 102a , 102a,,, 102a~ ... lO2a_1tversehen, an denen die Signale von dem Wähltor 101 anliegen. Das Ausgangssignal von der Zählsehaltung 111 liegt an den Datenwählanschlüssen 102b₁₃ 102bp, 102b^ und 102b^, während das Äusgangssignal von deia UND-Tor 110 an dem Stroboskopeingangsanschluß 1102 anliegt, so daß von dem Ausgangsanschluß 1021 ein Auspangssignal erhalten wird. (Dafür wird eine SN 5^150-Schaltung verwendet), Die zuvor erwähnte Zählsehaltung 103 besitzt gemäß Darstellung in Fig. 7 vier JK-Plip-Plop zum Zählen des Signals von dem Anschluß 1021 und zum Erzeugen eines den ZShlbetrag an den Ausgangsanschlüssen 105a.j, lOSa-, 105a^ und IQSaj. anzeigenden Signals. Diese Zählsehaltung ist die gleiche wie die Schaltung Hl; beide sind bekannt. Die Addierschaltung 105 besteht gemäß Darstellung in Fig. 8 aus ^-Bit-Addierschaltungen, in denen das Ausgangssignal des Binärcodes von der Zähischaltung 103 an den vier Eingangsanschlüssen 105B₁, 105a₂, 105a., und 105a|. anliegt, während ein Wählsignal von dem Wähltor 10*1 an den vier Eingangsansehlüssen 105b₁, 105b₂, 105b, und 105bj, anliegt. (Diese Addierschaltung 105 besteht aus einer SN 5^^-Schaltung). Der Vergleicher 112 ist in Pie. 9 gezeigt; bei ihn» liegt das Ausgangssignal von dem Register 106 an den vier EinganEsansehlössen 112b₁, 112b_, 112b, und l^b^an, während das Ausgangssignal von der Zählsehaltung 111 an den vier Eingangsansehlüssen 112C₁, 112c₂, H2c, und 112C|j anliegt. (Dieser Digital vergleicher ist eine SN 5*1185-Schaltung). Der hexadezimale Decoder 12 für den Binärcode ist

209884/1235

in Fig. 10 gezeigt; bei ihm liegt das Ausgangssignal des Registers 11 an den vier Exngangsanschlüssen ISa₁, 12a₂, 12a, und 12a|, an, während gleichzeitig das Torsignal an den Toranschlüssen 12g^ und 12gp zum öffnen des Tors zur Durchführung des Decodierungsvorgangs anliegt, so daß die Ausgangssignale von den 16 Ausgangsanschlüssen 12f , 12f., 12f„ ... 12f_lc- an dem Matrixabschnitt 13 anliegen. (Dieser hexadezimale Decoder 12 ist eine SN 54154-Schaltung).

Es wird nun die Arbeitsweise des erfindungsgemäßen Systems mit dem zuvor beschriebenen Aufbau erläutert. Wenn zwar, das Basiseingangssignal A und die Korrektureingangssignale B., B₂ und B, digitale Größen sind und alle Rechenvorgänge digital durchgeführt werden, werden sie hier zur einfachen Veranschaulichung als binäre Eingangssignale behandelt.

Bei der Schaltung nach Fig. 2 sei angenommen, daß die an den Eingangsanschluß 1 angelegte digitale Korrekturgröße B, die Zahl 5 ist und das Basiseingangssignal A die Zahl 10 ist und daß die Zahl 5 in binärer Form in dem Register 11 gespeichert ist, während gleichzeitig die binäre 5 in eine hexadezimale Zahl durch den Decoder 12 umgewandelt wird und dadurch ein hochpegliges Signal nur an dem Anschluß 5 erzeugt wird. Dieses Signal verursacht die Erzeugung von Ausgangssignalen an den acht Ausgangsanschlüssen des Matrixabschnitts 13 und dadurch die Abtastung der digitalen Korrekturdaten B^, woraufhin an den acht Exngangsanschlüssen 102a₁, 102a,, 102a₅, 102a.,, 102a_g, 102a_1;L, 102a₁, und 102a₁₅ des Datenwählers 102 über das Wähltor 101 Signale

209884/1235

erscheinen. Da das Basiseingangssignal A gleich 10 ist, wiederholt der Datenwähler 102 zehn Wählvorgänge in Abhängigkeit von dem Ausgangssignal der Zählschaltung 111, was im folgenden beschrieben wird, wodurch fünf Impulse am Ausgangsanschluß 1021 erzeugt werden. Ändert sich das Basiseingangssignal A von 10 nach 15, werden an dem Ausgangsanschluß 1021 acht Impulse erzeugt. Wird andererseits das Basiseingangssignal A auf 5 verringert, werden an dem Ausgangsanschluß 1021 drei Impulse erzeugt. Ändert sich ferner das Korrektureingangssignal B₁ von 5 nach 15, werden an dem Ausgangsanschluß 1021 sechs Impulse erzeugt, wenn das Basiseingangssignal A gleich 10 ist. Auf diese Weise erscheinen Impulse in Abhängigkeit von dem Basiseingangssignal A und dem Korrektureingangssignal B. an dem Ausgangsanschluß 1021, wie dies in der graphischen Darstellung nach Fig. 3 gezeigt ist. In dieser Figur repräsentiert die Ordinate die Anzahl der an dem Ausgangsanschluß 1021 erscheinenden Ausgangsimpulse, während die Abzisse das Basiseingangssignal A zeigt. Die Kurven a und b zeigen die Beziehungen zwischen den Basis- und KorrektureingangsSignalen, wenn das Korrektureingangssignal B. gleich b bzw. 12 ist.

Es wird nun die Betriebsweise des gesamten Systems, das die Schaltung nach Fig. 2 enthält, anhand von Fig. 1 erläutert. Das Basiseingangssignal A wird über das VTähltor 104 an die Addierschaltung 105 angelegt. Da jedoch kein Impuls an der Zählschaltung 103 angekommen ist und ferner ein Signal an dem Eingangsanschluß S₁. des Wähltors 101 anliegt, ist das Ergebnis der Addition in der Addierschaltung 105 dasgleiche wie das Eingangssignal A. Dieser Wert A liegt an dem Register 106 und

ferner ^{an den} Registern 107 und 108 an und wird nacheinander

209884/12 3 5

darin gespeichert. Die korrigierten Größen B₁₁* ^B ₂l ^{und b}«j die in Übereinstimmung mit dem Programm der Programmierabschnitte 10, 20 und 30 durch die Korrektureingangssignale B₁, B_p und B_ abgetastete Ergebnisse der digitalen Programmgrößen sind, liegen an dem Wähltor 101 an. Unter diesen Größen wird die Größe B₁₁ zum Auftreten an dem Eingangsansehluß 102 a des Datenwählers 102 in einer vorbestimmten Reihenfolge gewählt. Mit der Ankunft eines hochpegligen Signals H an dem Setzeingangsanschluß 1131 des RS-Flip-Flops 113 erscheint das hoehpeglige Signal H an dem Ausgangsanschluß 113a, so daß das UND-Tor 110 geöffnet ist und die Impulse von dem Eingangsanschluß 1101 am Ausgangsanschluß 1102 des UND-Tors 110 erzeugt werden. Diese Impulse werden durch die Zählschaltung 112 gezählt, und ist das gezählte Ergebnis gleich der in dem Register 106 gespeicherten Information A , wird das hoehpeglige Signal H an dem Ausgangsanschluß 112a des Vergleichers 112 erzeugt, woraufhin das RS-Flip-Flop 113 umgeschaltet wird, wodurch an dem Ausgangsanschluß 113a des RS-Flip-Flops 113, der der Eingangsanschluß des UND-Tors 110 ist, gleichzeitig ein niedrigpegliges Signal L auftritt, wodurch die Erzeugung von Impulsen an dem Ausgangsanschluß 1102 des UND-Tors 110 beendet wird. Dadurch beendet die Zählschaltung 111 an diesem Punkt ihren Betrieb. Das Signal von dieser Zählschaltung 111 wird zum Wählen des Datenwählers 102 bis zum Wert des Basiseingangssignals A verwendet. Inzwischen wird die in dem Matrixabschnitt 13 programmierte Anzahl von Impulsen am Ausgangsanschluß 1021 des Datenwählers 102 erzeugt, was bereits erläutert wurde; diese Impulse werden durch die Zählschaltung 103 gezählt. Das Ergebnis dieses Zählvorganges wird mit ^B _leor angenommen.

209884/1235

Die in dem Register 108 gespeicherte Information A wird durch Anlegen eines Signals an den Eingangsanschluß S_R des Wähltors 104 gewählt und an die Addierschaltung 105 angelegt, die das Ergebnis A^ der Addition " B_lcor + A " an ihrem Ausgangsanschluß erzeugt. Dieses Datum wird in den Registern 106, 107, 108 und 109 gespeichert. Wie in dem Fall, daß das korrigierte Datum EL durch den Programmabschnitt 10 in Abhängigkeit von dem Korrektureingangssignal B. erzeugt wird, läßt das Anlegen des korrigierten Datums Bp₁ mittels des Programmabschnitts 20 durch das Wähltor 101 an den Datenwähler 102 diesen den Wählvorgang bis zu dem in dem Register 106 gespeicherten A^ durchführen. Die so gewählten Impulse werden an dem Ausgangsanschluß 1021 erzeugt und durch die Zählschaltung 103 gezählt. Unter der Annahme, daß das Zählergebnis Bp ist, wählt das Uähltor 10*J die Information A + ^B-i_cor» die in dem Register 108 gespeichert ist, und legt sie an die Addierschaltung 105 an, und daher erzeugt die Addierschaltung 105 an ihrem Ausgangsanschluß das Signal A ^{+ B}lcor ^{+ D}2cor> ^d« ^h* ^{die Summe VOn A}o ^{+ B}lcor ^{und D}2cor> ^was das durch die Zählschaltung IO3 erhaltene Ergebnis ist.

Die obige Erläuterung gilt ebenfalls für den Rechenvorgang für das Korrektureingang3signal B,, bei dem das durch den Programmabschnitt 30 abgetastete korrigierte Datum B an dem Datenwähler 102 anliegt. Die Ausgangsimpulse, die sich aus der Wahl durch den Datenwähler 102 des Datums A + B₄ + B„

ο lcor 2cor

ergeben, liegen an der Zählschaltung I03 an, während das gezählte Ergebnis B₅₀₀₁, der Zählschaltung IO3 dem Datum A + P. + p In der Addierschaltung 105 addiert wird, und das resultie-

209884/1235

rende Datum A + B._lcor + ^B?_cor ^{+ B}3_Cor ^w^-^rd ^^{n dem} Register 109 gespeichert. In anderen Worten, es wird ein digitales Signal, das das Ergebnis der Korrektur des Basiseingangssignals A mittels der Korrektureingangssignale EL, B_? und B-, ist, in dem Register 109 gespeichert. Das digitale Signal wird beispielsweise zur Bestimmung der einzuspritzenden Kraftstoffmenge in einem elektronischen Kraftstoffeinspritzsystem verwendet.

Die Erfindung ist nicht auf die im Vorhergehenden veranschaulichten Ausführungsformen beschränkt sondern kann in zahlreichen Formen vorliegen. Beispielsweise können die Korrektureingangssignale in beliebiger Anzahl verwendet werden. Ebenso können zweite und dritte Korrekturen durch A 'anstelle von A + ^Blcor ^bzw* ^Ao ^{+ B}lcor ^{+ B}2cor durchgeführt werden.

Aus der obigen Erläuterung ergibt sich, daß das erfindungsgemäße Digitaldatenkorrektursystem ein erstes Register zum Speichern des digitalen Basiseingangssignals besitzt, einen Programmabschnitt mit einem zweiten Register zum Speichern des digitalen Korrektureingangssignals, wobei der Programmabschnitt die digitalen Programmdaten nach einem vorbestimmten Programm in Abhängigkeit von dem digitalen Korrektureingangssignal abtastet-, und einen Datenwähler zur Aufnahme eines digitalen Programmdatums, entsprechend dem digitalen Basiseingangssignals aus den von dem Programmabschnitt abgetasteten digitalen Programmdaten, so daß selbst bei komplizierter zu korrigierender Punktion da3 korrigierte Datum des digitalen Basiseingangssignals durch Vorausprogrammierung des Systems genau erhalten wird, so daß die gleiche

209884/ 1235

BAD ORIGINAL

Punktion an dem Programmabschnitt erscheint.

Ferner erlaubt die Verwendung der Addiersehaltung

zum Addieren der digitalen Basisdaten zu den durch den Datenwähler gewählten digitalen Programmdaten die Verwendung der vorhergehenden Summe als ein digitales Basiseingangssignal für das folgende Korrektureingangssignal, selbst wenn mehr Korrektureingangssignale verwendet v/erden. Somit wird nicht nur die Erschwerung von Rechenvorgängen beseitigt; sondern die Tatsache, daß Standardschaltungen verwendet werden können, vereinfacht das System und verringert seine Abmessungen, was zu geringeren Kosten führt. Ferner erleichtern digitale anstelle von analogen Operationen die Integrierung von Schaltungen, wodurch die Abmessungen des Systems v/eiter verringert werden.

Mit der Erfindung wird somit ein System zur Korrektur von digitalen Daten geschaffen, das ein erstes Register zum Speichern eines digitalen Basiseingangssignals besitzt und ein zweites Register zum Speichern zumindest eines digitalen Korrektureingangssignals. Ein Programmabschnitt, der das zweite Register enthält, tastet digitale Programmdaten in Übereinstimmung mit einem vorbestimmten Programm in Abhängigkeit von den in Ocm zweiten Register gespeicherten digitalen Korrektureingangssignalen ab, und ein Dateriw'ihler nimmt digitale Programmdaten, die dem digitalen Basiseingangssigrial entsprechen, aus den digitalen Programmdaten auf, die von dem Programmabschnitt abgetastet werden, wobei das durch den Datenw'ihler aufgenommene digitale Programmdatum dem digitalen Basineingangr.;; ignal addiert wird.

2 0 9 0 0 A / 1 2 3 b
BAD ORIGINAL

Claims (2)

1. _ ₁₅ . 2233318

   Patentansprüche

   IJ Digitaldatenkorrektursystem, gekennzeichnet durch ein erstes Register zum Speichern eines digitalen Basiseingangssignals, einen Programmabschnitt mit einem zweiten Register zum Speichern einer Anzahl digitaler Korrektureingangssignale, ivobei der Programmabschnitt digitale Programmdaten in Übereinstimmung mit einem vorbestimmten Programm in Abhängigkeit von den in dem zweiten Register gespeicherten digitalen Eingangssignalen ab- . tastet, und eine Datenwähleinrichtung, die mit deir ersten Register und dem Programmabschnitt zusammengeschaltet ist und digitale Programmdaten, die dem digitalen Easiseingangssignal entsprechen, aus den von dem Programmabschnitt abgetasteten digitalen Prograinmdaten aufnimmt.
2. 2. System nach Anspruch 1, gekennzeichnet durch eine Addierschaltung, die mit der Datenwähleinrichtung und dem ersten Register zusammengeschaltet ist und die von der Datenwählein-r
   richtung aufgenommenen digitalen Programmdaten dem digitalen
   Basiseingangssignal addiert.

   209884/1236'

   BAD ORIGINAL

   Lee r s e i f e