DE2227701A1 - Verfahren zur Herstellung von Schal tungs Zwischenverbindungen - Google Patents

Verfahren zur Herstellung von Schal tungs Zwischenverbindungen

Info

Publication number
DE2227701A1
DE2227701A1 DE19722227701 DE2227701A DE2227701A1 DE 2227701 A1 DE2227701 A1 DE 2227701A1 DE 19722227701 DE19722227701 DE 19722227701 DE 2227701 A DE2227701 A DE 2227701A DE 2227701 A1 DE2227701 A1 DE 2227701A1
Authority
DE
Germany
Prior art keywords
insulating layer
projections
adjacent circuits
circuits
consist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722227701
Other languages
English (en)
Other versions
DE2227701B2 (de
DE2227701C3 (de
Inventor
Willem Romiley Cheshire Luttmer (Großbritannien) H05k 7 08
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE2227701A1 publication Critical patent/DE2227701A1/de
Publication of DE2227701B2 publication Critical patent/DE2227701B2/de
Application granted granted Critical
Publication of DE2227701C3 publication Critical patent/DE2227701C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Patentanwälte 9 O O 7 7 Π 1
Dipl. Ing.C. Wallach LLLI fö I
Dipl. Ing. G. Koch 13 755 Dr. T. Haibach
8 München 2 6. JWM 1972 Kaufingerstr. 8, Tel. 240275
International Conputers Limited,
London, England, Großbritannien
Verfahren zur Herstellung von Schaltungs-Zwischenverbindungen
Die Erfindung betrifft ein Verfahren zur Herstellung von Schaltunge-Zwischenverbindungen zwischen benachbarten Schaltungen eines Mehrschichten-Sohaltungsgebildes.
Man hat bereits vorgeschlagen, zur Herstellung von Schaltungs-Zwischenverbindungen zwischen den einzelnen Schaltungen eines Mehrsohichten-Schaltungsgebildes das Gebilde an denjenigen Stellen, wo Leiterpfade auf verschiedenen Niveaus innerhalb des Gebildes miteinander verbunden werden sollen, mit Löchern zu durchbohren. Die Wandungen dieser Löcher werden sodann zur Herstellung der elektrischen Zwischenverbindungen metallisiert.
Das Bohren von Löchern erfordert einerseits kost ^spielige Vorrichtungen; andererseits ergeben sich schwierige Probleme hinsichtlich der genauen Ausrichtung eines Bohrwerkzeuges bezüglich einer Isolierschicht; man hat daher bereits verschiedene Techniken zur Herstellung von Zwischenverbindungen ins Auge gefaßt, bei denen ein Bohren von Löchern nicht erforderlich ist. Beispielsweise ist in der britischen Patentschrift 1 221 968 ein Verfahren beschrieben, bei welchem eine Formgebungsfolie mit darauf befindlichen konischen Teilen mit einem Film aus einem leitenden Material überzogen wird. Eine Schicht aus einem dielektrischen Material, das entsprechend dem Muster der konischen Aufsatzstücke ausgestanzt ist, wird über diese Aufsatzstucke aufgelegt. Sodann wird eine Leiterfolie so geprägt bzw. gestanzt, daß sie nach oben gerichtete kegelstumpfförmig verlaufende Teile aufweist,
209852/0684
die Ober die konischen Aufsatzstacke gelegt werden können. Diese Teile werden sodann mittels Anwendung von Wärme- und Druck miteinander verbunden. Falls gewünscht, können die Aufsatzstüeke mit einem lötbaren Material überzogen werden, das beim Erhitzen eine Lötverbindung zwischen dem Aufsatzstück und den gestanzten sich kegelstumpfförraig erweiternd verlaufenden Teilen ergibt.
Bei diesem vorstehend beschriebenen Verfahren werden zwar die mit dem mechanischen Bohren von Isolierschichten verbundenen Probleme vermieden; jedoch müssen hierbei drei Teile vor den eigentlichen Arbeitsgängen zur Herstellung der Zwischenverbindung vorgestanzt bzw. vorgeprägt werden. Außerdem sind die Zwischenverbindungen noch groß hinsichtlich ihrer Querschnittsflächen, da die Basis der einzelnen konischen Aufsatzstücke einen Durohmesser von etwa 0,030 Zoll besitzt, während die Aufsatzstücke voneinander Mittelpunktabstände von 0,050 Zoll besitzen müssen. Somit lassen sich nach diesem bekannten Verfahren nur verhältnismäßig geringe Leiterpfaddichten erzielen.
Die Erfindung betrifft somit ein Verfahren zur Herstellung von Schaltungs-Zwischenverbindungen zwischen benachbarten Schaltungen eines Mehrschichten-Schaltungsgebildes, bei welchem einander entsprechende Sätze von Verbindungsstellen an den benachbarten Schaltungen durch eine Isolierschicht hindurch miteinander zur Berührung gebracht und anschließend miteinander verlötet werden. Durch die Erfindung soll ein Verfahren dieser Art geschaffen werden, bei welchem die geschilderten Nachteile der bekannten Verfahren vermieden werden, d.h. daß keine mechanische Löoherbohrarbeitsgänge erforderlich sind und die Zwischenverbindungen mit geringen, im wesentlichen den Abmessungen der Leiterpfade entsprechenden Querschnittsabmessungen herstellbar sind, um eine hohe Leiterpfaddichte zu gewährleisten.
Zu diesem Zweck ist bei einem Verfahren der vorstehend genannten Art gemäß der Erfindung vorgesehen, daß die einander entspreohen-
2ü9852/0684 - 3 -
_ Tf _
den Sätze von Verbindungsstellen als leitende Vorsprünge mit wenigstens einem Lötüberzug ausgebildet sind, daß zwischen den benachbarten Schaltungen eine Isolierschicht aus einem nicht-ausgehärtet en, jedoch aushärtbaren Material angeordnet ist, das zwischen seinem nicht-ausgehärteten und ausgehärteten Zustand e_aen Übergangszustand besitzt, in welchem das Material verformbar ist, daß die benachbarten Schaltungen während der Aushärtung der Isolierschicht, in deren Verlauf das Material der Isolierschicht den erwähnten verformbaren Zwischenzustand durchläuft, gegeneinander gepreßt werden, derart, daß die einander entsprechenden Vorsprünge die Isolierschicht durchdringen und in innige Berührung miteinander gebracht werden, daß bei der anschließenden Endaushärtung der Isolierschicht die Schicht in einen die Vorsprünge umgebenden und die beiden benachbarten Schaltungen voneinander trennenden Isolierkörper überführt wird und daß sodann die einander berührenden Vorsprünge miteinander verschmolzen werden.
Nach zweckmäßigen Ausgestaltungen kann vorgesehen sein, daß die Isolierschicht aus, einem wärmehärtbaren Material besteht, insbesondere einem Phenol-Butynol-Klebefilm und daß die Isolierschicht bei einer Temperatur von etwa 16O°C ausgehärtet wird.
Die Lötvorsprünge können entweder ganz aus Lot hergestellt sein; alternativ können sie beispielsweise aus Kupfer mit einem Lot-Überzug bestehen.
Die Verschmelzung bzw. Verlötung der Lötvorsprünge miteinander kann bei einer Temperatur von etwa 25O°C erfolgen.
Im folgenden wird ein Ausführungsbeispiel der erfindungsgemäßen Herstellung von Schaltungs-Zwischenverbindungen anhand der Zeichnung beschrieben; in dieser zeigen:
Pig. 1 in perspektivischer Ansicht verschiedene Werkstoff-
209857/0684
schichten vor der Herstellung der Schaltungs-Zwisehenverbindungen,
Fig. 2 eine erfindungsgemäft hergestellte Schaltungs-Zwischenverbindung.
In Fig. 1 ist bei IO eine Erde- bzw. Masseebene dargestellt, die aus einem geeigneten Leitermaterial, beispielsweise Kupfer, besteht. Die Maeeeebene IO ist mit einem isolierenden Substrat **■ verbunden, das beispielsweise aus einem Epoxyfaserglas bestehen kann. Auf dem Substrat 11 ist nach einem beliebigen herkömmlichen Verfahren, beispielsweise durch Ätzung, im Siebdruck ein Muster elektrischer Leiterpfade 17 hergestellt. Nach der Herstellung der Leiterpfade 17, die eine Breite in der Größenordnung von 0,005 Zoll besitzen können, werden an den Enden der Leiterpfade 17 Löthöcker bzw. -stutzen 13 angebracht. Diese Löthöcker bzw. -vorsprünge 13 definieren mit ihrer jeweiligen Lage die Verbindungspunkte zwischen einem Leiterpfad 17 auf dem Substrat 11 und einem (nicht dargestellten) anderen Leiterpfad auf einem Substrat 15.
Eine zweite Erde- bzw. Masseebene 16 von ähnlicher Art wie die erste Ebene 10 ist mit einem Substrat 15 verbunden, das ebebfalls aus Epoxyfaserglas bestehen kann. An (nicht dargestellten) Leiterpfaden auf dem Substrat 15 sind ebenfalls Löthöcker bzw. -vorsprünge 15 vorgesehen. Die Löthöcker 14 bilden ein Qegenmuster zu dem Muster der Löthöoker 13 auf den Leiterpfaden 17. Beide Sätze von Löthöckern bzw. -vorsprüngen 13 und 14 haben Querschnittdurchmesser in derselben Größenordnung wie die Breite der einzelnen Leiterpfade 17, beispielsweise 0,005 Zoll. Zwisohen die beiden Sätze von aufeinander ausgeriohteten LOtvoreprOngen und 14 wird eine Isolierschicht 12 eingebracht. Diese Isolierschicht besteht aus einem war ©härtbaren Material auf Kunstharzbasis, das sich in einem Ubergangszustand zwischen dem nicht gehärteten und dem ausgehärteten Zustand befindet, in welchem das
209852/068'* " 5 "
Material verformbar wird. Auch darf dieses Material keinen nennenswerten Olasanteil erhalten. Ein Beispiel für einen derartigen Werkstoff auf Kunstharzbasis ist ein unter der Handelsbezeichnung "Permaoel" bekannter Phenol-Butynol-Trockenklebefiln.
In diesem Punkt sind die einleitenden Verfahrensschritte abgeschlossen; die verschiedenen Schichten werden in die in Fig. gezeigte gegenseitige Lage gebracht, wobei einander entsprechende Paare von Lötvorsprüngen 13 und 14 miteinander ausgerichtet sind. Die Erde- bzw. Masseebenen 10 und 16 mit ihren zugehörigen Substratschichten und Leiterpfaden werden nunmehr in Richtung aufeinander zu bewegt, unter gleichzeitiger Wärmezufuhr, um die Isolierschicht 12 verformbar zu machen, derart, daß die LUtvorsprünge 13 und Ii die Schicht 12 durchdringen können. Wie erwähnt ist es wichtig, daß die Schicht 12 keinen nennenswerten Olasanteil enthält, da hierdurch verhindert würde, daß die LOtvorsprunge 1? und 14 die Schicht 12 durchbohren« Da die Substrate 11 und 15 vorzugsweise aus Epoxyglasfaser bestehen, erhält hierdurch das fertige Zwischenverbindungs-Qebilde ausreiohende mechanische Festigkeit.
Die zugeführte Wärme, durch welche zu Anfang die Schicht 12 verformbar gemacht und anschließend ausgehärtet werden soll, darf nicht so groß sein, daß sie eine Erweichung der Lötvorsprünge 13 und 14 hervorrufen würde. Es hat sich ergeben, daß bei einer Temperatur von etwa 16O0C die Isolierschicht 12 im wesentlichen verformbar wird, derart, daß jeweils einander entsprechende Paare von LotvorSprüngen 13 und 14 zur Berührung miteinander gelangen können, ohne daß es zu einer nennenswerten Erweichung der Lötvorsprünge kommt. Der auf das Gebilde 20 gemäß Fig. 2 in diesem Zeitpunkt ausgeübte Druck ist genügend groß, um einen innigeren Kontakt zwischen jeweils aufeinander ausgerichteten Paaren der Lötvorsprünge 13 und 14 zu gewährleisten. Nachdem die Isolierschicht 12 voll ausgehärtet ist,
- 6 209852/0684
wird die Temperatur auf etwa 25O0C erhöht; bei dieser Temperatur schneiten die Lötvoreprünge 13 und 14 und bilden einen suverlässigen Verbund.
Das fertige Gebilde 20 gemäß Fig. 2 besteht aus Erde* bsw. Masseebenen 10 und 16, die «dt den entsprechenden Substraten 11 und 15 verbunden sind, wobei die Lötvoreprünge 13 und Ii die Sehaltungs-Zwischenverbindungen zwischen den (nicht dargestellt· Leiterpfaden an den Substraten 15 und 11 herstellen und die Schicht 12 die elektrische Isolation um die auf diese Weise «wischen jeweils entsprechenden Lötvorsprüngen 13 und 14 gebildeten Zwischenverbindungen herum gewährleistet.
Bs sei betont, daft während der Herstellung des Verbunds «wischen den Lötvorsprüngen 13 und 14 die beiden Sätze von Lötvorsprüngen 13 und 14 mit einem gleichmäßig verteilten Druck gegeneinander gepreßt werden. Dabei muß jedoch sorgfältig eine Abflachung der Lötvorsprünge 13 und 14 infolge eines su großen Preßdrucks vermieden werden. Die Lötvoreprünge können in einfacher Weise nach einem Elektro-Pormgebungsverfahren hergestellt werden. Um die Gefahr einer übermäßigen Abflachung während der anfänglichen Aufbringung eines Anpreßdrucks su vermeiden, können die Lötvorsprünge im wesentlichen aus mit einer verhältnismäßig dünnen Lotschicht überzogenem Kupfer hergestellt werden. Der Anpreßdruck kann mit beliebigen bekannten Mitteln, beispielsweise Laminierpressen u.dgl. auf die Außenseite der Erde- bsw. Masseebenen 10 und 1δ aufgebracht werden. Mehrschichttafeln hoher Dichte müssen, soweit es um die Zwisohenverbindung von integrierten Schaltungen hoher Geschwindigkeit geht, eine besondere Forderung erfüllen. Die Zwisohenverbindungen müssen nämlich praktisch die Eigenschaften von Übertragungeleitungen besitsen, was durch die Anbringung der Erde- bsw. Masseebenen 10 und 16 erreicht wird. Falls jedoch die elektrische Impedans der Zwischenverbindung nicht in die Auslegung der gedruckten Sohal-
209852/0684
tungetafeln eingeht, können diese Erdeebenen wegfallen*
Bei des vorstehend beschriebenen Ausführungsbeispiel wurde angegeben, daß die Isolierschicht 12 aus einem Werkstoff auf Kunstharsbasis besteht; jedoch kann diese Schicht grundsätzlich aus jeden beliebigen Isolierwerkstoff bestehen, der einen nicht ausgehärteten und einen ausgehärteten Zustand und einen während des Auehärtungsvorgangs durchlaufenen Zwischenzustand besitst, in welche» das Material verformbar ist.
Zusaaaenfassend kann festgestellt werden, daß durch die Erfindung ein Verfahren zur Herstellung von festen Leitungs-Zwischenverbindungen geschaffen wird, bei welchem die Probleme vermieden werden, die beim mechanischen Bohren von Öffnungen durch Isolierteile sum anschließenden Durchplattieren auftreten. Durch die Erfindung wird ferner gewährleistet, daß die Quersehnittsabmessungen (Durchmesser usw.) in der gleichen Größenordnung wie die Breite der Leiterpfade liegen, wodurch eine höhere Leiterpfaddichte auf einer beliebigen Isolierschicht erzielbar wird.
209852/068A Pat.nt «n.DrUoh.;

Claims (8)

13 755 PATENTANSPRÜCHE
1./Verfahren ssur Herstellung von Schaltungs-Zwischenverbindungen ^*~"^ «wischen benaohbarten Schaltungen eines Mehrschiohten-Sehaltungsgebildes, bei welchem einander entsprechende Sätze von Verbindungsstellen an den benachbarten Schaltungen durch eine Isolierschicht hindurch miteinander zur Berührung gebracht und anschließend miteinander verlötet werden, dadurch gekennzeichnet, daß die einander entsprechenden Sätze von Verbindungsstellen als leitende Vorsprünge (13,14) mit wenigstens einem Lotüberzug ausgebildet sind, daß zwischen den benaohbarten Schaltungen (15,17) eine Isolierschicht (12) aus einem nicht-ausgehärteten, jedoch auehärtbaren Material angeordnet ist, das zwischen seinem nichtausgehärteten und ausgehärteten Zustand einen übergangszustand besitzt, in welchem das Material verformbar ist, daß die benachbarten Schaltungen (15,17) während der Aushärtung der Isolierschicht (12), in deren Verlauf das Material der Isolierschicht den erwähnten verformbaren Zwischenzustand durchläuft, gegeneinander gepreßt werden, derart, daß die einander entsprechenden Vorsprünge (13,14) die Isolierschicht durchdringen und in innige Berührung miteinander gebracht werden, daß bei der anschließenden Endaushärtung der Isolierschicht (12) die Schicht in einen die Vorsprünge (13,I1*) umgebenden und die beiden benachbarten Schaltungen (15>17) voneinander trennenden Isolierkörper überführt wird und daß sodann die einander berührenden Vorsprünge (13,14) miteinander verschmolzen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht aus einem wärmehärtbaren Material besteht.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Isolierschicht aus einem Phenol-Butynol-Klebefilm besteht.
209852/068A "2"
4. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltungssubstrate (11,15) aua einem Epoxy-Glasfaserraaterial bestehen.
5. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Vorsprünge (13,14) vollständig aus Lotmaterial bestehen.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Vorsprünge (13,14) aus Kupfer mit einem Lotüberzug bestehen.
7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Isolierschicht (12) bei einer Temperatur von etwa 16O°C ausgehärtet wird.
8. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Vorspränge (13,14) miteinander bei einer Temperatur von etwa 25O0C verschmolzen b«w. verlötet werden.
209852/0684
. 40 .
Leerseite
DE2227701A 1971-06-10 1972-06-07 Verfahren zur Herstellung von Schal tungs-Zwischenverbindungen Expired DE2227701C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB2736271 1971-06-10

Publications (3)

Publication Number Publication Date
DE2227701A1 true DE2227701A1 (de) 1972-12-21
DE2227701B2 DE2227701B2 (de) 1977-12-29
DE2227701C3 DE2227701C3 (de) 1978-08-24

Family

ID=10258383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2227701A Expired DE2227701C3 (de) 1971-06-10 1972-06-07 Verfahren zur Herstellung von Schal tungs-Zwischenverbindungen

Country Status (4)

Country Link
US (1) US3835531A (de)
DE (1) DE2227701C3 (de)
FR (1) FR2140651B3 (de)
GB (1) GB1353671A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3709770A1 (de) * 1987-03-25 1988-10-13 Ant Nachrichtentech Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966110A (en) * 1974-09-23 1976-06-29 Hollis Engineering, Inc. Stabilizer system with ultrasonic soldering
US3939558A (en) * 1975-02-10 1976-02-24 Bourns, Inc. Method of forming an electrical network package
US3953924A (en) * 1975-06-30 1976-05-04 Rockwell International Corporation Process for making a multilayer interconnect system
DE2858153C2 (de) * 1978-05-10 1984-10-18 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Ankleben eines elektrischen Bauteils mit einer flächenförmigen Elektrode an eine Trägerplatte
US4371912A (en) * 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4394712A (en) * 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
US4412642A (en) * 1982-03-15 1983-11-01 Western Electric Co., Inc. Cast solder leads for leadless semiconductor circuits
US4566186A (en) * 1984-06-29 1986-01-28 Tektronix, Inc. Multilayer interconnect circuitry using photoimageable dielectric
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
EP0854506A3 (de) * 1987-03-04 1999-03-31 Canon Kabushiki Kaisha Elektrisches Verbindungsteil und elektrisches Schaltungsteil
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
US4985601A (en) * 1989-05-02 1991-01-15 Hagner George R Circuit boards with recessed traces
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
US5338208A (en) * 1992-02-04 1994-08-16 International Business Machines Corporation High density electronic connector and method of assembly
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5401911A (en) * 1992-04-03 1995-03-28 International Business Machines Corporation Via and pad structure for thermoplastic substrates and method and apparatus for forming the same
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5736681A (en) * 1993-09-03 1998-04-07 Kabushiki Kaisha Toshiba Printed wiring board having an interconnection penetrating an insulating layer
US5573172A (en) * 1993-11-08 1996-11-12 Sawtek, Inc. Surface mount stress relief hidden lead package device and method
US5657207A (en) * 1995-03-24 1997-08-12 Packard Hughes Interconnect Company Alignment means for integrated circuit chips
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
US5839188A (en) * 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
US5864092A (en) * 1996-05-16 1999-01-26 Sawtek Inc. Leadless ceramic chip carrier crosstalk suppression apparatus
US5873161A (en) * 1996-07-23 1999-02-23 Minnesota Mining And Manufacturing Company Method of making a Z axis interconnect circuit
US5829112A (en) * 1996-11-25 1998-11-03 Isi Norgren Inc. Method for manufacturing an enclosed power clamp
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
US6765652B1 (en) 1998-01-12 2004-07-20 Micron Technology, Inc. Forming thermally curable materials on a support structure in an electronic device
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
KR100455748B1 (ko) * 1999-10-08 2004-11-06 다이니폰 인사츠 가부시키가이샤 비접촉식 데이터 캐리어 및 집적회로칩
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
ES2190757B1 (es) * 2001-12-28 2005-07-16 Chemplate Materials, S.L. Procedimiento para la soldadura de las capas constitutivas de un circuito impreso multicapa y maquina para el mismo.
JP4247880B2 (ja) * 2002-12-24 2009-04-02 Ｔｄｋ株式会社 電子部品の製造方法
ATE514516T1 (de) * 2003-03-31 2011-07-15 L 3 Comm Corp Verfahren zum diffusionverbinden einer mikrokanalplatte mit einem mehrschichtkeramikkörper ; diffusionsverbundene mikrokanalplattenkörper-anordnung
EP2693853B1 (de) * 2012-08-02 2015-03-25 Chemplate Materials, S.L. Werkzeug, Verfahren und Gerät zur Herstellung mehrlagiger Verdrahtungsplatinen
US9363885B1 (en) * 2013-06-12 2016-06-07 Meiko Electronics Co., Ltd. Method of fabricating heat dissipating board
US9510474B2 (en) * 2013-11-26 2016-11-29 Kingston Technology Company Solid state drive (SSD) assembly method
US20150318259A1 (en) * 2014-05-02 2015-11-05 KyungOe Kim Integrated circuit packaging system with no-reflow connection and method of manufacture thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3070650A (en) * 1960-09-23 1962-12-25 Sanders Associates Inc Solder connection for electrical circuits
US3486223A (en) * 1967-04-27 1969-12-30 Philco Ford Corp Solder bonding
US3509270A (en) * 1968-04-08 1970-04-28 Ney Co J M Interconnection for printed circuits and method of making same
US3646670A (en) * 1968-07-19 1972-03-07 Hitachi Chemical Co Ltd Method for connecting conductors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3709770A1 (de) * 1987-03-25 1988-10-13 Ant Nachrichtentech Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren

Also Published As

Publication number Publication date
GB1353671A (en) 1974-05-22
FR2140651B3 (de) 1975-08-08
DE2227701B2 (de) 1977-12-29
FR2140651A1 (de) 1973-01-19
US3835531A (en) 1974-09-17
DE2227701C3 (de) 1978-08-24

Similar Documents

Publication Publication Date Title
DE2227701C3 (de) Verfahren zur Herstellung von Schal tungs-Zwischenverbindungen
AT398877B (de) Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren
DE68921732T2 (de) Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
DE69622606T2 (de) Gedruckte Schaltungsplatte
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE69104750T2 (de) Verfahren zur Herstellung von Mehrschichtplatinen.
DE10309188A1 (de) Steif-flexible Leiterplatte und Verfahren zu deren Herstellung
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
EP0610360B1 (de) Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung
DE2144137A1 (de) Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung
DE4020498A1 (de) Verbessertes verfahren zur herstellung von leiterplatten nach dem drahtschreibeverfahren
EP0765110B1 (de) Schaltungsplatine sowie Verfahren zum Herstellen einer Schaltungsplatine
AT398876B (de) Zwei- oder mehrlagige leiterplatte
EP0299136A2 (de) Verfahren zur Herstellung einer Schaltungsplatte
DE3931551A1 (de) Verfahren zum herstellen eines mehrschichtigen, kupfer- und keramikschichten aufweisenden substrates
DE69922271T2 (de) Leiterplattenherstellungsmethode
DE2805535A1 (de) Verfahren zur herstellung einer leitfaehigen verbindung durch eine elektronische leiterplatte
DE1814805A1 (de) Elektrische Querverbindung zwischen zwei oder mehreren Leiberebenen von gedruckten Schaltungen
DE10223203A1 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE69219488T2 (de) Verfahren zur Herstellung einer Speicherkarte und Speicherkarte so hergestellt
DE1540512C3 (de) Verfahren zur Herstellung einer Mehrschicht-Letterplatte
EP1921643B1 (de) Anpress-Kontakt-Array
DE3040460C2 (de) Elektronische Schaltung und Verfahren zu ihrer Herstellung
EP0392151A2 (de) Prägefolie zum Aufbringen von Leiterbahnen auf feste oder plastische Unterlagen
DE2807874A1 (de) Mehrlagenverbindungsplatte aus uebereinander angeordneten, doppelt kaschierten leiterplatten

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee