DE2226264A1 - Zweistufiges Atzverfahren - Google Patents
Zweistufiges AtzverfahrenInfo
- Publication number
- DE2226264A1 DE2226264A1 DE19722226264 DE2226264A DE2226264A1 DE 2226264 A1 DE2226264 A1 DE 2226264A1 DE 19722226264 DE19722226264 DE 19722226264 DE 2226264 A DE2226264 A DE 2226264A DE 2226264 A1 DE2226264 A1 DE 2226264A1
- Authority
- DE
- Germany
- Prior art keywords
- etching
- etched
- etching step
- layer
- masking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
2226284
Böblingen, 12. Mai 1972 oe-fr
Anmelderin: International Business Machines
Corporation/ Armonk,; N.Y. 1O5Ö4
Aitttl. Aktenzeichen: Neüanraeldung
Aktenzeichen der Anmelderin: Docket BU 971 004
Die Erfindung betrifft ein Verfahren zum zweistufigen Ätzen der Oberfläche eines Körpers an in einer Maskierungsschicht ausgesparten
Stellen.
Beim Herstellung von Halbleiterbauteilen/ insbesondere von Metäll-Oxid-Halbleiter-Feldeffekt-Transistoren
(MOSFET), sind nicht verunreinigte Oberflächen die Voraussetzung für ein zuverlässiges
und der Spezifikation entsprechendes Funktionieren. Im Laufe des
Herstellurigsprozesses muß sehr oft geätzt werden. Z.B. ist es
bei der Herstellung von MOSFET-Bauteilen notwendig, eine Schicht schützenden Oxid über dem Gategebiet zu entfernen, um dort anschließend
auf dem Silicium ein dünnes Oxid aufwachsen zu lassen. Dieser Ätzprözeß wird bisher wie folgt durchgeführt!
Die vollständig oxidierte Oberfläche der Halbleiterbauteile wird
mittels bekannter photolithographischer Methoden, an den Stellen maskiert, an denen das Ätzmittel nicht angreifen soll. In einem
Ätzbad wird an den nicht maskierten Stellen das. Oxid bis hinunter
zum Silicium weggeätzt. Dann wird der restliche Photolack entfernt und schließlich werden die Bauteile - je nachdem wie kritisch
zurückgebliebene Verunreinigungen sind - entweder gar nicht oder mehr öder weniger intensiv gereinigt. In den Reinigungsbädern
können chemische Reaktionen ablaufen, die aber die Größe und
209852/1102
die Form der geätzten Muster nicht wesentlich beeinflussen.
Die freigeätzte Siliciumoberfläche liegt im Ätzbad und in den
nachfolgenden Prozeßschritten ungeschützt frei. Unter diesen Bedingungen können große Mengen von Verunreinigungen unkontrolliert
auf die Siliciumoberfläche gelangen. Diese Verunreinigungen sind einerseits häufig nicht identifizierbar und schwierig
oder gar nicht zu entfernen und andererseits sind sie für FET-Bauteile ausgesprochen schädlich.
Ein anderes Problem, das bei MOSFET-Bauteilen auftritt, ist die Verunreinigung der Siliciumoberfläche im Gate-Gebiet und des auf
gewachsenen Gate-Oxids mit dem bei der Source-Drain-Diffusion eingesetzten Dotierungsstoff. Während der Source-Drain-Diffusibh
und der nachfolgenden Reoxidation wird die ganze, das Bauteil bedeckende Oxidschicht mit dem Element verunreinigt, mit dem
das Source- und das Drain-Gebiet dotiert sind. Wird nun das Gate Gebiet bei hohen Temperaturen oxidiert, diffundiert ein Teil
dieser Verunreinigung aus und dotiert die Siliciumoberfläche im Gate-Gebiet und auch das wachsende Gate-Oxid. Die Folge ist ein
instabiles Funktionieren des fertigen Bauteils.
Ätzverfahren, die in zwei Stufen erfolgen, sind bekannt. Bei dem in der US-Patentschrift 3 474 021 beschriebenen Verfahren wi/
anschließend an einen photolithographischen Prozeß in,einem
ersten Schritt mittels Sputtern das wegzuätzende Material teilweise entfernt und in einem nachfolgenden zweiten Schritt der
Ätzvorgang durch chemisches Ätzen abgeschlossen. Bei dieser Methode treten zwei Schwierigkeiten auf. Da die Photolackschicht
erst nach dem chemischen Ätzen entfernt wird, ist die freigeätzte Fläche den gesamten Verunreinigungen aus der Haskenschicht
ausgesetzt. Hinzu kommt, daß eine Photolackschicht nur noch sehr schwer zu entfernen ist, nachdem sie dem Sputterprozeß
ausgesetzt war.
Aufgabe der Erfindung ist es, die prozeßbedingte Verunreinigung BU 971 004 209852/1102
von Oberflächen, die bei einem Ätzprozeß freigelegt und anschließend
weiteren Prozeßschritten unterworfen werden, zu vermindern, ohne dabei den Prozeß wesentlich zu ändern und die Produktionskosten
zu erhöhen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in einem ersten Ätzschritt fast, aber nicht ganz bis zur gewünschten Tiefe
geätzt wird, daß anschließend die Maskierungsschicht entfernt wird und schließlich in einem zweiten Ätzschritt vollends bis
zur gewünschten Tiefe geätzt wird. Dieses Verfahren hat den Vorteil, daß das Vorhandensein der dünnen Schicht beim ersten
Ätzschritt eine weit größere Freiheit als bisher bei der Auswahl des Ätzmittels erlaubt. Beim Ätzen bis zum Silicium in
einem Schritt, wie es dem Stand der Technik entspricht, darf das Ätzmittel nur Oxid angreifen, bestimmte Verunreinigungen
nicht enthalten usw. Da bei dem erfindungsgemäßen Verfahren das im ersten Ätzschritt verwendete Ätzmittel mit der Siliciumoberflache
nicht in Berührung kommt, sind auch die Reinheitsforderungen an dieses Ätzmittel weniger hoch als bei dem konventionellen Verfahren.
Es ist vorteilhaft, im ersten Ätzschritt bis auf eine Restschicht von etwa 200 A* Dicke abzuätzen.
Das erfindungsgemäße Verfahren wird vorteilhaft so eingesetzt, daß für den ersten und den zweiten Ätzschritt verschiedene Ätzmittel
verwendet werden. So ist es z.B. vorteilhaft, im ersten
Ätzschritt ein weniger reines und damit billigeres Ätzmittel
als im zweiten Ätzschritt einzusetzen. Es empfiehlt sich außerdem, beim zweiten Ätzschritt, bei dem nur eine sehr dünne Schicht
abgeätzt werden soll, ein langsamer'abtragendes Ätzmittel zu
verwenden als im ersten Ätzschritt.
Um die Verschmutzung der Oberflächen noch weiter zu reduzieren,
ist es vorteilhaft, nach dem Entfernen der Maskierungsschicht und vor dem zweiten Ätzschritt eine Reinigung einzuschieben.
BU 971 OO4 20985? /1102
Die Erfindung wird anhand von durch die Zeichnungen erläuterten
Ausführungsbeispielen beschrieben. Es zeigen:
Fig. 1 einen Ausschnitt aus einer zum Atzen vorberei
teten MOSFET-Struktur,
Fig. 2 denselben Ausschnitt wie Fig. 1 nach dem Ätzen
in einem einstufigen, bekannten Verfahren,
Fign. 3, 4 u. 5 denselben Ausschnitt wie Fig. 1 in verschiedenen Stadien des zweistufigen Ätzverfahrens, und
Fign. 6 und 7 zwei weitere Anwendungsbeispiele für das Verfahren.
In der Fig. 1 stellen die Gebiete 12 und 14 Source und Drain einer
noch nicht zu Ende prozessierten MOSFET-Struktur dar. Die in zwei Oxidationsschritten gebildete Oxidschicht 16 bedeckt das Halbleitermaterial
10. Der zwischen Source und Drain gelegene Teil der Oxidschicht ist wegen seiner großen Dicke und seiner unregelmäßigen
elektrischen Eigenschaften als Gate-Oxid ungeeignet. Infolgedessen muß das über dem Gate liegende Gebiet vollständig
freigeätzt und dann neu oxidiert werden. Der Ätzschritt wird mit dem üblichen photolithographischen Prozeß vorbereitet.
In konventionellen einstufigen Ätzverfahren werden, wie die Fig. zeigt, die von der Maskierungsschicht 18 freigelassenen Stellen
des Oxids 16 in einem Schritt bis hinunter zur Siliciumoberflache 22 weggeätzt.
Im Gegensatz dazu wird bei dem zweistufigen Verfahren, wie Fig. zeigt, in einem ersten Ätzschritt nur so weit geätzt, daß noch
eine dünne Oxidschicht 24 über der Oberfläche 22 stehen bleibt. Die stehenbleibende Oxidschicht soll zwischen 100 und 400 A, am
besten etwa 200 S, dick sein. Die Oxidschicht 24 soll verhindern, daß irgendwelche Verunreinigungen aus der Maskierungsschicht 18
oder dem im ersten Ätzschritt verwendeten Ätzmittel im Gebiet
2098 5 7/1102
BU 971 004
der Oberfläche 22 niedergeschlac/en, adsorbiert oder eindiffundiert
werden.
Im nächsten Schritt, dessen Ergebnis die Fig. 4 zeigt, wird die Maskierungsschicht 18 vollständig entfernt. Die Gefahr von dabei
eingeschleppten Verunreinigungen ist wesentlich geringer, als wenn die Oberfläche 22 bereits freigeätzt ist.
Wenn notwendig, kann nach dem Entfernen der Maskierungsschicht 18 ein Reinigungsschritt folgen. Anschließend wird in einem
zweiten Atzschritt die Oxidschicht 24 entfernt und die Oberfläche 22 freigelegt. Das Ergebnis zeigt die Abbildung 5. Selbstverständlich
kann in diesem Ätzschritt dasselbe Ätzmittel wie im ersten Ätzschritt verwendet werden, es kann aber auch, um
die Verunreinigung auf ein Minimum zu reduzieren, im'zweiten
Ätzschritt ein besonders reines Ätzmittel verwendet werden. Da die Schicht 24 sehr dünn ist, ist es günstig, ein relativ langsam
wirkendes Ätzmittel im zweiten Ätzschritt einzusetzen. Dies kann durch Verdünnung oder durch Pufferung geschehen. Z.B. kann
im ersten Ätzschritt chemisch reine 48 % Flusäure und im zweiten Ätzschritt hochreine, mit Ammoniumfluorid gepufferte Flußsäure
benutzt werden. Beim zweiten Ätzschritt wird, wie die gestrichelte Linie in der Fig. 4 andeutet, von der gesamten Oxidschicht
eine dünne Schicht 25 abgetragen. Dies ist durchaus wünschenswert, weil dabei Verunreinigungen entfernt werden, die beim
Source-Drain-Diffusionsprozeß bzw. bei der anschließenden Reoxidation
in das Oxid geraten sind. Muß eine bestimmte Oxiddicke eingehalten werden, so ist es lediglich notwendig, von einem
entsprechend dickeren Oxid auszugehen.
Das beschriebene Verfahren ist nicht auf diesen speziellen Fall beschränkt, sondern kann bei allen Ätzprozessen angewandt werden,
bei denen die Möglichkeit besteht, daß Verunreinigungen aus der Maskierungsschicht und/oder aus dem Ätzmittel die Oberfläche,
die beim Ätzen freigelegt werden soll, irreversibel schädigen.
971 004 20985?/ 1102
2276264
Day Verfahren ist, wie die Abbildung 6 zeigt, auch anwendbar,
wenn zwei ätzbare Schichten 28 und 30 geätzt werden solLen, wobei.
aLs Ergebnis beider Ätzschritte die durch die Linie 3L angedeutete
Struktur übrigbleibt.
Ficj. 7 zeigt ein Anwendungsbeispiel des Verfahrens, bei dein
Vertiefungen in ein Substrat 32 geätzt werden sollen. Das Ergebnis beider Ätzschritte ist die durch die gestrichelte Linie
angedeutete Struktur.
Notwendig für die Anwendung des Verfahrens ist eine genaue Kontrolle
der Ätzzeit und der Ätzgeschwindigkeit.
Zwar wurden in der Beschreibung nur chemische Ätzverfahren erwähnt,
jedoch ist das Verfahren für jedes Ätzmittel, wie z.B. Sputtern, elektrolytische Abtragung usw., geeignet.
du 971 004 2 0 9 8 5 2 /1 I Ü 2
Claims (7)
1. Verfahren zum zweistufigen Ätzen der Oberfläche eines Körpers an in einer Maskierungsschicht ausgesparten Stellen,
dadurch gekennzeichnet/ daß in einem ersten Ätzschritt fast, aber nicht ganz bis zur gewünschten Tiefe
geätzt wird, daß anschließend die Maskierungsschicht (18)
entfernt wird und schließlich in einem zweiten Ätzschritt vollends bis zu gewünschten Tiefe geätzt wird.
2. Verfahren nach dem Anspruch 1, dadurch gekennzeichnet, daß
im ersten Ätzschritt bis auf eine Restschicht von etwa 200 Ä Dicke abgeätzt wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß für den ersten und den zweiten Ätzschritt verschiedene
Ätzmittel verwendet werden.
4. Verfahren nach den Ansprüchen 1, 2 und 3, dadurch gekennzeichnet,
daß chemisch geätzt wird.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet,
daß nach dem Entfernen der Maskierungsschicht und vor dem zweiten Ätzschritt eine Reinigung eingeschoben
wird.
6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet,
daß ein Halbleitermaterial geätzt wird.
7. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß eine das Halbleitermaterial bedeckende, dielektrische
Schicht geätzt wird, wobei die beim Ätzen gewünschte Tiefe gleich der Dicke der dielektrischen Schicht ist.
δ. Verfahren nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet
, daß die Maskierungsschicht aus Photolack hergestellt wird.
209852/1102
BU 971 OO4 · .
Leerseite
ORIGINAL iisiSPECTED
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15410271A | 1971-06-17 | 1971-06-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2226264A1 true DE2226264A1 (de) | 1972-12-21 |
DE2226264C2 DE2226264C2 (de) | 1985-10-10 |
Family
ID=22550006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2226264A Expired DE2226264C2 (de) | 1971-06-17 | 1972-05-30 | Verfahren zum zweistufigen Ätzen einer Ausnehmung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3767493A (de) |
JP (1) | JPS5235514B1 (de) |
DE (1) | DE2226264C2 (de) |
FR (1) | FR2141936B1 (de) |
GB (1) | GB1334345A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4279690A (en) * | 1975-10-28 | 1981-07-21 | Texas Instruments Incorporated | High-radiance emitters with integral microlens |
US4472240A (en) * | 1981-08-21 | 1984-09-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
US4353778A (en) * | 1981-09-04 | 1982-10-12 | International Business Machines Corporation | Method of etching polyimide |
US7078160B2 (en) * | 2003-06-26 | 2006-07-18 | Intel Corporation | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector |
US9698121B2 (en) * | 2014-01-27 | 2017-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and structures for packaging semiconductor dies |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3474021A (en) * | 1966-01-12 | 1969-10-21 | Ibm | Method of forming openings using sequential sputtering and chemical etching |
DE1614383A1 (de) * | 1966-12-01 | 1970-05-27 | Rca Corp | Halbleiterbauelement und Verfahren zu seiner Herstellung |
US3542551A (en) * | 1968-07-01 | 1970-11-24 | Trw Semiconductors Inc | Method of etching patterns into solid state devices |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3576630A (en) * | 1966-10-29 | 1971-04-27 | Nippon Electric Co | Photo-etching process |
-
1971
- 1971-06-17 US US00154102A patent/US3767493A/en not_active Expired - Lifetime
-
1972
- 1972-05-29 JP JP47052575A patent/JPS5235514B1/ja active Pending
- 1972-05-30 DE DE2226264A patent/DE2226264C2/de not_active Expired
- 1972-06-02 GB GB2581072A patent/GB1334345A/en not_active Expired
- 1972-06-05 FR FR7221475A patent/FR2141936B1/fr not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3474021A (en) * | 1966-01-12 | 1969-10-21 | Ibm | Method of forming openings using sequential sputtering and chemical etching |
DE1614383A1 (de) * | 1966-12-01 | 1970-05-27 | Rca Corp | Halbleiterbauelement und Verfahren zu seiner Herstellung |
US3542551A (en) * | 1968-07-01 | 1970-11-24 | Trw Semiconductors Inc | Method of etching patterns into solid state devices |
Non-Patent Citations (1)
Title |
---|
In Betracht gezogenes älteres Patent: DE-PS 17 64 248 * |
Also Published As
Publication number | Publication date |
---|---|
GB1334345A (en) | 1973-10-17 |
FR2141936B1 (de) | 1978-03-03 |
DE2226264C2 (de) | 1985-10-10 |
JPS5235514B1 (de) | 1977-09-09 |
FR2141936A1 (de) | 1973-01-26 |
US3767493A (en) | 1973-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
DE2822901C2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE3901114C2 (de) | Verfahren zur Herstellung einer Gateelektrode | |
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1764401C3 (de) | Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE2747414A1 (de) | Verfahren zum aetzen eines halbleitersubstrats | |
DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
EP0012220A1 (de) | Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone | |
DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102006060800A1 (de) | Verfahren zum Bilden eines Grabens | |
DE2531003A1 (de) | Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht | |
DE2654979C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE2023557A1 (de) | Metall-Isolator-Halbleiter-Baueleinent, insbesondere MIS-Feldeffekt-Transistor, für hohe Spannungen und Verfahren zu dessen Herstellung | |
DE1917995B2 (de) | Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement | |
DE2226264A1 (de) | Zweistufiges Atzverfahren | |
DD223018A5 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE19525576A1 (de) | Dünnfilmtransistor und Verfahren zu dessen Herstellung | |
DE1225766B (de) | Verfahren zum Herstellen von diffundierten UEbergaengen in Halbleiterkoerpern | |
DE2239145A1 (de) | Verfahren zur behandlung von halbleitermaterialien aus iii-v-verbindungen | |
DE1921373A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer solchen | |
EP0123926A2 (de) | Verfahren zur Implantation von Ionen in ein halbleitendes Substrat | |
DE1908901C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8366 | Restricted maintained after opposition proceedings | ||
8305 | Restricted maintenance of patent after opposition | ||
D4 | Patent maintained restricted | ||
8339 | Ceased/non-payment of the annual fee |