DE2222350A1 - Fehlerdiagnoseeinrichtung fuer eine Zeichenerkennungsmaschine und Verfahren zu deren Betrieb - Google Patents

Description

Fehlerdxagnoseeinrichtung für eine Zeichenerkennungsmaschine und Verfahren zu deren Betrieb

Die Erfindung betrifft eine Fehlerdxagnoseeinrichtung für eine
Zeichenerkennungsmaschine mit einer Abtasteinrichtung und einer
Erkennungseinrichtung und Verfahren zu deren Betrieb.

Für die Prüfung von Zeichenerkennungsmaschinen ist es üblich, diese Maschinen mit Prüfmustern zu laden, die auf Magnetband gespeichert sind. Dieses erfordert, daß die Zeichen-oder ganz allgemein Mustererkennungsmaschine, mit einem Rechnersystem verbunden werden muß, das die übertragung der Prüfmuster von dem Band zu der
Mustererkennungsmaschine bewirkt. Das Rechnersystern ist ferner in der Lage, diagnostische Programme auszuführen und die Vergleichsvorgänge für die Fehlerbestimmung durchzuführen. Diese Maßnahmen sind relativ aufwendig, da sie ein vollständiges Rechnersystem
erfordern.

Es ist daher Ziel der Erfindung, eine Einrichtung in optischen
Mustererkennungsmaschinen anzugeben, die eine Prüfung des Systems ohne ein zusätzliches Rechnersystem mit hoher Zuverlässigkeit vornehmen kann.

209849/0722

_ 2 —

Für eine Fehlerdiagnoseeinrichtung in einer optischen Zeichenerkennungsmaschine mit einer Abtasteinrichtung und einer Erkennungseinrichtung ist die Erfindung gekennzeichnet durch eine Anordnung zur Erzeugung eines Prüfbitmusters in Abhängigkeit von den Abtastsignalen mehrerer von zwei sich voneinander unterscheidenden Mustern, durch eine Anordnung zur übertragung des Prüfmusters zu der Erkennungseinrichtung, durch eine Einrichtung zur Darstellung der Identifikation des Prüfmusters und durch eine Einrichtung zum Vergleich des Prüfmusters mit der von der Erkennungseinrichtung erzeugten Identifikation.

Das Verfahren zum Betrieb dieser Anordnung ist für die Erzeugung der Prüfbitmuster durch folgende Verfahrensschritte gekennzeichnet:

Bildung einer Folge von zwei sich voneinander unterscheidenden Mustern auf einem Dokument,

Abtastung der genannten Muster und

Erzeugung einer Signaltype in Abhängigkeit von der Abtastung eines sich unterscheidenden Musters und eines anderen Signaltyps in Abhängigkeit von der Abtastung des anderen unterscheidenden Musters, um ein Prüfbitmuster aus den beiden Signaltypen zu bilden.

Die durch die Erfindung erzielten Vorteile betreffen einmal die sehr wirtschaftliche Erzeugung der Prüfmuster, indem die Abtasteinrichtungen, die ohnedies in der optischen Zeichenerkennungsmaschine vorhanden sind, mit benutzt werden, indem ferner Dokumente mit vorgedruckten Prüfmustern verwendet werden und zum anderen die hohe Zuverlässigkeit der Prüfung, die daraus resultiert, daß alle Zweige der Erkennungslogik der Zeichenerkennungsmaschine geprüft und in visueller Form die Identifikation der Erkennungslogik, die auf Fehlerbedingungen untersucht wird, dargestellt wird.

ro 970 006 209849/0722

Im folgenden wird die Erfindung an Hand eines durch Zeichnungen erläuterten Ausführungsbeispieles näher beschrieben. Es zeigen:

Fig. 1 ein schematisches Blockschaltbild des Prüfbit-Mustergenerators der vorliegenden Erfindung,

Fig. 2 einen Teil des vorgedruckten Prüfdokumentes,

welches durch die Zeichenerkennungsmaschine beim Fehlersuchbetrieb zur Erzeugung des Prüfbitmusters abgetastet wird,

Fig. 3 ein Blockschaltbild von Einzelheiten der Fehlersucherkennung s- und Taktschaltung, .

Fig. 4 ein schematisches Blockschaltbild der Fehler-

suchs teuerungen,

Fig. 5 ein schematisches Blockschaltbild des Prüfbit-

muster-Identifizierungsregisters und von Steuerungen zur Eingabe der Bits in dieses Register, welche das erwartete Byte bilden, das mit den Bits übereinstimmen muß, die durch die geprüfte Logik erzeugt wurden, wenn keine Fehlerbedingung vorliegen soll,

Fig. 6 ein Blockschaltbild der Register und Steuerungen

zur Eingabe der Bits des leitenden Byte in dieses Register zum Wählen der zu prüfenden Erkennungsschaltungen,

Fig. 7 ein Blockschaltbild der Schaltungen zum Vergleichen der Bits aus dem Bitprüfmuster-Identifizierungsregister mit den Bits aus den Erkennungsschaltungen der Zeichenerkennungslogik,

no 970 006 209849/0722

Fig. 8 die Zusammensetzung der Fign. 8A und 8B, Fig. 8A eine Darstellung der Bitbedingungen des Konsolidierungsregisters mit dem Markierungsbit in Ausgabeposition oder Position K-14, Fig. 8B eine Darstellung des Konsolidierungsregisters,

das nach Abtastung von drei Zeilen ein vollständiges Prüfbitmuster enthält,

Fign. 9A,B,C ein Ablaufdiagramm für das Verfahren oder Programm zum Drucken von Prufdokumenten nach dem Prüfbitmuster, das auf Karten oder Band gespeichert ist,

Fig. 10 ein Blockschaltbild der in einer in Fig. 1

gezeigten Zeichenerkennungsmaschine eingebauten Erfindung zur Diagnose der Video-Konsolidierungslogik,

Fig. 11 eine Darstellung eines Teils des vorgedruckten

Dokumentes, welches von der Zeichenerkennungsmaschine im Diagnosebetrieb abgetastet wird, um die Video-Konsolidierungslogik zu prüfen,

Fign. 12A, B Blockschaltbilder von Einzelheiten der Schaltung

für die Konsolidierungslogik für die Bedienungskraft und die Verschiebung für den Konsolidierungsspeicher der Bedienungskraft und

Fign. 13A, B Darstellungen der Prüfbitmuster im Konsolidierungsregister, nachdem eine Zeichenzeile des vorgedruckten Dokumentes der Fig. 11 abgetastet wurde, - Fig. 13A zeigt das Eitmuster im Konsolidierungsregister nach Abtastung von 56 Zeichen, und das Markierungsbit steht in Position Dl4; Fig. 13B zeigt das Bitmuster im Konsolidierungsregister nach vollständiger Abtastung einer Zeile - .

ro 970 006 209849/0722

In Fig. 1 ist ein Beispiel der Erfindung dargestellt, das in eine. Zeichenerkennungsmaschine, wie z. B. den Seitenleser IBM 1288, eingebaut ist. Diese Maschine ist beschrieben in IBM Field Engineering Theory of Operation Manual 1288 Optical Page Reader, Form No. SY31-O239-O und IBM Field Engineering Maintenance Diagrams For the 1288 Optical Page Reader, Form No. SY31-O216-1.

Das in Fig. 1 gezeigt Prüfdokument 10 wird durch den Strahl der Kathodenstrahlröhre (CRT) 20 abgetastet, der unter Steuerung der Strahlsteuerschaltungen 45 abgelenkt wird. Der Strahl der CRT 20 wird durch die Linse 21 fokussiert und durch den Spiegel 22 auf das Dokument 10'reflektiert. Er wird vom Dokument 10 auf eine Photoverstärkerröhre (PMT) 23 reflektiert, die ein Ausgangssignal erzeugt, welches sich nach der Menge des vom Dokument 10 reflektierten Lichtes ändert. Das Ausgangssignal von 23 ist größer, wenn Licht durch den Hintergrund von 10 reflektiert wird, als wenn es durch einen bedruckten Bereich reflektiert wird. Das Ausgangssignal der Photoverstärkerröhre 23 wird auf Videoschaltungen 25 geleitet. Diese Schaltungen empfangen auch ein Eingangssignal von der Photoverstärkerröhre 24, die die von der CRT 20 ausgesendete Lichtmenge überwacht. Die Intensität des Strahles ändert sich aufgrund von Phosphorfehlstellen. Daher soll diese Änderung ausgeschaltet werden, so daß das Video-Signal ein Maß für das Reflexionsvermögen des Dokumentes ist. Das Ausgangssignal der überwachenden Photoverstärkerröhre 24 wird somit auch auf eine Videoschaltung 25 geleitet. Das Signal von 24 wird von dem Signal von 23 subtrahiert, um Differenzen in der Lichtintensität auszugleichen.

Der Ausgang der Videoschaltung 25 wird auf Video-Digital-Konverterschal tungen 30 geleitet. Diese Schaltungen digitalisieren das analoge Videosignal von 25 in Bits, welche die Existenz oder das Fehlen eines Zeichens oder Musters anzeigen. Diese digitalisierten Videobits werden in ein Videoregister 35 eingegeben, welches ein 87 stelliges Schieberegister ist. Eine Erkennungsabtastung erzeugt 42 digitalisierte Videobits. Ein Videobit wird in-das

«O97OOO6 209849/0722

— D —

Videoregister 35 in jeder Mikrosekunde einer kleinen Raster-Erkennungsabtastung eingeschoben. Die Rückführungszeit der kleinen Raster-Erkennungsabtastung beträgt ungefähr 6 Mikrosekunden. Das Videoregister 35 schiebt während dieser Zeit nicht. Aus der letzten Position 87 des Videoregisters 35 ausgeschpbene Bits sind verloren.

Normalerweise werden die Videobits vom Register 35 auf die Videokonsolidierungslogik 60 geleitet, die eine Konsolidierungslogik für die Bedienungskraft einschließt, um Bits in eine kleinere Bitzahl zu konsolidieren, die dann in das Konsolidierungsregister 61 von 60 eingegeben wird. Um jedoch ein bekanntes Bitmuster in das Konsolidierungsmuster 61 einzugeben, werden die Videobits mit Register 35 auf die Diagnoseerkennungs- und Taktschaltung 70 geleitet. Ein Diagnoseschalter SWl wird im Erkennungsbetrieb auf Position A und im Diagnosebetrieb auf Position B gesetzt. Andere Operationen der Maschine, wie Zeilenzentrierung, sind im Diagnose- und im Erkennungsbetrieb gleich. Die Diagnoseerkennungs- und Taktschaltung 70 erzeugt ein einzelnes Videobit für jedes auf dem Dokument 10 abgetastete Zeichen und Schiebeimpulse zur Verschiebung dieser Bits im Konsolidierungsregister.

Die vorgedruckten Zeichen auf dem in den Fign. 1 und 2 gezeigten Dokument 10 werden zeilenweise von rechts nach links gelesen. In diesem Beispiel sind zur Erzeugung des Prüfbitmusters drei gedruckte Zeichenzeilen erforderlich. Zwei Unterscheidungsmuster oder -zeichen werden benutzt. Ein Schrägstrichzeichen "/" wird durch die Schaltung 70 zur Darstellung eines Eins-Bits und das Zeichen "I" zur Darstellung eines Null-Bits aufgelöst. Das erste abgetastete Zeichen ist ein Schrägstrichzeichen "/" und erzeugt ein Markierungsbit, welches als erstes in das Konsolidierungsschieberegister 61 der Videokonsolidierung 60 eingegeben wird. Dieses Märkierungsbit erzeugt einen Takt- oder Abtastimpuls, wenn es in der letzten oder Ausgabeposition des Konsolidierungsregisters 61 steht. Die nächsten acht abgetasteten Bits stellen ein Bitmuster dar, welches durch die geprüften Erkennungsschaltungen

ro 970 006 209849/0722

• - 7 -

erzeugt werden sollte, wenn sie einwandfrei arbeiten. Dieser Zeichenfolge folgt eine Reihe von sieben Zeichen, die die. zu prüfenden Erkennungsschaltungen wählen oder einschalten. Alle anderen Erkennungsschaltungen sind ausgeschaltet. Das nächste Zeichen in der Zeile erzeugt eine Anzeige dafür, ob eine numerische oder eine alphanumerische Prüfung vorgenommen wird. Die übrigen in dieser Zeile gedruckten Zeichen .erzeugen bei der' Abtastung das Prüfbitmuster zusammen mit den Zeichen auf den nächsten beiden Zeilen. Wenn die ersten drei Zeilen auf dem Dokument 10 abgetastet worden sind, steht im Konsolidierungsregister 61 das in Fig. 8B gezeigte Prüfbitmuster.

In Fig. 3 sind Einzelheiten der Diagnoseerkennungs- und Taktschaltung 70 gezeigt. Das UND-Glied 71 ist mit seinen Eingängen an die ersten 17 Positionen des Videoregisters 35 angeschlossen. Das UND-Glied 71 wird durch ein Signal der Phase 2 vom Taktgeber 50 vorbereitet. Der Taktgeber ist dargestellt und beschrieben im "IBM Field Engineering Theory of Operation Manual" auf den Seiten 2 bis 97. Der Ausgang des UND-Gliedes 71 ist mit dem Einschalteingang der Eingangsverriegelung 72 für das Konsolidierungsregister verbunden, die erst zurückgestellt wird, wenn feststeht, daß der Strahl der Abtaströhre 20 auf einem Zeichen steht. Das von der Zeilenzentrierungsschaltung 40, Fig. 1, kommende Zeicheneingangssignal wird an das UND-Glied 73 und an die Zeitverzögerungsschal-

tung 74 angelegt. Das Ausgangssignal der Zeitverzögerungsschaltung 74 bereitet das UND-Glied 73 vor. Das Ausgangssignal vom UND-Glied 73 wird an den Rückstelleingang der Verriegelung 72 angelegt. Das Ruckste11-Ausgangssignal der Verriegelung 72 wird an das UND-Glied 75 angelegt, welches das Bit für das Konsolidierungsregister 61 liefert.

Das UND-Glied 75 hat zwei weitere Eingänge. Einer kommt von der Diagnosesteuerschaltung 90 und der andere vom Rückstellausgang der Fehlerverriegelung 76. Die Fehlerverriegelung 76 wird durch ein Signal von der Vergleicherschaltung 130 gesetzt, welches mit "keine Diagnose" oder "Diagnosefehler" bezeichnet ist. Die Ver-

ro 970 006 209849/0722

riegelung 76 wird zurückgestellt durch ein Diagnoserückstellsignal von der Diagnosesteuerung 90. Somit liefert das UND-Glied 75 ein Ausgangssignal, wenn die Verriegelungen 72 und 76 zurückgestellt sind und das Signal "keine Diagnoseschieberegister-Anzeige vorhanden ist.

Dem Zeichen "I" folgen mindestens 17 schwarze Bits aufeinander und daher wird bei seiner Abtastung die Verriegelung 72 gesetzt. Somit wird bei Abtastung des Zeichens "I" ein Null-Bit entwickelt. Wenn auf der anderen Seite das Schrägstrichzeichen "/" abgetastet wird, so folgen diesem keine 17 aufeinanderfolgenden schwarzen Bits in das Videoregister 35, und daher wird die Verriegelung 72 nicht gesetzt und das UND-Glied 75 erzeugt ein ein Einer-Bit anzeigendes Ausgangssignal. Die Eins- und Null-Bits, die durch das UND-Glied 75 geleitet werden, werden unter Steuerung des UND-Gliedes 77 in das Konsolidierungsregister gesetzt.

Das Zeicheneingangssignal wird durch das UND-Glied 78 erweitert, welches dieses Signal und ein Signal vom Einschaltausgang der Zeicheneingangs-Erweiterungsverriegelung 79 empfängt. Der Einschalteingang dieser Verriegelung ist mit dem Ausgang des UND-Gliedes 80 verbunden, dessen Eingänge an die Videoregisterpositionen 1 bis 3, 43 bis 45 und 85 bis einschließlich 87 angeschlossen sind. Das UND-Glied 80 wird durch ein Taktsignal der Phase 3 vom Taktgeber 50 abgetastet. Der Rückstelleingang der Verriegelung 79 ist mit Position 44 eines nicht dargestellten Videoprüfringes (VSR) angeschlossen, der allerdings auf Seiten 2 bis 97 des "IBM Field Engineering Theory of Operation Manual" beschrieben und dargestellt ist.

Das Ausgangssignal des UND-Gliedes 78 setzt die Konsolidierungsregister-Vorschaltverriegelung 81. Diese Verriegelung wird zurückgestellt durch das Ausgangssignal des UND-Gliedes 82, dessen einer Eingang an die Position 42 des Videoprüfringes angeschlossen ist und dessen anderer Eingang ein Segmentierungssignal empfängt, welches anzeigt, daß ein Zeichen vollständig abgetastet wurde.

ro 970 006 209849/0722

Dieses Segmentierungssignal kommt von der Zeilenzentrierungsschaitung 40 in Fig. 1 und wird auch auf einen Eingang des UND-Gliedes 77 zusammen mit einem Eingangssignal vom Einschaltausgang der Verriegelung 81, einem Eingangssignal von Position 43 des Videoprüfringes, einem Eingangssignal von der Nicht-Diagnose-Schieberegister-Anzeige und einem Eingangssignal vom Rückstellausgang von der Verriegelung 76 geleitet.

Das Ausgangssignal des UND-Gliedes 75 wird auf die ODER-Schaltung 83 zusammen mit dem Ausgangssignal des UND-Gliedes 86 geleitet, welches ein Eingangssignal vom Konsolidierungsspeicher der Videokonsolidierungsschaltung 60 und ein Eingangssignal von der Diagnosesteuerschaltung 90 empfängt. Das Ausgangssignal des Konsolidierungsspeichers ist der normale Eingang für das Konsolidierungsregister 61, siehe auch Seiten 2-103 und 2-106 des "IBM Field Engineering Theory of Operation Manual¹,¹. Der Ausgang des UND-Gliedes 77 wird auf das ODER-Glied 84 geleitet, welches außerdem als Eingang das Ausgangssignal des UND-Gliedes 85 empfängt. Das UND-Glied 85 schaltet die normale Verschiebung des Konsolidierungsregisters 61 ein. Es hat einen Eingang zum Empfang der Vorschaltsignale zwecks Vorschaltung des Konsolidierungsregisters und einen Eingang zum Empfang des Nicht-Diagnose-Signales, welches anzeigt, daß die Maschine nicht im Diagnosebetrieb läuft.

Die Einzelheiten der Diagnosesteuerungen 90 sind in Fig. 4 gezeigt. Die Diagnosesteuerungen 90 enthalten einen Diagnoseschalter 91, der durch die Bedienungskraft geschlossen wird, um die Maschine in den Diagnosebetrieb zu versetzen. Dieser Schalter bereitet die UND-Glieder 92, 95 und 96 vor und ist auch an die Inverter 93 und 94 angeschlossen. Die UND-Schaltung 92 fühlt das Markierungsbit ab und setzt die Markierungsbitverriegelung 97. Außer den Eingang vom Schalter 91 weist das UND-Glied 92 einen zweiten Eingang auf, der an die letzte Position oder die Pufferposition K des Konsolidierungsregisters 61 angeschlossen ist (siehe Seite 2-106 des IBM Field Engineering Theory of Operation Manual), und ein dritter Eingang empfängt das Taktsignal der Phase

209849/0722

RO 970 006

3. Die Markierungsbitverriegelung 9 7 erfüllt zwei Funktionen. Einmal unterstützt sie die Erzeugung eines Abtastsignales zur Leitung des erwarteten Bytes und Ausleitung des Bytes aus dem Konsolidierungsregister 61 in die Register 140 bzw. 150 und zum anderen unterstützt sie die Erzeugung der Fehlerprüfsignale.

Der Einschaltausgang der Verriegelung 97 ist mit dem UND-Glied 98 und mit der Zeitverzögerung 99 verbunden, wobei die Zeitverzögerung 99 einen Impuls an das UND-Glied 98 liefert. Der Ausgang des UND-Gliedes 9 8 setzt die Fehlerprüfverriegelung, und deren Einschalt-Ausgangssignal wird an das UND-Glied 101 angelegt. Das Fehlerprüfsignal wird vom UND-Glied 101 abgenommen, welches ebenfalls ein Zeilenendsignal empfängt, welches anzeigt, daß es Zeit ist, die Ausgänge der Erkennungsschaltungen zu prüfen. Die Markierungsbitverriegelung 97 schaltet die Notwendigkeit aus, die auf dem Dokument 10 abgetasteten Zeilen zu zählen, weil das Markierungsbit erst in der Pufferposition K steht, wenn die Abtastung der dritten Zeile begonnen hat. Wenn auch am Ende jeder Zeile das Zeilenendsignal vorhanden ist, so leitet das UND-Glied 101 das Fehlerprüfsignal doch erst weiter, wenn drei Zeilen abgetastet wurden. Diese Anordnung hängt natürlich von der jeweiligen, die Erfindung enthaltenden Maschine ab.

Die Verriegelungen 9 7 und 100 werden durch ein Signal zurückgestellt, welches vom ODER-Glied 104 kommt. Das durch den Schalter 91 gelieferte Signal wird durch den Inverter 9 3 umgekehrt und dessen Ausgangssignal an das ODER-Glied 104 angelegt. Ein Kein-Fehler-Signal von der Vergleicherschaltung 130 wird an die Verzögerung 102 und das UND-Glied 103 angelegt. Die Verzögerung liefert einen Impuls an das UND-Glied 103, der durch das ODER-Glied 104 geleitet wird und die Verriegelungen 97 und 1OO zurückstellt. Außerdem empfängt ein Eingang des ODER-Gliedes ein Formatrückstellsignal, welches von der Strahlsteuerschaltung 45 kommt. Das Ausgangssignal vom ODER-Glied 104 wird Diagnoserückstellsignal genannt und auch an den Einschalteingang der Verriegelung 105 angelegt. Der Einschaltausgang der Verriegelung 105

ro 970 006 209849/0722

wird an einen Eingang des UND-Gliedes 95 angeschlossen. Das Ausgangssignal des UND-Gliedes 95 wird zusammen mit dem Ausgangssignal des Inverters 94 an die Eingänge des ODER-Gliedes 106 angelegt. Das Ausgangssignal des ODER-Gliedes 106 stellt das Konsolidierungsregister 61 der Videokonsolidierung 60 zurück. Die Verriegelung 105 wird durch ein Suchendesignal für horizontale und vertikale Suche von der Strahlsteuerung 45 zurückgestellt. Das Ausgangssignal des UND-Gliedes 96 verhindert ein Weiterschalten des Konsolidierungsregisters und wird bekanntlich an die UND-Glieder 75 und 77 der Diagnoseerkennungs- und Taktschaltung 70 angelegt. Der andere Eingang zum UND-Glied 96 kommt vom Inverter 107/ der ein Schieberegister-Anzeigesteuersignal empfängt. Mit diesem Signal werden die Bitbedingungen des Konsolidierungsregisters bildlich dargestellt.

Das erwartete Byte oder die Bitgruppe, die die bekannte Erkennung darstellen, die sich aus dem Prüfbitmuster ergeben sollte, wird in das Register 140 gesetzt, welches im einzelnen in Fig. 5 gezeigt ist. Das Register 140 besteht aus acht Verriegelungen 141. Diese sind mit ihren Einschalteingängen an die UND-Glieder 142 und mit ihren Rückstelleingängen an den Ausgang des ODER-Gliedes 104 angeschlossen und empfangen das Diagnose-Rückstellsignal von den Diagnosesteuerschaltungen 90. Jedes UND-Glied 142 ist mit einem Eingang an eine Position des Konsolidierungsregisters 61 anqeschlossen, also an die Positionen K7 bis K14, und mit einem Eingang an den Ausgang des UND-Gliedes 98 zum Empfang des Diagnose-Prüfsignales von der Diagnosesteuerung 90. Die Verriegelungen 141 werden also erst durch ein Signal vom ODER-Glied zurückgestellt und dann wird das erwartete Byte auf die Verriegelungen 141 über die UND-Glieder 142 übertragen. Der Einschaltausgang der Verriegelungen 141 ist mit der Vergleicherschaltung verbunden.

Das Leitbyte und das Bit, die anzeigen, daß die numerischen Schaltungen zu prüfen sind, werden in das in Fig. 6 gezeigte Register 150 gesetzt, welches aus den Verriegelungen 151 besteht. Die Ein-

KO 970 ooe 209849/0722

schalteingänge der Verriegelungen 151 sind mit den Ausgängen der UND-Glieder 152 und die Rückstelleingänge mit dem Ausgang des ODER-Gliedes 104 in Fig. 4 verbunden. Die UND-Glieder 152 sind mit einem Eingang an eine Position im Konsolidierungsregister angeschlossen, und zwar an die Position K14, Puffer J, K2 bis K6 und J13. Die UND-Glieder 152 werden durch das Ausgangssignal von dem in Fig. 4 gezeigten UND-Glied 98 vorbereitet. Die Einschaltausgänge der Verriegelungen 151 sind mit den Eingängen der UND-Glieder 153 verbunden und diese UND-Glieder werden durch ein Signal vom Diagnoseschalter 91 in Fig. 4 vorbereitet. Die Ausgänge der UND-Glieder 153 werden an die in Blockform in Fig. 1 gezeigten Erkennungsschaltungen 160 angelegt.

Die Vergleicherschaltung 130 ist im einzelnen in Fig. 7 gezeigt. Sie enthält Antivalenzglieder 131, deren Eingänge an die Ausgänge der Verriegelungen 141 und an die Ausgänge der Erkennungsschaltungen 160 angeschlossen sind. Die Ausgänge der Antivalenzglieder 131 sind mit den Eingängen des UND-Gliedes 132 verbunden. Die Antivalenzschaltungen 131 stellen fest, ob die in den Verriegelungen 141 gespeicherte bekannte Zeichenidentifikation genau mit der durch die Erkennungsschaltungen 160 erzeugten Identifikation übereinstimmt. Wenn eine Antivalenzschaltung 131 kein einen günstigen Vergleich anzeigendes Ausgangssignal hat, leitet das UND-Glied 132 kein Signal, welches anzeigt, daß keine Fehlerbedingung vorliegt. Der Ausgang des UND-Gliedes 132 ist an den Inverter 133 und das UND-Glied 134 angeschlossen. Der Ausgang des Inverters 133 ist mit dem UND-Glied 135 verbunden. Die UND-Glieder 134 und 135 zeigen an, ob eine Fehlerbedingung oder eine fehlerfreie Bedingung vorliegt. Diese UND-Glieder werden durch das Fehlerprüfsignal von dem in Fig. 4 gezeigten UND-Glied 101 vorbereitet. Der Ausgang des UND-Gliedes 135 ist mit einem Eingang des ODER-Gliedes 136 verbunden, das außerdem ein Eingangssignal vom Ausgang des in Fig. 4 gezeigten Inverters 93 empfängt. Der Ausgang des ODER-Gliedes 136 ist mit den Strahlsteuerschaltungen 45 verbunden, um Zeilen auf dem Dokument 10 auf der Anzeige 165 in Fig. 1 herzustellen. Das Ausgangssignal vom ODER-Glied 136 wird eben-

ro 970 006 209849/0722

falls an den Einschalteingang der in Fig. 3 gezeigten Fehlerverriegelung 76 angelegt und dadurch verhindert, daß die UND-Glieder 75 und 77 ein Bit in das Konsolidierungsregister 61 setzen.

Aus der obigen Beschreibung ist zu ersehen, daß der Schalter SWl in der Stellung B steht und der Schalter 91 geschlossen ist, um die Maschine in den Diagnosebetrieb zu versetzen. Die Schalter SWl und 91 können natürlich in demselben Schaltelement enthalten sein. Das Dokument 10 wird in die Maschine eingeführt und normal abgetastet. Das erste abgetastete Zeichen ist der Schrägstrich. Wenn dieses Symbol abgetastet wird, werden Videobits erzeugt und in das Videoregister 35 eingegeben. Der Schrägstrich erzeugt keine Folge von 17 schwarzen Bits und bei seiner Abtastung ist daher die Einschaltbedingung des in Fig. 3 gezeigten UND-Gliedes 71 nicht erfüllt. Somit wird die Verriegelung 72 nicht gesetzt und das UND-Glied 75 erzeugt ein Ausgangssignal, weil die Fehlerverriegelung 76 zurückgestellt ist und das Signal "keine Schieberegister-Bilddarstellung" vorhanden ist. Die Verriegelung 72 ist zurückgestellt, weil bei der Abtastung des Schrägstriches das Zeicheneingangssignal entwickelt wird und damit die Eingangsbedingungen des UND-Gliedes 73 erfüllt sind.

Die am Ausgang des UND-Gliedes 75 erscheinende Einer-Bitbedingung wird durch das ODER-Glied 83 auf das Konsolidierungssschieberegister 61 geleitet unter Steuerung des Schiebesignales vom ODER-Glied 84. Das ODER-Glied 84 liefert das Schiebesignal, wenn die Eingangsbedingungen zum UND-Glied 77 erfüllt sind. Das UND-Glied 85 hat zu diesem Zeitpunkt kein Ausgangssignal, um das Konsolidierungsregister zu verschieben, weil der in Fig. 4 gezeigte Schalter 91 geschlossen ist und daher der Ausgang des Inverters 9 3 auf seinem unteren Pegel steht. Die in Fig. 3 gezeigte Verriegelung 81 wird gesetzt, weil der Schrägstrich eine ausreichende Zahl schwarzer Bits erzeugt, um die Eingangsbedingungen des UND-Gliedes .80 zu erfüllen, wodurch die Verriegelung 79 gesetzt und natürlich das Zeicheneingabesignal zur Verfügung gestellt werden. Obwohl die Verriegelung 81 zu diesem Zeitpunkt gesetzt ist,

ro 970 006 209849/0722

liefert das UND-Glied 77 solange kein Ausgangssignal, wie das Segmentierungssignal nicht zur Verfügung steht und anzeigt, daß der Schrägstrich abgetastet wurde und der Videoprüfring die Position 43 erreicht hat und damit anzeigt, daß eine Abtastung abgeschlossen ist. Die Fehlerverriegelung 76 ist,natürlich zu diesem Zeitpunkt zurückgestellt, weil das Diagnoserückstellsignal vom ODER-Glied 104 zur Verfügung steht aufgrund des Formatrückstellsignales. .Das Signal "keine Diagnose" oder "Diagnosefehler" steht nicht zur Verfügung, um die Verriegelung 76 zu setzen, weil der Schalter 91 geschlossen und kein Diagnosefehler aufgetreten ist. Das Signal "keine Schieberegister-Diagnosedarstellung" vom Inverter 107 ist vorhanden. Somit schiebt ein Signal vom UND-Glied 77 das Bit aus dem ODER-Glied 83 in das Konsolidierungsregister 61 über das ODER-Glied 84. Danach stellt ein Impuls von der Position 44 des Videoprüfringes die Verriegelung 81 über das UND-Glied 82 zurück. Die Verriegelung 79 ist bereits durch VSR zurückgestellt worden und die Verriegelung 72 ist noch zurückgestellt.

Das nächste abgetastete Zeichen ist wieder ein Schrägstrich "/" und dieses ist das erste Zeichen des erwarteten Bytes. Nachdem dieser Schrägstrich abgetastet wurde, wird ein Einer-Bit in das Konsolidierungsschieberegister 61 in der oben beschriebenen Weise eingegeben. Das nächste abgetastete Zeichen ist ein "I". Während das "I" abgetastet wird, werden 17 aufeinanderfolgende schwarze Bits in das Videoregister 35 eingegeben. Jetzt sind die Eingangsbedingungen des UND-Gliedes 71 erfüllt und dieses leitet ein Signal zum Setzen der Verriegelung 72 weiter. Da die Verriegelung 72 jetzt gesetzt ist, wird das UND-Glied 75 nicht vorbereitet und ein Null-Bit in das Konsolidierungsschieberegister 61 eingegeben, wenn die Eingangsbedingungen des UND-Gliedes 77 erfüllt sind. Natürlich wird vom UND-Glied 77 ein Schiebeimpuls erzeugt, weil das UND-Glied 80 ein Ausgangssignal zum Setzen der Verriegelung 79 erzeugt und das Zeicheneingabesignal zur Verfügung steht. Somit setzt das UND-Glied 78 die Verriegelung 81 in der oben beschriebenen Weise. Die Fehlerverriegelung 76 ist zurückgestellt

RO 970 006

209849/0722

und daher leitet das UND-Glied 77 ein Signal an das ODER-Glied 84, wenn das Segmentsignal zusammen mit VSR 43 zur Verfügung steht.

Die übrigen Zeichen in der Zeile werden abgetastet und für jeden Schrägstrich "/" ein Einer-Bit und für jedes "I" ein Null-Bit in das Konsolidierungsregister eingegeben. Die Zeilen werden der Reihe nach abgetastet und nachdem 25 Zeichen in der dritten Zeile des Dokumentes abgetastet worden sind, steht das Markierungsbit in der Position K des Puffers des Konsolidierungsregisters entsprechend der Darstellung in Fig. 8A, und die Eingangsbedingungen zum UND-Glied 92 in Fig, 4 sind zur Zeit der Phase 3 erfüllt. Die Verriegelung 97 wird gesetzt, und nach einer Verzögerung von 250 Nanosekunden bereitet das UND-Glied 98 die UND-Glieder 142 vor zur übertragung des erwarteten Bytes aus dem Konsolidierungsregister auf die Verriegelungen-141 und die UND-Glieder 152 zur übertragung des Leitbytes und des numerischen Bits auf die Verriegelungen 151.

Nachdem die dritte Zeile vollständig abgetastet wurde, enthält das Konsolidierungsre"gister 61 die in Fig. 8B gezeigten Bits. Zu diesem Zeitpunkt liefern die durch das Leitbyte über die UND-Glieder 153 gewählten Erkennungsschaltungen ein Identifizierungsbyte an die Vergleichersdhaltung 130. Das erwartete Byte vom Register 140 wurde bereits an die Vergleicherschaltung 130 geliefert. Das Fehlerprüfsignal steht vom UND-Glied 101 zu diesem Zeitpunkt zur Verfügung, da die Fehlerprüfverriegelung 100 durch das Ausgangssignal des UND-Gliedes 98 gesetzt und das Zeilenendsignal zur Verfügung gestellt wurde, nachdem die dritte Zeile abgetastet wurde. Das zu erkennende Zeichen ist ein Gleichheitszeichen und wenn die Erkennungsschaltungen richtig arbeiten, liefert das UND-Glied 134 ein Ausgangssignal, welches eine fehlerfreie Bedingung anzeigt. Wenn ein Fehler auftritt, liefert der Inverter 133 ein Signal an das UHD-Glied 135 und das ODER-Glied 136 erzeugt ein Signal, um die Rückstellung des Konsolidierungsregisters zu verhindern und die dritte Zeile des Dokumentes 10 auf der Anzeige-

209849/0722

RO 970 006

röhre 165 bildlich darzustellen. Die im Bild dargestellte Zeile zeigt, daß das Gleichheitszeichen hätte erkannt werden sollen. Mit dieser Information kann die prüfende Bedienungskraft die Erkennungsschaltungen an Hand der Zeichen überprüfen, die am linken Rand und über der binären Zahl für das erwartete Byte gedruckt sind.

Aus der obigen Beschreibung ist zu ersehen, daß die Erfindung ein Verfahren und Gerät zum Prüfen von Schaltungen, insbesondere von Erkennungsschaltungen, in einer Zeichenerkennungsmaschine liefert. Das Prüfdokument kann in jeder bekannten Art gedruckt werden, Fig. 9 zeigt jedoch in einem Ablaufdiagramm die Steuerung eines an ein Rechnersystem angeschlossenen Ausgabedruckers zum Drucken von Prufdokumenten. Die komplexen Zeichenerkennungsmaschinen, wie z. B. der optische Seitenleser IBM 1288, erfordern ungefähr 12 000 Prüfmuster, um die Erkennungsschaltungen voll auszuprüfen. Die Diagnoseprüfung kann zu jedem geeigneten Zeitpunkt erfolgen, da die Erfindung das Prüfen im selbstständigen Betrieb gestattet. Die Maschinenbedienung lädt lediglich die Vorlage mit den Prüfdokumenten und dann wird die Maschine im Diagnosebetrieb nach obiger Beschreibung betrieben.

Die Erfindung kann auch dazu benutzt werden, ein Prüfbitmuster in das Konsolidierungsregister zu laden, um die Videokonsolidierungs-Bedienungslogik zu prüfen. Diese Anwendung ist in Fig. 10 gezeigt. Der Schalter SWl wird auf B gestellt, so daß Bits vom Videoregister 35 auf die Diagnoseerkennungs- und Zeitgeberschaltung 70 geleitet werden. Das in Fig. 11 gezeigte Dokument wird ähnlich abgetastet wie das in Fig. 2 gezeigte. Die Zeilen auf dem in Fig. 11 gezeigten Dokument werden der Reihe nach jeweils von rechts nach links abgetastet. Das erste abgetastete Zeichen ist ein Schrägstrich und dieser wird zu einem Einer-Bit durch die Diagnoseerkennungs- und Zeitgeberschaltung 70 in der oben beschriebenen Art entwickelt. Dieses Einer-Bit wird in das Konsolidierungsregister 61 über die ODER-Schaltung 83 unter Steuerung des Schiebeimpulses des ODER-Gliedes 84 eingegeben.

R₀₉₇OOO₆ 209849/0722

Die nächste abgetastete Zeichengruppe stellt das erwartete Byte dar, welches im Register 200 gespeichert wird, nachdem es in das Konsolidierungsregister eingegeben wurde. Die Zeichen dieser Gruppe von sieben Zeichen stehen in einer Reihenfolge zur Entwicklung der schwarzen konsolidierten Videobits MO, Al4, VO, M+l, HO und M-I. Dieses erwartete Byte wird verglichen mit entsprechenden Ausgangssignalen von der Videokonsolidierungs-Bedienungslogik und dem Speicher 62, nachdem eine ganze Zeile auf dem in Fig. 11 gezeigten Dokument abgetastet worden ist. Der das erwartete Byte darstellenden Gruppe von Zeichen folgt eine Gruppe von sieben "I", die sich zu Null-Bits auflösen, um ein Zeiteinteilungsbit an die richtige Stelle zu setzen und die Speichertrigger in der Konsolidierungs-Bedienungslogik und dem Speicher 62 zu verschieben. Das Zeiteinteilungsbit wird durch einen Schrägstrich "/" dargestellt, dem sieben "I" folgen, die zu Null-Bits gemacht werden.

Entsprechend der nachfolgenden Erklärung haben die Videokonsolidierungs-Bedienungslogik und die Speicherschaltung 62 neun Biteingänge. Normalerweise kommen die neun Biteingänge von den Positionen 1, 2, 3, 43, 44, 45, 85, 86 und 87 des Videoregisters 30. Nach der Erfindung werden die neun Biteingänge jedoch von den Positionen Al, Ά2, A3, Bl, B2, B3, Cl, C2 und C3 des Datenkonsolidierungsregisters 61 abgenommen. Somit bilden die nächsten drei auf dem Dokument in Fig. 11 abgetasteten Zeichen einen Teil der neun Bits, die vor den neun Bits stehen, welche die Prüfbits für die Videokonsolidierungs-Bedienungslogik und den Speicher bilden. Die nächsten drei abgetasteten Zeichen werden zu drei der neun Bits abgelöst, um die gerade erwähnten Prüfbits zu bilden. Die nächsten drei Zeichen sind "I" und bilden einen Teil des dem Prüfmuster folgenden neun Bitmuster. Die nächsten fünf Zeichen sind immer "I" zur Entwicklung von Null-Bits zwecks Auffüllung einer Konsolidierungsabtastung. Die nächsten drei abgetasteten Zeichen bilden drei von den neun Bits, die unmittelbar vor den neun Bits konsolidiert werden, welche das Prüfbitmuster bilden. Die nächsten drei abgetasteten Zeichen entwickeln sich zu drei der

209849/0-722

RO 970 006

neun Bits, die das Prüfmuster bilden. Diesen Zeichen folgt eine Gruppe von drei Zeichen zur Bildung von drei weiteren der neun Bits, die unmittelbar nach Konsolidierung des Prüfbitmusters konsolidiert werden. Das nächste abgetastete Zeichen ist ein Schrägstrich "/" und wird von der Videokonsolidierungs-Bedienungslogik dazu verwendet, festzustellen, ob bestimmte Prüfmuster schwarze oder weiße Videobits erhalten sollen oder nicht. Nachdem dieses Zeichen abgetastet ist, werden vier "I" zur Entwicklung von Null-Bits und Auffüllung einer Konsolidierungsabtastung abgetastet. Danach werden drei weitere Zeichen zur Vervollständigung der neun Bits abgetastet, die unmittelbar vor dem Prüfmuster konsolidiert werden. Diesen Zeichen folgen drei weitere, die zur Vervollständigung des Prüfbitmusters abgetastet werden. Die nächsten drei abgetasteten Zeichen vervollständigen die neun unmittelbar nach dem Prüfbitmuster konsolidierten Bits. Damit ist eine Zeichenzeile vollständig abgetastet.

Die Speicherlogik 205 in den Fign. 10 und 12 ermöglicht die Präsentation von Bitmustern entweder vom Videoregister 35 oder vom Konsolidierungsregister 61 an die Videokonsolidierungs-Bedienungslogik und den Speicher 62. In Fig. 2 ist das UND-Glied 206 mit den Positionen VRl, VR2, VR3, VR43, VR44, VR45, VR85, VR86 und VR87 des Videoregisters 35 verbunden. Diese Positionen sind auf der Seite 2-101 des "IBM Field Engineering Theory of Operation Manual" gezeigt. Diese UND-Glieder werden durch ein Signal "keine Diagnose" vom Inverter 207 vorbereitet. Die Ausgänge dieser UND-Glieder sind mit den Eingängen der ODER-Glieder 209 verbunden, die außerdem Eingangssignale von den Ausgängen des UND-Gliedes 208 empfangen. Dessen Eingänge sind wiederum verbunden mit den Positionen Al, A2, A3, Bl, B2, B3, Cl, C2 und C3 des Konsolidierungsregisters 61 und den durch ein Diagnosesignal, welches bei geschlossenem Diagnoseschalter vorhanden ist, vorbereiteten Eingängen.

Die Ausgänge des ODER-Gliedes 209 werden an die Videokonsolidierungs-Bedienungslogik und den Speicher 62 geleitet. Diese Schal-

KO 970 006 209849/0722

tung besteht aus der Konsolidierungs-Bedienüngslogik und dem,Konsolidierungs-Bedienungsspeicher. Die Konsolidierungs-Bedie'nungslogik besteht aus der Hauptbedienungslogik 211, der vertikalen Bedienungslogik 212 und der horizontalen Bedienungslogik 213. Die Ausgänge dieser Logikschaltungen 211, 212 und 213 werden an Speichertrigger 214, 215 bzw. 216 angelegt. Die in diesen Triggern gespeicherte Information wird an die Trigger 218, 219, 220 weitergeleitet. Anschließend wird die Information im Trigger 218 in den Trigger 222 weitergegeben. Der Vorschaltimpuls für die Trigger wird über das ODER-Glied 226 angelegt, welches Eingangssignale von den UND-Gliedern 224 und 225 empfängt. Im Diagnosebetrieb wird der Vorschaltimpuls durch das UND-Glied 224 weitergeleitet, im Normalbetrieb durch das UND-Glied 225. Das UND-Glied 224 wird vorbereitet durch Schließen des Diagnoseschalters und empfängt ein Eingangssignal vom ODER-Glied 223. Die Eingänge zum ODER-Glied 223 sind an die Positionen CIl und C14 und D3 des Konsolidierungsregisters 61 angeschlossen. Das Zeiteinteilungsbit, welches durch Abtasten des Schrägstriches in der 16. Zeichenposition auf dem in Fig. 11 gezeigten Dokument entwickelt wird, entwickelt die Vorschaltimpulse beim Passieren der Positionen CIl, C14 und D3 im Konsolidierungsregister.

Die Ausgänge der Trigger 214 und 222 werden auf die Inverter 228 bzw. 230 geleitet. Die Auegangssignale dieser Inverter werden an die Eingänge des UND-Gliedes 231 gegeben, welches auch ein Eingangssignal vom Ausgang des Triggers 220 empfängt. Das Ausgangssignal des UND-Gliedes 231 wird an den Eingang des ODER-Gliedes 234 zusammen mit den Ausgangssignalen von den UND-Gliedern 232 und 233 angelegt. Das UND-Glied 232 ist mit seinen Eingängen an die Trigger 218 und 220 angeschlossen. Das UND-Glied 233 ist mit einem Eingang an den Trigger 219 und mit einem anderen an den Inverter 229 angeschlossen, dessen Eingang wiederum mit der Position A14 des Konsolidierungsregisters verbunden ist. Der Ausgang des ODER-Gliedes 234 ist mit einem Eingang des UND-Gliedes 86 verbunden, dessen Ausgang an das ODER-Glied 83 angeschlossen ist. Im Normalbetrieb werden Bits in das Konsolidie-

ho 970 cos 209849/0722

längsregister über das ODER-Glied 28434, das UND-Glied 86 und das ODER-Glied 83 eingegeben.

Fig. 13A zeigt die Bits im Konsolidierungsregister, nachdem 56 Zeichen auf der ersten Zeile abgetastet worden sind. Das Markierungsbit steht in-Position D14 des Konsolidierungsregisters. Die Setzposition des Riegels 201 in Fig. IO ist mit dieser Position verbunden. Wenn also das Markierungsbit in die Position Dl4 kommt, wird der Riegel 201 gesetzt. Zu diesem Zeitpunkt ist das erwartete Byte in das Register 200 zu übertragen. Der Einschaltausgang des Riegels 201 ist mit der Zeitverzögerung 202 verbunden, welche das UND-Glied 203 vorbereitet. Eingänge des UND-Gliedes 203 sind auch an den Einschaltausgang des Riegels 201 und den Diagnoseschalter in Fig. 12 angeschlossen. Das Ausgangssignal des UND-Gliedes 203 leitet den Inhalt der Positionen D7 bis Dl3 des Konsolidierungsregisters 61 in das Register 200. Die Ausgänge des Registers 200 werden auf die Vergleicherschaltung 240 gegeben, welche diese mit den AusgangsSignalen von der Videokonsolidierungs-Bedienungslogik und dem Speicher 62 sowie der Position Al4 des Konsolidierungsregister 61 vergleicht. Wenn die Videokonsolidierungs-Bedienungslogik und Speicher 62 richtig arbeiten, ergibt sich ein gleiches Vergleichsergebnis. Durch das Vom Vergleicher 240 kommende, dieses gleiche Vergleichsergebnis oder den einwandfreien Betrieb anzeigende Signal wird die Verriegelung 201 zurückgestellt. Danach wird die nächste Dokumentenzeile abgetastet. Wenn das Vergleichsergebnis ungleich lautet, wird dadurch eine Fehlerbedingung angezeigt und die ganze Zeile auf dem Dokument auf der Kathodenstrahlröhre bildlich dargestellt. Die Videokonsolidierungs-Bedienungslogik und die Speicherschaltungen 62 werden dann zur Fehlerermittlung überprüft.

ro 970 006 209849/0722

Claims (11)

PATENTANSPRÜCHE

1.' Fehlerdiagnoseeinrichtung für eine optische Zeichenerkennungsmaschine mit einer Abtasteinrichtung und einer Erkennungseinrichtung, gekennzeichnet durch eine Anordnung (70; Fig. 1) zur Erzeugung eines Prüfbitmusters in Abhängigkeit von den Abtastsignalen mehrerer von zwei sich voneinander unterscheidenden Mustern, durch eine Anordnung (60) zur Übertragung des Prüfbitmusters zu der Erkennungseinrichtung (160), durch eine Einrichtung (140) zur Darstellung der Identifikation des Prüfbitmusters und durch eine Einrichtung (130) zum Vergleich des Prüfbitmusters mit der von der Erkennungseinrichtung erzeugten Identifikation.

2. Fehlerdiagnoseeinrichtung nach Anspruch 1, gekennzeichnet durch eine Einrichtung, die auf die Vergleichseinrichtung (130; Fig. 1) mit der Anzeige der abgetasteten Zeichen anspricht, wenn die Vergieichseinrichtung feststellt, daß die Identifikation des Prüfbitmusters nicht mit der von der Erkennungseinrichtung erzeugten Identifikation übereinstimmt.

3. Fehlerdiagnoseeinrichtung nach Anspruch 1 und/oder 2, gekennzeichnet durch Bits im Prüfbitmuster, die angeben, welche Teile (Zweige) der Erkennungseinrichtung auf das Prüfbitmuster ansprechen.

4. Fehlerdiagnoseeinrichtung nach einem oder mehreren der Ansprüche 1 bis 3, gekennzeichnet durch eine Einrichtung, die au^ die Abtasteinrichtung, wenn diese eine vorgegebene Folge Von zwei sich voneinander unterscheidenden Mustern (z. B.:"/"; "I") mit der Erzeugung von Erkennungsdaten eines einzelnen Musters anspricht.

ro 970 006 209849/0722

5. Fehlerdiagnoseeinrichtung nach einem oder mehreren der Ansprüche 1 bis 4, gekennzeichnet ferner durch eine Einrichtung zur übertragung der Prüfbitmuster zu auswählbaren Teilen (Zweigen) der Erkennungseinrichtung (Logik), durch eine Einrichtung zur Auswahl der zu prüfenden Teile, durch eine Prüfbitmuster-Identifikationseinrichtung mit einer Ausgabeeinrichtung zur Darstellung der erwarteten Ausgangswerte des ausgewählten Teils bei Eingabe des Prüfbitmusters und fehlerfreiem Betrieb und durch eine Einrichtung, die

- auf die Ausgangswerte der Prüfbitmuster-Identifikationseinrichtung und der ausgewählten Teile mit der Erzeugung von Signalen anspricht, die den fehlerfreien oder fehlerhaften Betrieb des ausgewählten Teils der Erkennungseinrichtung angeben.

6. Fehlerdiagnoseeinrichtung nach einem oder mehreren der Ansprüche 1 bis 5, gekennzeichnet dadurch, daß die beiden sich voneinander unterscheidenden Muster gedruckte Zeichen sind.

7. Fehlererkennungseinrichtung nach einem oder mehreren der Ansprüche 1 bis 6, gekennzeichnet dadurch, daß die Erkennungs- und Teilerkennungseinrichtungen aus logischen Schaltungen aufgebaut sind.

8. Verfahren zum Betrieb der Fehlerdiagnoseeinridhtung nach einem oder mehreren der Ansprüche 1 bis 7-, gekennzeichnet durch folgende Verfahrensschritte:

Bildung einer Folge von zwei sich voneinander unterscheidenden Mustern auf einem Dokument,

Abtastung der Muster und

Erzeugung eines Signaltyps (z. B. "1") beim Abtasten

ro 970 006 209849/0722

des einen Musters (ζ. B. "/") und eines anderen" Signaltyps (z. B. ¹¹O") beim Abtasten des anderen Musters (Zo B. "I") zur Bildung eines Prüfbitornisters aus den beiden Signaltypen.

9. Verfahren nach Anspruch 8, gekennzeichnet durch folgende weitere Verfahrensschritte:

Übertragung des Prüfbitmusters zu dem zu prüfenden Teil (Zweig) der Erkennungseinrichtung, und

überprüfung der Ausgangssignale.des geprüften Teils auf erwartete (vorgegebene) Werte.

10. Verfahren nach Anspruch 8 und/oder 9, gekennzeichnet durch den Schritt, daß die Einrichtung zur Auswahl der zu prüfenden Teilerkennungsschaltung für diese Auswahl aus den von der Prüfbitmustereinrichtung erzeugten Prüfbits Torsteuersignale auswählt.

11. Verfahren nach einem oder mehreren der Ansprüche 8 bis 10, gekennzeichnet durch den Schritt, daß die Prüfbitmuster-Identifikationseinrichtung aus den von der Prüfbitmustereinrichtung erzeugten Prüfbits Identifikationsbits auswählt.

ro 970 006 209849/0722