DE2204252A1 - Parallel-rechenwerk fuer addition und subtraktion - Google Patents
Parallel-rechenwerk fuer addition und subtraktionInfo
- Publication number
- DE2204252A1 DE2204252A1 DE19722204252 DE2204252A DE2204252A1 DE 2204252 A1 DE2204252 A1 DE 2204252A1 DE 19722204252 DE19722204252 DE 19722204252 DE 2204252 A DE2204252 A DE 2204252A DE 2204252 A1 DE2204252 A1 DE 2204252A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- full adders
- outputs
- flip
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
- G06F2207/4921—Single digit adding or subtracting
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD15615271A DD98771A1 (enExample) | 1971-06-30 | 1971-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2204252A1 true DE2204252A1 (de) | 1973-01-11 |
Family
ID=5484015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19722204252 Pending DE2204252A1 (de) | 1971-06-30 | 1972-01-29 | Parallel-rechenwerk fuer addition und subtraktion |
Country Status (2)
| Country | Link |
|---|---|
| DD (1) | DD98771A1 (enExample) |
| DE (1) | DE2204252A1 (enExample) |
-
1971
- 1971-06-30 DD DD15615271A patent/DD98771A1/xx unknown
-
1972
- 1972-01-29 DE DE19722204252 patent/DE2204252A1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DD98771A1 (enExample) | 1973-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
| DE2626432C2 (de) | Arithmetische Einheit für automatische Rechengeräte | |
| DE2246968A1 (de) | Einrichtung zur kombination, insbesondere multiplikation, zweier gleitkommazahlen | |
| DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
| DE4101004A1 (de) | Paralleler multiplizierer mit sprungfeld und modifiziertem wallac-baum | |
| DE2524749C2 (de) | Digitale Filteranordnung | |
| DE1549508C3 (de) | Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit | |
| DE2034841C3 (de) | Matrixanordnung für Digital-Rechenanlage | |
| DE3303269C2 (enExample) | ||
| DE3434777C2 (enExample) | ||
| EP0139207B1 (de) | Schaltung zur CSD-Codierung einer im Zweierkomplement dargestellten, binären Zahl | |
| DE3440680C2 (enExample) | ||
| DE2203143C3 (de) | Rechenanordnung zum Dividieren von Dezimalzahlen | |
| DE1499227C3 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
| DE2204252A1 (de) | Parallel-rechenwerk fuer addition und subtraktion | |
| DE3302013C2 (enExample) | ||
| DE1774674A1 (de) | Digitale Rechenanlage fuer Regelsysteme | |
| DE1234055B (de) | Anordnung zur Addition oder Subtraktion | |
| DE1915493C3 (de) | Schaltung für Multiplikation nach dem Prinzip der fortgesetzten, stellenversetzten Addition | |
| DE2460897A1 (de) | Schaltungsanordnung zum addieren und subtrahieren | |
| DE2708637C3 (de) | Schaltungsanordnung zur Bildung einer BCD-Summe oder einer reinen Binär-Summe aus einem ersten und einem zweiten Operanden | |
| DE2737483A1 (de) | Korrektur-schaltungsanordnung fuer additions- oder substraktionsoperationen mit nicht-hexadezimalen operanden in hexadezimalen rechenwerken | |
| DE1524146C (de) | Divisionseinrichtung | |
| DE2136600C3 (de) | Anordnung zur automatischen Prozentrechnung | |
| DE1239506B (de) | Divisionseinrichtung |