DE2138324B2 - Verfahren zur analog-digital-umsetzung von spannungswerten - Google Patents

Description

55 geführt die für die weitere Integration erforderliche Zeit als ein dem Spannungswert proportionaler Wert digital dargestellt und der Eingang des Integrators vor der Meßphase in einer Justierungsphase an em vorgegebenes Bezugspotential gelegt sowie die dabei •,in Ausgang des Komparator auftretende Große m _LMnen mit dem Integratoremgang verbundenen Sneicherstromkreis eingespeist wird, der zu Beginn der Meßphase vom Komparalorausgang abgetrennt w.rd.

Ein Verfahren dieser Art ist beispielsweise dazu ueeitmet gemessene Spannungswerte digital zu verarbeiten Der jeweilige Spannungswert wird dabei in dem Analog-Digital-Umsetzer in eine proportionale Zahl umgesetzt Diese Zahl kann entweder mit Digitalrechnern weiter verarbeitet oder mit einem Digitalvoltmeter lediglich angezeigt werden.

Um möglichst genaue Meßergebnisse zu erzeielen, soll der Analog-Digital-Umsetzer mit ger.ngstmöglichen Fehlern arbeiten. Dies gilt insbesondere fur solche Anwendungsfälle, in denen gemessene Spannungswerte innerhalb eines sehr großen Dynamikbereiches umzusetzen sind. Eine solche Anwendung ist z. B. in der Gaschromatografie gegeben. Dabei werden Analysen durch Auswertung der Eigenschaften von Gasen durchgeführt wobei diese Eigenschaften in Form winziger bis relativ geringer Spannungswerte gemessen we-den Diese Spannungswerte können als Spannungsvcrliufe über der Zeit aufgezeichnet werden. Die dabei aultretende Dynamik liegt in der Größenordnung von

Die Erfindung betrifft ein Verfahren zur Analog-Digital-Umsetzung von Spannungswerten mittels eines Integrators und eines ihm nachgeschalteten Komparators, wobei in einer Meßphase ausgehend von einer Anfangsbedingung während eines definierten Zeitintervalls eine erste Integration des jeweiligen Spannungswertes, danach in einer Auswertephase mindestens eine weitere Integration eines Referenzspannungswertes mit zur ersten Integration entgegengesetzem Vorzeichen bis zum durch die Schaltwelle des Komparator festgestellten Erreichen der Anfangsbedingung durch10"
Ein Verfahren zur Analog-Digital-Umsetzung von

Spannungswerten, wie es eingangs beschrieben ist, wird auch als Doppelrampenintegrationsverfahren bezeichnet wenn lediglich zwei Integrationen durchgeführt werden Der jeweils gemessene Spannungswert wird in einer Meßphase mit dem Integrator nach Einstellung einer Anfangsbedingung aufintegriert. Die Zeit für diesen Integrationsvorgang ist durch einen den Integrationsvorgang steuernden Taktgenerator vorgegeben Danach wird ein Referenzspannungswert an den Integrator angeschaltet, dessen Vorzeichen demjenigen des gemessenen Spannungswertes entgegengesetzt ist. Wenn nun in einer Auswertephase eine weitere Integration in zur ersten Integration entgegengesetzter Richtung durchgeführt wird, so können gleichzeitig die Taktimpulse gezählt werden, welche auf die Integration entfallen. Durch diese Auszählung der Taktimpulse bzw. lntegrationszeitverhältnismessung erhält man eine digitale Zahl, die ein Maß für die zuvor integrierte Meßspannung ist.

Es ist auch möglich, mehrere zweite Integrationen durchzuführen, die mit unterschiedlichen Referenzspannungen durchgeführt werden. Dadurch kann der gesamte Auswertungsvorgang verkürzt werden.

Zur Bestimmung des Zeitpunktes, zu dem die Anfangsbedingung während des Integrationsvorganges wieder erreicht wird, dient ein dem Integrator nachgeschalteter Komparator, dessen Schaltwelle möglichst genau der Anfangsbedingung entsprechen soll. Ist beispielsweise als Anfangsbedingung eine Spannung von 0 Volt vorgesehen, so ermittelt der Komparator den Augenblick, in dem die Ausgangsspannung des Integrator wieder den Wert 0 Volt erreicht hat.

Für einen Analog-Digital-Umsetzer, der nach dem vorstehend beschriebenen Verfahren arbeitet, sind zur Wandlung von Spannungswerten hoher Dynamik bei größtmöglicher Fehierfreiheit genau arbeitende Baustufen erforderlich. Diese Anforderung ist insbesondere an

den Komparator /υ stellen. Dieser muß sehr schnell arbeilen, damit die Niilldiirchgänge des auszuwertenden Spannungsverlaufs auch bei hoher Dynamik zeillieh genau erfaßt weiden.

Hin Integrator und ein Komparator können durch je einen Operationsverstärker gebildet werden, wobei dein Integralorversiärker ein Kondensator als Integratjonseleinenl zugeordnet ist, über den der Verstärker ausgang mit dem Verslärkereingang verbunden ist. Kin Operationsverstärker ist ein Gleichspunnungsversliirker mit hoher Verstärkung, bei dem das Ausgangsruhe- |K)ienlial den Wert 0 hat. Hei der Verstärkung von Gleichspannungen müssen die Änderungen der Figenschaiten der verwendeten aktiven und passiven Schallelemente klein gegenüber der Signalspannimg sein. Dies gilt insbesondere für die Temperaturabhängigkeit von Transistoren. Die Temperaturdrift eines Transistors läßt sieh praktisch nicht beeinflussen, eine gewisse Abhilfe ist jedoch durch Verwendung eines Differenzverstärker;» möglich, der lediglich die Dillerenz zweier Hingangsspannungen verstärkt. Auf die Ausgangsspannung wirkt sich dann lediglich die Drilldiffeienz zweier Transistoren aus. Soll nur eine Eingangsspannung verstärkt werden, so kann einer der beiden Eingänge des Differenzverstärker auf Nullpotenlial bzw. auf Schaltschwellenpotential gelegt werden. Von diesem Prinzip wird bei der Anwendung des Operationsverstärkers als Integralionsverstärker und als Komparatorverstärker in bekannten Analog-Digital-Umsetzers Gebrauch gemacht. Zur Driftkompensation sind die zweiten Hingänge beider Verstärker über regelbare Widerstände mit Nullpotential verbunden, mit denen ein Nullabgleich durchgeführt wird, so daß es möglich ist, auch sogenannte Qffsctspanniingen zu kompensieren, die beispielsweise durch unterschiedliche Basis-Emitler.ipannung der im Differenzverstärker vorgesehenen beiden Transistoren entstehen. Ferner kann ein Offsetspannungsdrift entstehen, die bei konstantem Kollektorstrom durch abnehmende Basis-Emitterspannung bei steigender Temperatur verursacht wird. Diese Offsetspannungsdrift wird am Ausgang eines Operationsverstärkers als Ausgangsspannungsdrift wirksam. Sie kann durch zusätzliche kompensierende Schaltelemente verringert werden, die eine sogenannte Gleichtaklunterdrückung bewirken. Außerdem kann infolge der Tatsache, daß zwei Transistoren niemals einen übereinstimmenden Temperaturkoeffi /ienten haben, eine Differenzspannung am Ausgang eines Operationsverstärkers entstehen, die neben der Gleichtaktspannung auftritt. Der Temperaturkoelfizient des jeweiligen Transistors kann durch Veränderung des Kollektorstroms geändert werden, wo/u gleichfalls bei einem der beiden Transistoren des Differenzverstärkers ein Nullabgleich durchgeführt wird.

Durch die DT-OS 19 65 712 ist es Tür ein Doppelrampenintegrationsverfahren bekannt, den Nullabgleich in der auch eingangs erwähnten Weise so durchzuführen, daß vor der Meßphase in einer besonderen Justierungsphase die Anfangsbedingung durch ein vorgegebenes Bezugspotential am Eingang des Integrators eingestellt und die dabei am Ausgang des Komparator auftretende Größe in einen mit dem Integratoreingang verbundenen Speicherstromkreis eingespeist wird, der

eherten Größe einen Nullabgleich ermöglicht, der \on einer Verschiebung der Ausgangsgröße des Komparator während der jusiierphase abhängt und deshalb Fehler des Integrators und des Komparator kompensieren kann. Der Speichersiromkreis bildet aber einen Teil des die Zeitkonsianie des Integratorverstärkers bildenden Kapuzitätszweiges, so daß dieser durch die Ausgangsgröße des Komparator' beeinflußt wird. Der Itirdie zu speichernde Größe vorgesehene Kondensator

ίο muß eine wesentlich geringere Kapazität als das Integrationselement haben, wenn dieses möglichst wenig durch die Ausgangsgröße des Komparator beeinflußt werden soll. Trotzdem zeigen sich aber durch diese Verkoppelung Fehler bei den Integrationsvorgängen. Außerdem muß die Kapazität des Speicherkondensators relativ groß sein, um eine ausreichende Speicherzeit zu erzielen. Da kann der Integrationskondensator noch größer sein muß, kann das bekannte Verfahren nur bei sehr langsamen Meßwertveränderungen, d. h. bei kleiner Dynamik eingesetzt werden.

Die bekannten Möglichkeiten zur Beseitigung der vorstehend beschriebenen Drifterscheinungen und Offsetspannungen sind bei solchen Analog-Digital-Umsetzern, die schnell und genau arbeilen müssen, nicht ausreichend. Zur Verwirklichung eines schnellen .Schaltverhallens werden als aktive Schaltelemente z. B. Bipolartransistoren verwendet. Diese haben jedoch sehr hohe Eingangsruheslröme, deren Folge eine ungenaue Schallschwelle ist. Der Eingangsruhestrom kann gleichfalls mit einstellbaren Widerständen kompensiert werden, die am zweiten Eingang eines Differenzverstärkers vorgesehen sind und diesen z. B. mit Nullpoteniial verbinden. Mit solchen Anordnungen ist jedoch eine Kompensation der Offsetstromdrift nicht möglich, gerade dieser Wert kann jedoch bei Operationsverstärkern mit bipolaren Transistoren relativ groß sein.

Aus den vorstehend beschriebenen Nachteilen der Operationsverstärker ergibt sich das Erfordernis, bei einem Analog-Digital-Umsetzer den Integratorversiärker und auch den Komparatorverstärker so zu sichern, daß im Ruhezustand, in dem Nullpotential am Meßeingang des Iniegratorverstärkers liegt, am Ausgang i⁽i's Komparalorverstürkers gerade die Schaltschwelle Iu: ionische Entscheidungen der naehfolgenden Zählersteuerimg auftritt. Außerdem muß für ein Umsetzungsverfahren der oben beschriebenen Art möglichst gewährleistet sein, daß insbesondere nach erfolgter Umsetzung keine Drifterscheinung aufgetreten ist, die die auf einen bestimmten Wert kompensierten Offsetspannungen der beiden Verstärker geändert hat und bewirkt, daß das Ausgangsniveau der Integrationsvorgänge nicht mehr mit deren Kndniveau übereinstimmt. Diese Forderungen werden durch die bekannten Kompensationsmöglichkeilen für Opera-

SS tionsverstärker jedoch dann nicht mehr ausreichend erfüllt, wenn Spannungswerte innerhalb eines hohen Dynamikbereichs auszuwerten sind. Die durch nicht kompensierbare Drifterscheinungen erzeugte Fehlergroße wirkt sich dann bei der Auswertung geringer

ho Spannungen mit einem sehr hohen prozentualen Anteil aus.

Hin derartiger Fehler könnte nach der Umsetzung des jeweiligen Spannungswertes in die digitale Form in Anrechnung gebracht werden, sofern er in seiner Größe

egiiui uci ivicupiiuM: vuiu r\.uHipa< au>i αιΐΛ^ιΐιι^

abgetrennt wird, so daß er die gespeicherte Größe für die darauf folgende Zeit beibehält und somit am Integratoreingang bei geeigneter Polarität der gespeieiiüiJLVii' WtiiC".

J, I I U I1 Λ I W I LIl

Fehler der beschriebenen Art nämlich nicht mehr auftreten. Zur Anrechnung eines solchen Fehlers wäre jedoch ein erheblicher schaliungstechnischer Aufwand

für Fehlererfassungs-, Umsetzungs- und Anpassungsmaßnahmen erforderlich.

Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Analog-Digital-Umsetzung zu schaffen, welches sich auch bei großer Dynamik der umzusetzenden Spannungswerte durch eine hohe Genauigkeit auszeichnet und gewährleistet, daß die während der jeweiligen Umsetzung durchgeführten Integrationsvorgänge übereinstimmende Anfangs- bzw. Endniveaus aufweisen, was bedeutet, daß der Beginn der Meßphase in einem Schaltzustand einsetzt, der exakt mit dem Schaltzustand des Endes der Auswertephasc übereinstimmt, und daß die schädlichen Auswirkungen von Drifterscheinungen beseitigt werden.

Ein Verfahren der eingangs genannten Art ist zur Lösung dieser Aufgabe erfindungsgemäß derart ausgebildet, daß in dem vor der Meßphase eine Regelschleife bildenden Speicherstromkreis eine der Ausgangsgröße des Komparators analoge und ihrem Betrag nach wesentlich kleinere Spannung als eine dem Bezugspotential entsprechende Spannung zur Korrektur von Abweichungen der Ausgangsgröße von einem vorgegebenen Wert erzeugt und mit Beginn der Meßphase gespeichert wird.

Durch das erfindungsgemäße Verfahren wird zuverlässig erreicht, daß der Integrator seine Integration auf einem Niveau beginnt, das mit dem Niveau des Endes der Integrationsvorgänge genau übereinstimmt. Hierzu wird an dem Eingang des Integrators in der Justierungsphase ein vorgegebenes Potential angeschaltet, welches einen bestimmten von jeweiligen Augenblicksfehler des Integrator- und des Komparatorverstärkers abhängigen Wert des Ausgangssignals am Komparatorverstärker zur Folge hat. Wird dieser Wert in die Regelschleife eingespeist und zur Bildung einer Korrekturspannung verwendet, so kann er am Eingang des Integratorverstärkers einen ganz bestimmten Schaltzustand erzeugen, in dem eine zusätzliche Korrektur von Abweichungen erfolgt, die nach einer Kompensation von Offselspannungcn und -strömen durch Drifterscheinungen verursacht werden. Über die normale Kompensation des Nullabgleich^ hinaus erfolgt also in der Justierungsphase eine analoge Korrektur des jeweils als vom vorgegebenen Potential abweichende Komparatorausgangsgröße auftretenden Augenblicksfchlers zunächst ohne Speicherung. Wird zu Beginn der Meßphase die Regelschleife geöffnet, so kann der Korrekturwert am Eingang des Integratorverstärkers dann infolge der beschriebenen Speichereigenschaften in der Regelschleife gehalten werden, so daß er als Korrekturwert während des gesamten Auswertevorganges erhalten bleibt, dabei aber den Integrationsvorgang selbst nicht beeinflußt. Durch analoge Regelung wird also zu Beginn der Mcßphasc ein Korrekturwert verfügbar, der sich nicht aus vorherigen Zuständen ergibt, sondern zur Korrektur zeitlich veränderlicher Fehler gerade zu diesem Zeitpunkt aktuell ist. Evtl. Driftcrschcinungcn während der relativ kurzen Auswertephasc, deren Dauer in der Größenordnung von 10 msec liegt, können dabei vernachlässigt werden. Dem Integratorvcrslärker wird beim erfindungsgcmäßen Verfahren während des gesamten Auswertevorganges ein genau definiertes Ausgangsniveau aufgezwungen, welches durch die Schaltschwelle des KompnnUorvcrstärkers bestimmt ist. Diese hängt von der Drift des Komparatorverslärkers ab. Dn diese im Vergleich /u der sehr kurzen Auswertezeit sehr langsame Änderungen erzeugt, fällt sie als Fchlerantcil nicht mehr ins Gewicht.

Das Verfahren nach der Erfindung bringt nicht nur Vorteile bei der Anwendung von Halbleiterbauelementen, sondern es kann ebenso z. B. auch mit Elektronen-S röhren als aktiven Schaltelementen verwirklicht werden. Auch bei diesen treten Drifterscheinungen durch Temperatureinflüsse auf, die zwar einen anderen Umfang haben, jedoch gleichfalls zu einigen der vorstehend beschriebenen Probleme führen.

ίο Das Verfahren nach der Erfindung kann zweckmäßig derart weiter ausgebildet sein, daß in der Regelschleife eine Einstellung der eingespeisten Ausgangsgröße des Komparators auf einen die Abweichung der Integratorausgangsspannung von dem durch das vorgegebene Potential bestimmten Wert kompensierenden Wert vorgenommen wird. Die Ausgangsgröße des Komparators wird also durch Bemessung der Schaltelemente der Regelschleife so dimensioniert, daß der schließlich am Eingang des Integrators auftretende Wert gerade eine

Beseitigung der beschriebenen Änderung der Integratorausgangsspannung zur Folge hat. Dabei kann die so erzeugte Korrekturspannung derart bemessen werden, daß auch solche Fehler ausgeglichen werden, die bereits am Eingang des Integrators auftreten und z. B. durch vorgeordnete Verstärker erzeugt werden.

Zweckmäßig wird ein Komparator verwendet, dessen Schaltschwelle bei dem durch das vorgegebene Potential bestimmten Ausgangsspannungswert des Integrators liegt. Wenn als vorgegebenes Potential Nullpotential verwendet wird, dann ergibt sich dadurch ein Schaltzustand, in dem der Komparator einen Korrekturwert liefert, der die Ausgangsspannung des Integrators dauernd um einen Wert herum pendeln läßt, der der Schaltschwelle des Komparators entspricht.

Als Speicherelement wird in der Regelschleife in weiterer Ausbildung des Erfindungsgedankens ein Hilfsintcgrator verwendet, an dessen Ausgang der kompensierende Wert erscheint. Dieser integriert einen vom Komparator gelieferten Ausgangsspannungswert und wirkt bei Abtrennung der Regelschleife vom Komparator als ein Haltekreis. Er hält den durch Integration gewonnenen Korrekturwert bis zum Ende des gesamten Umsetzungsvorganges. Dadurch ist während derselben Zeit die Offsetspannung des Integrators immer kompensiert.

Die Erfindung wird im folgenden anhand des in den Figuren dargestellten Ausführungsbeispicls einer Schaltungsanordnung zur Durchführung des Verfahrens beschrieben. Es zeigt.

Fig. 1 das Funktionsbild eines Analog-Digital-Umsetzers und

F i g. 2 das Schaltdiagramm eines elektronischen Schalters zur Auftrennung der gemäß der Erfindung vorgesehenen Regelschleife.

VS In I·' i g. 1 ist ein Analog-Digital-Umsetzer dargestellt, der nach dem Doppclintcgrationsverfahrcn arbeitet. Hr ist aus einem Integrator 1 mit zugeordnetem Widerstand 5 und Kondensator 4 und einem Komparator 2 aufgebaut. Sein Eingang kann durch eine elektrische

to Steuerschaltung 14, die einen Eingangsschalter 12 betätigt und z. B. eine Steucrlogik einer Datcnveiiubeilungscinrichtung ist, an eine zu messende Spannung Cv und an eine Referenzspannung Ur angeschaltet werden. Mit dem Eingangsschaller 13 ist ferner die Anschaltimg ''S ties vorgegebenen Potentials ///»möglich. Der Ausgang Λ des Komparators 2 gestattet die Darstellung der umgesetzten digitalen Daten und ist über eine Regelschlcife mit dem Eingang des lnlepralorverstär-

kers 1 verbunden. Diese Regclschleife ist aus einem Spannungsteiler 6, 7, einem Sehalter 11, einem Hilfsintegrator 3 mit Kondensator 9 und Widerstand 8 und einem Anpassungswiderstand 10 gebildet. Der Spannungsteiler ist zur Symmetrierung der Ausgangsspannung des Komparators 2, z. B. zum Spannungswert 0 Volt, vorgesehen, um den Hilfsintegrator gleichmäßig zu positiven und negativen Spannungen ansteuern zu können. Der Schalter 11 ist gleichfalls durch die elektrische Steuerschaltung 14 steuerbar.

Die Einstellung der gesamten Anordnung nach dem erfindungsgemäßen Verfahren erfolgt vor jedem Umsetzungsvorgang in einer besonderen Juslicrungsphase, in der als vorgegebenes Potential Nullpotcntia! über den Eingangsschalter 13 an den Eingang des Integrators 1 angeschaltet wird. Dabei ist der Schalter

11 in der Regelschleife geschlossen. Liegt die Schaltschwelle des Komparators 2 bei 0 Volt, so wird der Integrator 1 über die Regelschleifc durch entsprechende Bemessung der Widerstände 6 und 7 und der Integrationskonstante des Hilfsintegrators 3 so gesteuert, daß die Ausgangsspannung des Integrators 1 um einen Wert hcrumpcndelt, der der Schaltschwclle des Komparators 2 entspricht. Jede Abweichung der Ausgangsspannung des Integrators 1 von der Schaltsehwelle des Komparators 2 wird durch eine entsprechende Au-gangsgrößc des Komparators 2 über den Schalter 11 in der Regclschleife wirksam. Am Ausgang des Hilfsintegrators 3 baut sich dadurch eine Korrekturspannung auf, mit der die Abweichung der Ausgangsspannung des Integrators 1 von dem durch das vorbestimmte Potential vorgegebenen Wert rückgängig gemacht werden kann. Eine evtl. Drifterscheinung und damit verbundene Änderung der Ausgangsspannung des Integrators 1 kann also wirksam kompensiert werden. Durch die Regelschlcife wird eine ganz bestimmte Anfangsbedingung erzeugt, die mit der Schaltschwclle des Komparators 2 übereinstimmt. Bei Beginn der Mcßphasc bewirkt die elektrische Steuerschaltung 14 eine Umschaltung des Eingangsschaltcrs

12 auf die zu messende Spannung (A und eine Öffnung des Schalters 11 in der Regclschleife. Der Hilfsintegrator 3 arbeitet nun als Halteschaltung und hält den einmal erzeugten Korrekturwcrt, wodurch bis zum Ende des gesamten Umsetzungsvorganges eine Kompensation der jeweiligen Offsetspannung des Integrators 1 s möglich ist. Außerdem ist gewährleistet, daß der Integrator die Integration auf ein und demselben Niveau beginnt und beendet.

Der in F i g. 2 dargestellte Schalter kann als Schalter Il in der Regelschleife verwendet werden. Seine Steuerung erfolgt am Hingang 20 mit elektrischen Steuersignalen der Steuerschaltung 14 (Fig. 1). Als Schaltcrclement enthält er einen Feldeffekttransistor 21, der unmittelbar in die Regelschleife gelegt ist. Der Anschluß 24 ist mit dem Spannungsteiler 6, 7 (Fig. 1)

,₅ am Ausgang des Komparators 2 verbunden, während der Anschluß 25 zum Widerstand 8 (Fig. 1) des Hilfsintegrators 3 führt. Der Feldeffekttransistor 21 wird durch die Steuersignale am Eingang 20 über zwei Transistoren 22 und 23 gesteuert. Hat das Steuersignal am Eingang 20 den logischen Pegclwert »1«, so sind die beiden Transistoren 22 und 23 gesperrt. Die vom Komparator über den Spannungsteiler 6, 7 gelieferte Signalspannung liegt an der Source- und an der Gatcelektrodc des Feldeffekttransistors 21. In diesem

2_S Zustand ist der Feldeffekttransistor 21 leitend. Liegt am Steuereingang 20 ein Signal mit dem logischen Pegclwert »0«. so werden die Transistoren 22 und 23 leitend. Dadurch liegt die negative Betriebsspannung über den Transistor 23 an der Gateelektrode des

yo Feldeffekttransistors 21, so daß dieser gesperrt ist.

Das erfindungsgemäße Verfahren wurde vorstehend für den Anwcndungsfall auf einen Analog-Digital-Umsetzer beschrieben, der nach dem Doppelintcgrationsverfahren arbeitet. In gleicher Weise läßt sich die Erfindung jedoch auch auf solche Umsetzer anwenden die nach einem Integrationsverfahren arbeiten, welches in mehr als zwei Stufen durchgeführt wird. Da hierzi: lediglich die Steuerung des Umsctzungsvorgangc; anders ausgebildet ist, sind an der beim erfindungsgemä ßen Verfahren vorgesehenen Regclschleife keine Änderungen vorzunehmen.

Hierzu 1 Blatt Zeichnungen

Claims (5)

1. Patentanspruch

   ie:

   I. Verfahren zur Analog-Digital-Umsetzung von .Spannungswerten mittels eines Integrators und eines ihm nachgeschalteten Komparator, wobei in einer Meßphase ausgehend von einer Anfangsbedingung während eines definierten Zeitintervalls eine erste Integration des jeweiligen Spannungswertes, danach in einer Auswertephase mindestens eine ι ο weitere Integration eines Referenzspannungswertes mit zur ersten Integration entgegengesetztem Vorzeichen bis zum durch die Schaltschwelle des Komparator* festgestellten Erreichen der Anfangsbedingung durchgeführt, die für die weitere Integration erforderliche Zeit als ein dem Spannungswert proportionaler Wert digital dargestellt und der Hingang des Integrators vor der Meßphase in einer Justierungsphase an ein vorgegebenes Bezugspotential gelegt sowie die dabei am Ausgang des Komparator auftretende Größe in einen mit dem Integratoreingang verbundenen Speicherstromkreis eingespeist wird, der zu Beginn der Meßphase vom Küinparatorausgang abgetrennt wird, dadurch g e k e η η ζ e i c h net, daß in dem vor der Meßphase eine Regelschleife bildenden Speicherstromkreis (3, 8, 9) eine der Ausgangsgröße des Komparator (2) analoge und ihrem Betrag nach wesentlich kleinere Spannung als eine dem Bezugspotential einsprechende Spannung zur Korrektur von Abweichungen der Ausgangsgröße von einem vorgegebenen Wert erzeugt und mit Beginn der Meßphase gespeichert wird.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der Regelschlcife (3, 8, 9) eine Einstellung der eingespeisten Ausgangsgröße des Kompanitors (2) auf einen die Abweichung der Integralorausgangsspannung von dem durch das vorgegebene Bezugspotential (Up) bestimmten Wert kompensierenden Wert vorgenommen wird.
3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein Komparator (2) verwendet wird, dessen Schaltschwelle bei dem durch das vorgegebene Bezugspotential (Up)bestimmten Ausgangsspannungswert des Integrators (I) liegt.
4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als vorgegebenes Bezugspotential (Up)Nullpotential verwendet wird.
5. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als EIement mit Speichereigenschaften in der Regelschleife (3, 8, 9) ein Milfsiniegrator (3, 9) verwendet wird, an dessen Ausgang der kompensierende Wert erscheint.