DE2134529A1 - Verfahren zur fehlererkennung und -korrektur in aus dem speicher einer programmgesteuerten datenverarbeitungsanlage ausgelesenen informationswoertern - Google Patents
Verfahren zur fehlererkennung und -korrektur in aus dem speicher einer programmgesteuerten datenverarbeitungsanlage ausgelesenen informationswoerternInfo
- Publication number
- DE2134529A1 DE2134529A1 DE19712134529 DE2134529A DE2134529A1 DE 2134529 A1 DE2134529 A1 DE 2134529A1 DE 19712134529 DE19712134529 DE 19712134529 DE 2134529 A DE2134529 A DE 2134529A DE 2134529 A1 DE2134529 A1 DE 2134529A1
- Authority
- DE
- Germany
- Prior art keywords
- errors
- error
- correction circuit
- bits
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712134529 DE2134529A1 (de) | 1971-07-10 | 1971-07-10 | Verfahren zur fehlererkennung und -korrektur in aus dem speicher einer programmgesteuerten datenverarbeitungsanlage ausgelesenen informationswoertern |
| JP6414072A JPS5428056B1 (enExample) | 1971-07-10 | 1972-06-28 | |
| FR7225776A FR2146081A5 (enExample) | 1971-07-10 | 1972-07-10 | |
| GB3215872A GB1402613A (en) | 1971-07-10 | 1972-07-10 | Detection and correction of errors in information words |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712134529 DE2134529A1 (de) | 1971-07-10 | 1971-07-10 | Verfahren zur fehlererkennung und -korrektur in aus dem speicher einer programmgesteuerten datenverarbeitungsanlage ausgelesenen informationswoertern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2134529A1 true DE2134529A1 (de) | 1973-01-25 |
Family
ID=5813290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712134529 Pending DE2134529A1 (de) | 1971-07-10 | 1971-07-10 | Verfahren zur fehlererkennung und -korrektur in aus dem speicher einer programmgesteuerten datenverarbeitungsanlage ausgelesenen informationswoertern |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS5428056B1 (enExample) |
| DE (1) | DE2134529A1 (enExample) |
| FR (1) | FR2146081A5 (enExample) |
| GB (1) | GB1402613A (enExample) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2442191A1 (de) * | 1973-09-05 | 1975-03-06 | Cii Honeywell Bull | Verfahren und anordnung zur fehlerortsbestimmung in einem arbeitsspeicher |
| DE2529152A1 (de) * | 1974-07-05 | 1976-01-29 | Sperry Rand Corp | Verfahren und anordnung zur feststellung von fehlern in halbleiter- informationsspeichern |
| DE2532149A1 (de) * | 1974-08-19 | 1976-03-04 | Ibm | Fehlerkorrekturanordnung |
| DE3125048A1 (de) * | 1980-06-30 | 1982-03-11 | Sperry Corp., 10104 New York, N.Y. | Erzeugung von fehlerkorrekturpruefbits unter benutzung von paritaetsbits zur durchlaufkontrolle |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4100403A (en) * | 1977-04-25 | 1978-07-11 | International Business Machines Corporation | Method and means for discriminating between systematic and noise-induced error in data extracted from word organized memory arrays |
| JPS598852B2 (ja) * | 1979-07-30 | 1984-02-28 | 富士通株式会社 | エラ−処理方式 |
| US4319357A (en) * | 1979-12-14 | 1982-03-09 | International Business Machines Corp. | Double error correction using single error correcting code |
| US8612828B2 (en) * | 2009-12-22 | 2013-12-17 | Intel Corporation | Error correction mechanisms for 8-bit memory devices |
-
1971
- 1971-07-10 DE DE19712134529 patent/DE2134529A1/de active Pending
-
1972
- 1972-06-28 JP JP6414072A patent/JPS5428056B1/ja active Pending
- 1972-07-10 FR FR7225776A patent/FR2146081A5/fr not_active Expired
- 1972-07-10 GB GB3215872A patent/GB1402613A/en not_active Expired
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2442191A1 (de) * | 1973-09-05 | 1975-03-06 | Cii Honeywell Bull | Verfahren und anordnung zur fehlerortsbestimmung in einem arbeitsspeicher |
| DE2529152A1 (de) * | 1974-07-05 | 1976-01-29 | Sperry Rand Corp | Verfahren und anordnung zur feststellung von fehlern in halbleiter- informationsspeichern |
| DE2532149A1 (de) * | 1974-08-19 | 1976-03-04 | Ibm | Fehlerkorrekturanordnung |
| DE3125048A1 (de) * | 1980-06-30 | 1982-03-11 | Sperry Corp., 10104 New York, N.Y. | Erzeugung von fehlerkorrekturpruefbits unter benutzung von paritaetsbits zur durchlaufkontrolle |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5428056B1 (enExample) | 1979-09-13 |
| FR2146081A5 (enExample) | 1973-02-23 |
| GB1402613A (en) | 1975-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2260850C2 (de) | Schaltungsanordnung zur Erkennung von Einzel- und Mehrfachfehlern und zur korrektur von Einzel- und bestimmten Mehrfachfehlern | |
| DE2030760C2 (de) | Paritätsprüfschaltung für eine Speicherschaltung | |
| DE2060643C3 (de) | Schaltungsanordnung zur Korrektur von Einzelfehlern | |
| DE2357233C2 (de) | Adressenumwandlungseinrichtung | |
| DE2132565C3 (de) | Umsetzer | |
| DE2328869A1 (de) | Verfahren zur pruefung eines digitalen speichersystems sowie zur durchfuehrung dieses verfahrens dienendes selbstpruefendes digitales speichersystem | |
| DE2554945A1 (de) | Verfahren und schaltungsanordnung zur fehler-erkennung und -korrektur | |
| DE3329022C2 (enExample) | ||
| DE2659031B2 (de) | Fehlerkorrektur- und -Steuersystem | |
| DE69126057T2 (de) | Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung | |
| DE2157829C2 (de) | Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern | |
| DE69904618T2 (de) | Detektionstechnik von speicherabschnittfehlern und einzel-, doppel und triplebitfehlern | |
| DE19829234A1 (de) | Prüfverfahren für einen Halbleiter-Datenspeicher und Halbleiter-Datenspeicher | |
| DE1250163B (de) | Einrichtung zur Paritätsprüfung von Speicherworten | |
| DE60215687T2 (de) | Fehlerkorrektion von multibit-baueinheiten mit unbeschränkter erkennung von doppelfehlern | |
| DE2134529A1 (de) | Verfahren zur fehlererkennung und -korrektur in aus dem speicher einer programmgesteuerten datenverarbeitungsanlage ausgelesenen informationswoertern | |
| DE3148804C2 (de) | Vorrichtung zum Speichern von Befehlen | |
| DE2549392C3 (de) | Verfahren zur Erhöhung der Zuverlässigkeit von integrierten Speicherbausteinen und zur Verbesserung der Ausbeute von nach außen hin fehlerfrei erscheinenden Speicherbausteinen bei ihrer Herstellung | |
| DE2554502B2 (enExample) | ||
| EP0615211A1 (de) | Verfahren zum Speichern sicherheitsrelevanter Daten | |
| DE2053836B2 (de) | Anordnung zur Korrektur von Fehlerbündeln in binär codierten Datengruppen | |
| DE2655653C2 (de) | Anordnung zur Feststellung der richtigen Zuordnung von Adresse und Speicherwort in einem wortorganisierten Datenspeicher | |
| DE2104132A1 (de) | Anordnung zur Fehlererkennung und Fehlerkorrektur | |
| DE2004934A1 (enExample) | ||
| EP0491073B1 (de) | Verfahren und Schaltungsanordnung zur Datensicherung in Speichereinheiten |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |